JPS63220670A - Inter-line interprolating method for image signal line - Google Patents

Inter-line interprolating method for image signal line

Info

Publication number
JPS63220670A
JPS63220670A JP62055015A JP5501587A JPS63220670A JP S63220670 A JPS63220670 A JP S63220670A JP 62055015 A JP62055015 A JP 62055015A JP 5501587 A JP5501587 A JP 5501587A JP S63220670 A JPS63220670 A JP S63220670A
Authority
JP
Japan
Prior art keywords
line
pixel
data
lines
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62055015A
Other languages
Japanese (ja)
Inventor
Hiroshi Sano
寛 佐野
Masami Suzuki
正己 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP62055015A priority Critical patent/JPS63220670A/en
Publication of JPS63220670A publication Critical patent/JPS63220670A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformation in the plane of the image
    • G06T3/40Scaling the whole image or part thereof
    • G06T3/4007Interpolation-based scaling, e.g. bilinear interpolation

Abstract

PURPOSE:To eliminate that a curved line and a slanting line are expressed in step-forme by executing a slanting line smoothing processing when the color of the picture element of both lines of a certain line direction position is in a special relation, in two adjoining lines of an image signal. CONSTITUTION:The memory contents (picture element string data D(n) of an (n)-th line) of a first line memory 11 are inputted from the line memory 11 to a first register 21, and also the memory contents (picture element string data D(n+1) of an (n+1)-th line) of a second line memory 12 are inputted respectively from the second line memory 12 to a second shift register 22, than both contents are given to a picture element conversion ROM 3, and the data of corresponding interpolating picture element string or the data for writing two times are outputted to a third shift register 23 in the form of the parallel data. The data are outputted to an output terminal OUT as serial data. By repeating the above-mentioned operation, the picture element string data to interpolate the section between two adjoining lines are obtained successively.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像信号のライン(走査線)間を補間する画
素信号を作成する方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for creating pixel signals that interpolate between lines (scanning lines) of image signals.

〔従来技術〕[Prior art]

ファクシミリ装置では、原稿画像を読取る際に、ライン
(走査線)方向の走査密度(主走査密度)に比してライ
ンと直交する方向の走査密度(副走査密度)を粗くする
ことにより、情報量を削減する手法が採用されている。
When a facsimile machine reads a document image, the amount of information is reduced by making the scanning density in the direction perpendicular to the line (sub-scanning density) coarser than the scanning density in the line (scanning line) direction (main-scanning density). A method has been adopted to reduce the

しかし、このようにして読取られた画像信号を再生した
場合には、当然ライン間に空白が生じ、所謂スダレ現象
が発生して画質を低下させる。
However, when an image signal read in this manner is reproduced, blank spaces naturally occur between lines, causing a so-called sagging phenomenon and deteriorating image quality.

このスダレ現象を回避するには、たとえば同一のライン
を連続して2度再生するという、所謂2度書きと呼ばれ
る手法が一般的に採られている。
In order to avoid this sagging phenomenon, a technique called so-called double writing, in which the same line is reproduced twice in succession, is generally adopted.

しかし、この手法では、副走査方向の直線では問題はな
いが、主走査方向の細い直線は太く表現される可能性が
あり、また曲線、斜線等は滑らかさが失われて階段状に
表現される等、やはり全体的に不自然な画像として再生
される。
However, with this method, although there is no problem with straight lines in the sub-scanning direction, thin straight lines in the main scanning direction may be expressed as thick, and curves, diagonal lines, etc. may lose their smoothness and be expressed in a step-like manner. However, the overall image is reproduced as unnatural.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このような事情に迄みて、たとえば特公昭59−261
53号等の発明が提案されている。この発明は、相隣す
るライン間の空白部分をその」二下ラインの論理積ある
いは論理和にて作成したラインで補間するものである。
Considering these circumstances, for example,
Inventions such as No. 53 have been proposed. This invention interpolates the blank space between adjacent lines with a line created by the logical product or logical sum of the two lower lines.

しかし、この発明の手法では曲線、斜線が階段状に表現
されるという問題は解消されていない。
However, the method of this invention does not solve the problem that curves and diagonal lines are expressed in a step-like manner.

本発明はこのような事情に鑑みてなされたものであり、
曲線、斜線が階段状に表現されることなく、円滑に表現
される画像信号のライン間補間方法の提供にある。
The present invention was made in view of these circumstances, and
To provide an inter-line interpolation method for image signals in which curves and diagonal lines are not expressed stepwise and are smoothly expressed.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

本発明では、画像信号の相隣する2ラインにおいて、あ
るライン方向位置で両ラインの画素が同一の色(同一信
号値)であり、次順の2または3画素が・方のラインで
は変化−1!J”に3または4画素先で変化し、他方の
ラインでは3または4画素先まで総て他の色に変化して
いるような場合に、斜線平滑化処理を行うことにより、
両ライン間を補間するラインの画像信号を作成するもの
である。
In the present invention, in two adjacent lines of an image signal, pixels in both lines have the same color (same signal value) at a certain line direction position, and the next two or three pixels change in the other line. 1! By performing the diagonal line smoothing process, when the color changes to 3 or 4 pixels ahead of J", and the other line changes to a different color up to 3 or 4 pixels ahead,
This is to create an image signal of a line that interpolates between both lines.

本発明の画像信号のライン間補間方法は、複数の2値画
素信号を一方向へ配列してなる画信号のラインを、ライ
ン方向と直交する方向へ複数配列してなる画像信号の再
生に際して、相隣する2ラインの2値画素信号を順次ラ
イン方向位置が対応する画素同士で比較し、両ラインの
画素が共に一方の信号値である第1のライン方向位置の
次の画素以降で一方のラインの各画素が連続して他方の
信号値をとり、他方のラインの画素が他方のイ^号値に
変化する第2のライン方向位置までの間に2または3画
素が介在する場合に、前記−・方のラインについて第1
のライン方向位置の次順の画素を他方の信号値に変換す
ることにより、斜線平滑化処理を行って両ライン間を補
間するラインの画素信号を作成することを特徴とする。
The inter-line interpolation method for image signals of the present invention is performed when reproducing an image signal formed by arranging a plurality of image signal lines in a direction orthogonal to the line direction, in which a plurality of lines of an image signal are formed by arranging a plurality of binary pixel signals in one direction. The binary pixel signals of two adjacent lines are compared sequentially between pixels whose line direction positions correspond, and from the pixel next to the first line direction position where the pixels of both lines both have one signal value, one of the values is When each pixel of a line successively takes the other signal value, and there are 2 or 3 pixels between the pixels of the other line and the second line direction position where the pixel of the other line changes to the other signal value, Regarding the line on the above-mentioned - side, the first
The present invention is characterized in that by converting the next pixel in the line direction position to the other signal value, a pixel signal of a line interpolated between both lines is created by performing diagonal line smoothing processing.

〔作用〕[Effect]

本発明では、画像信号の相隣する2ラインにおいて、あ
るライン方向位置で両ラインの画素が同一の色(同−信
号値)であり、次順の2または3画素が一方のラインで
は変化せずに3または4画素先で4変化し、他方のライ
ンでは3または4画素先まで総て他の色に変化している
ような場合に、一方のラインの1または2画素の色(信
号値)が変換されて平滑化が行われる。
In the present invention, in two adjacent lines of an image signal, the pixels of both lines have the same color (same signal value) at a certain line direction position, and the next two or three pixels do not change in one line. If the color of 1 or 2 pixels on one line (signal value ) is transformed and smoothed.

〔発明の原理〕[Principle of the invention]

以下、まず本発明の原理ついて説明する。 First, the principle of the present invention will be explained below.

第1図は本発明に係る画像信号のライン間補間方法の斜
線平滑化処理の原理を示す模式図である。
FIG. 1 is a schematic diagram showing the principle of diagonal line smoothing processing in the interline interpolation method for image signals according to the present invention.

本発明では、相隣する2ライン、第n及び第n+1ライ
ンについて、それぞれの両信号の画素列データD (n
)及びD(r+−+1)に基づいて、両ラインの間を補
間する第n −+−’Aラインの画素列データD(n+
 ’A)を作成する。
In the present invention, pixel column data D (n
) and D(r+-+1), pixel column data D(n+
'Create A).

以下、第1図ialの例に従って説明するが、まず平滑
化処理のための基準となる画素を以下の如く定置する。
Hereinafter, explanation will be given according to the example shown in FIG. 1. First, a pixel serving as a reference for smoothing processing is fixed as follows.

画素a。:第n(−1ラインの画素列データD(n+1
.)における参照または起点変化画素。
Pixel a. : pixel column data D(n+1
.. ) at the reference or origin change pixel.

各ラインの先頭においては、ライン の先頭画素の直前(図上では左側) に位置する白画素を仮定する。At the beginning of each line, the line Immediately before the first pixel of (left side in the diagram) Assume a white pixel located at .

画素a1:第n+lラインの画素列データD(n+1)
上であって、画素aoよりライン方 向、即ち主走査方向側(以下、図」二 で右側)の最初の変化画素。
Pixel a1: pixel column data D(n+1) of the n+lth line
The first changed pixel on the upper side of pixel ao in the line direction, that is, in the main scanning direction (hereinafter referred to as the right side in Figure 2).

画素b1:第nラインの画素列データD inlであっ
て、画素aoより右側に位置し、 画素a。とは異なる色(信号値)に 変化している最初の変化画素。
Pixel b1: pixel column data D inl of the nth line, located on the right side of pixel ao, and pixel a. The first changing pixel that changes to a different color (signal value).

以」二のように、画素a O+ a l+ blを定置
した上で、 1 < Ialbl  l≦3の場合についてのみ下記
の(1)及び(2)の法則に則って斜線平滑化処理を行
う。但し、la+b+1は両画素a1とblとの間の距
離、具体的には両者間に介在する画素数である。
After fixing the pixel a O+ a l+ bl as described in "2" below, the diagonal line smoothing process is performed according to the following rules (1) and (2) only in the case of 1 < Ialbl l<=3. However, la+b+1 is the distance between both pixels a1 and bl, specifically the number of pixels interposed between them.

(1)画素す、が画素alより右側に位置している場合
には、画素b1の次順の画素の信号値を変換する、即ち
その画素が白であれば黒に、黒であれば白にそれぞれ変
換する。
(1) If pixel S is located on the right side of pixel al, convert the signal value of the next pixel after pixel b1, that is, if the pixel is white, it becomes black, and if it is black, it becomes white. Convert each to

(2)画素b1が画素a1より左側に位置している場合
には、画素b1の信号値を変換する。
(2) If pixel b1 is located to the left of pixel a1, convert the signal value of pixel b1.

以上を第1図+a+の例に即して第2図falに従って
説明する。なお、各図ではZは黒画素を、口は白画素を
それぞれ表している。
The above will be explained based on the example of FIG. 1 +a+ and according to FIG. 2 fal. In each figure, Z represents a black pixel, and the mouth represents a white pixel.

まず最初は第H+1ラインの画素列データD (n+1
)の左端に白画素ao(図上では破線にて示す)を仮定
する。そして、画素a1はこの場合、第n ]−1ライ
ンの画素列データD(n+1)の最初の黒画素であるか
らその左端の画素になり、更に画素b1は第nラインの
画素列データD (nlの先頭の画素になる。
First, the pixel column data D (n+1
) is assumed to be a white pixel ao (indicated by a broken line in the figure). In this case, pixel a1 is the first black pixel of the pixel column data D (n+1) of the nth line]-1, so it becomes the leftmost pixel, and pixel b1 is the pixel column data D (n+1) of the nth line. It becomes the first pixel of nl.

従って、両画素a1とb1間の距離1a1b1 )は「
0」になるので、斜線平滑化の処理は行わない。
Therefore, the distance 1a1b1) between both pixels a1 and b1 is "
0'', so the diagonal line smoothing process is not performed.

次に、走査方向に1画素進んで同様の処理を行うが、こ
の場合の処理を第2図fblに従って説明すこの場合、
第n+’lラインの画素列データD(n+1)の先頭の
黒画素がa(1になるから、画素a1は第n+lライン
の画素列データD(n+1)の最初の白画素、即ち4つ
目の画素である。そして、画素b1は第nラインの画素
列データのD fnlの二番目の画素(白)になる。
Next, the same process is performed after advancing one pixel in the scanning direction, but the process in this case will be explained according to FIG.
Since the first black pixel of the pixel string data D(n+1) of the n+'lth line is a(1, pixel a1 is the first white pixel of the pixel string data D(n+1) of the n+lth line, that is, the fourth pixel. The pixel b1 becomes the second pixel (white) of D fnl of the pixel column data of the nth line.

従って、両画素a1とb1間の距離la+b、1は「2
」になるので、上述の(11または(2)の処理を行う
。この場合、画素b1は画素alよりは左側に位置して
いるので、(2)の処理、即ち第nラインの画素列デー
タのD (nlの画素b1の信号値(色)を反転して、
白から黒にする。この処理が行われた後の画素列が第1
図(alの中央に示されている補間画素列D(n+%)
になる。そして、両画素列データ[1(n+1)及びD
 (nlの間を新たに作成された補間画素列D(n+%
)により補間すると、第1図ta+の右側に示す如きパ
ターンとなる。
Therefore, the distance la+b,1 between both pixels a1 and b1 is "2
'', the above-mentioned process (11 or (2) is performed. In this case, pixel b1 is located on the left side of pixel al, so the process of (2) is performed, that is, the pixel column data of the nth line is D (invert the signal value (color) of pixel b1 of nl,
From white to black. The pixel column after this process is the first
Figure (interpolated pixel column D (n+%) shown in the center of al
become. Then, both pixel column data [1(n+1) and D
(Newly created interpolated pixel row D(n+%
), a pattern as shown on the right side of ta+ in FIG. 1 is obtained.

同様の処理を行うことにより、第1図fbl〜fhlの
左側に示されているそれぞれの相隣する二つのラインの
画素列からはそれぞれの中央に示す如き補間画素列が作
成されるので、それぞれの右側に示す如き補間後のパタ
ーンが得られる。
By performing similar processing, interpolated pixel rows as shown in the center of each are created from the pixel rows of the two adjacent lines shown on the left side of FIG. 1, fbl to fhl. The interpolated pattern shown on the right side of is obtained.

〔実施例〕〔Example〕

以下、上述の如き原理に基づく本発明方法の実施例につ
いて説明する。
Examples of the method of the present invention based on the above-mentioned principle will be described below.

第3図は本発明方法を実施するための回路構成の一例を
示すブロック図であり、具体的にはファクシミリ装置に
組込まれている。
FIG. 3 is a block diagram showing an example of a circuit configuration for carrying out the method of the present invention, which is specifically incorporated into a facsimile machine.

図中ISは第1の切換回路である。この第1の切換回路
S1はクロック制御回路10により切換え制御されるこ
とにより、他のファクシミリ装置等から入力端子INを
介して受信した画像信号の第1のラインメモリ11また
は第2のラインメモ1月2への出力の切換えを行う。
In the figure, IS is a first switching circuit. The first switching circuit S1 is controlled by the clock control circuit 10 to switch the image signal received from another facsimile device or the like via the input terminal IN to the first line memory 11 or the second line memo 1. Switch the output to Month 2.

第1のラインメモリ11及び第2のラインメモリ12は
共に画像信号の1ライン分の画素列のデータを記憶する
容量があり、上述の第1の切換回路S1の切換え処理に
より、相隣する第n及びr1+1ラインの画素列データ
D (nl及びD(n+1)が蓄えられる。
Both the first line memory 11 and the second line memory 12 have a capacity to store the data of one line of pixel rows of the image signal, and the switching processing of the first switching circuit S1 described above allows the first line memory 11 and the second line memory 12 to Pixel column data D (nl and D(n+1)) of lines n and r1+1 are stored.

両ラインメモリ11.12の出力は第1及び第2のシフ
トレジスタ21.22にそれぞれ接続されると共に、第
2の切換回路S2及び第3の切換回路S3を介して出力
端子OUTから出力信号として出力されるようにもなっ
ている。
The outputs of both line memories 11.12 are connected to the first and second shift registers 21.22, respectively, and are output as output signals from the output terminal OUT via the second switching circuit S2 and the third switching circuit S3. It is also output.

両シフトレジスタ21.22は、それぞれラインメモリ
11.12から与えられるシリアルデータとしての1ラ
イン分の画素列データをパラレルデータに変換して画素
変換ROM3に与える。
Both shift registers 21 and 22 each convert one line of pixel column data as serial data provided from the line memories 11 and 12 into parallel data and provide the parallel data to the pixel conversion ROM 3.

画素変換ROM3は、入力された両第n、n+1ライン
の画素列データを基に、第1図に示したような補間画素
列を第3のシフトレジスタ23に出力する。
The pixel conversion ROM 3 outputs an interpolated pixel string as shown in FIG. 1 to the third shift register 23 based on the input pixel string data of both the n-th and (n+1) lines.

具体的には、画素変換ROM3には前述の〔発明の原理
〕の項で説明した原理に従って予め作成されている第1
図に示したような元の画素列のパターンがアドレス入力
として設定されており、またそれぞれのアドレス入力に
対応する補間画素列のデータがメモリ内容として格納さ
れている。従って、両シフ1−レジスク21.22から
入力された両ラインの画素列データが、第1図+al〜
(hlの左側にそれぞれ示すような状態であれば、同図
の中央にそれぞれ示す如き補間画素列データが第3のシ
フl−L−シスク23に出力されるのである。
Specifically, the pixel conversion ROM 3 has a first memory that has been created in advance according to the principle explained in the above-mentioned [Principle of the Invention] section.
The original pixel array pattern shown in the figure is set as an address input, and data of an interpolated pixel array corresponding to each address input is stored as memory contents. Therefore, the pixel column data of both lines inputted from both shifts 1 and 21 and 22 are as shown in FIG.
(If the state is as shown on the left side of hl, interpolated pixel string data as shown on the center of the figure is output to the third shift l-L-sysk 23.

また、両シフトレジスタ21.22から入力された両ラ
インの画素列データが、第1図+al〜(hlの左側に
それぞれ示すような状態以り(であれば、補間画素列デ
ータではなく、前の側のライン、この場合は第nライン
の画素列データI) (nlがそのまま第3のシフトレ
ジスタ23に出力され、その画素列データD fnlが
二度書きされるのである。
In addition, if the pixel string data of both lines input from both shift registers 21 and 22 are in the state shown on the left side of FIG. (in this case, the pixel column data I of the nth line) (nl is output as is to the third shift register 23, and the pixel column data D fnl is written twice.

なお、画素変換ROM3からの補間画素列データの第3
のシフトレジスタ23への出力及び第2及び第3の切換
回路S2. S3の切換制御はクロック制御回路10に
より行われる。
Note that the third interpolated pixel string data from the pixel conversion ROM 3
output to the shift register 23 and the second and third switching circuits S2. The switching control of S3 is performed by the clock control circuit 10.

このような回路の動作は以下の如くである。The operation of such a circuit is as follows.

まず、クロック制御回路10により第1の切換回路S1
が切換え制御されて第nラインの1ライン分の画素列デ
ータD (nlが第1のラインメモリ11に与えられて
記憶される。
First, the clock control circuit 10 selects the first switching circuit S1.
is switched and controlled, and pixel column data D (nl) for one line of the n-th line is applied to the first line memory 11 and stored.

次にクロック制御回路]0により第2及び第3の切換回
路S2. S3が切換えられて第1のラインメモIJ1
2の記憶内容(第nラインの画素列データDine)が
第1のラインメモリ11から第2の切換回路S2及び第
3の切換回路S3を介して出力端子OUTから出力され
る。
Next, the clock control circuit]0 causes the second and third switching circuits S2. S3 is switched and the first line memo IJ1
2 (pixel column data Dine of the nth line) is outputted from the first line memory 11 from the output terminal OUT via the second switching circuit S2 and the third switching circuit S3.

次にクロック制御回路10により第1の切換回路Slが
切換えられ、第n+2ラインの画素列データD(n+1
)が第2のラインメモリ12に入力され記↑aされる。
Next, the first switching circuit Sl is switched by the clock control circuit 10, and the pixel column data D(n+1
) is input to the second line memory 12 and written ↑a.

そして、クロック制御回路IOにより第2の切換回路S
2が切換えられて、第1のラインメモリ11の記憶内容
(第nラインの画素列データI]n))が第1のライン
メモリ1】から第1のシフトレジスタ21に入力される
と共に、第2のラインメモリ12の記憶内容(第n+2
ラインの画素列データ[1(n+1))が第2のライン
メモリ12から第2のシフ1−レジスタ22にそれぞれ
入力される。
Then, the second switching circuit S is controlled by the clock control circuit IO.
2 is switched, the storage contents of the first line memory 11 (pixel column data I]n of the nth line) are inputted from the first line memory 1] to the first shift register 21, and the 2 line memory 12 (n+2th
Pixel column data [1(n+1)) of the line is input from the second line memory 12 to the second shift 1 register 22, respectively.

両シフトレジスク21.22に入力されたデータはパラ
レルデータのアドレスとして画素変換ROM3に与えら
れ、対応する補間画素列のデータ、または二度書きのた
めのデータがパラレルデータの形で第3のシフトレジス
タ23に出力される。第3のシフトレジスタ23は画素
変換ROM3から与えられた補間画素列のパラレルデー
タをシリアルデータとして出力端子0flTに出力する
The data input to both shift registers 21 and 22 is given to the pixel conversion ROM 3 as a parallel data address, and the data of the corresponding interpolation pixel column or the data for double writing is sent to the third shift register in the form of parallel data. 23. The third shift register 23 outputs the parallel data of the interpolated pixel array given from the pixel conversion ROM 3 to the output terminal 0flT as serial data.

この後、切換回路S2. S3の切換えにより第2のラ
インメモリ12の記憶内容が出力端子OUTに出力され
、次に切換回路S1の切換えにより第n+2ラインの画
素列データD (n+2)が第1の画像メモリj1に入
力されて記す、aされる。そして、前述同様に第n+2
ラインと第04−2ラインとの間を補間する画素列デー
タ、または二度書きのためのデータが画素変換ROM3
から出力される。
After this, switching circuit S2. By switching S3, the stored contents of the second line memory 12 are output to the output terminal OUT, and then by switching the switching circuit S1, the pixel column data D (n+2) of the n+2 line is input to the first image memory j1. It is written as a. Then, as above, the n+2th
The pixel column data for interpolation between the line and the 04-2nd line, or the data for double writing, is stored in the pixel conversion ROM3.
is output from.

以上のような動作を反復することにより、相隣する2ラ
イン間を補間する画素列データが順次得られる。
By repeating the above operations, pixel string data for interpolating between two adjacent lines can be sequentially obtained.

第4図はこのような回路により処理された画像データの
一例を示す模式図である。即ち、第4図(alの如き第
n及びn −+−1の2ラインの画素列データが入力端
子I11に入力された場合、従来ではたとえば同図([
I)に示すように第nラインを反復して2」 2 度書きしていたが、本発明では同図(C1の如く斜線平
滑化によるラインの補間が行われるので、円滑な画像が
得られる。
FIG. 4 is a schematic diagram showing an example of image data processed by such a circuit. That is, when two lines of pixel column data, n-th and n-+-1, such as in FIG. 4 (al) are input to the input terminal I11, conventionally,
As shown in Figure I), the n-th line was repeatedly written twice, but in the present invention, lines are interpolated by smoothing diagonal lines as shown in Figure C1, so a smooth image can be obtained. .

なお、上記実施例では相隣する2ラインの画素列データ
をアドレス入力として補間画素列データを出力するRO
Mを使用して補間画素列を作成する構成としているが、
CPUあるいは専用のプロセッサにより演算処理して補
間画素列を作成するような構成も勿論可能である。
Note that in the above embodiment, the RO outputs interpolated pixel column data by using the pixel column data of two adjacent lines as address inputs.
Although the configuration is such that an interpolated pixel string is created using M,
Of course, a configuration in which the interpolated pixel array is created by performing arithmetic processing using a CPU or a dedicated processor is also possible.

〔効果〕〔effect〕

以上のように本発明によれば、ファクシミリ装置の情報
量削減方法として多用されている副走査方向の走査密度
を主走査方向のそれの騒とした画像データの再生に際し
て、曲線2斜線が階段状に表現されることを回避して、
円滑な曲線、斜線として表現することが可能になる。
As described above, according to the present invention, when reproducing image data in which the scanning density in the sub-scanning direction is set to be higher than that in the main scanning direction, which is often used as a method for reducing the amount of information in facsimile machines, the diagonal line of curve 2 has a stepped shape. to avoid being expressed in
It becomes possible to express it as a smooth curve or diagonal line.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明方法の原理を示す模式図、第2図は同処
理方法を示ず模式図、第3図は本発明方法を実施するた
めの回路構成を示すブロック図、第4図は第3図回路に
より再生された画像の模式図である。 3・・・画素変換ROM   11.12・・・ライン
メモリ特 許 出願人  三洋電機株式会社 代理人 弁理士  河 野  登 夫 元のバターソ        稀′間画素列子′ゝフ第
1図 オ訂閾イもミσ)ノYり−ソ
Fig. 1 is a schematic diagram showing the principle of the method of the present invention, Fig. 2 is a schematic diagram not showing the same processing method, Fig. 3 is a block diagram showing the circuit configuration for implementing the method of the present invention, and Fig. 4 is a schematic diagram showing the principle of the method of the present invention. FIG. 3 is a schematic diagram of an image reproduced by the circuit. 3...Pixel conversion ROM 11.12...Line memory patent Applicant: Sanyo Electric Co., Ltd. Agent Patent attorney: Noboru Kono My husband's original butterfly. Miσ)ノYri-so

Claims (1)

【特許請求の範囲】 1、複数の2値画素信号を一方向へ配列してなる画信号
のラインを、ライン方向と直交する方向へ複数配列して
なる画像信号の再生に際して、 相隣する2ラインの2値画素信号を順次ラ イン方向位置が対応する画素同士で比較し、両ラインの
画素が共に一方の信号値である 第1のライン方向位置の次の画素以降で一方のラインの
各画素が連続して他方の信号値をとり、他方のラインの
画素が他方の信号値に変化する第2のライン方向位置ま
での間に2または3画素が介在する場合に、 前記一方のラインについて第1のライン方 向位置の次順の画素を他方の信号値に変換することによ
り、斜線平滑化処理を行って両ライン間を補間するライ
ンの画素信号を作成することを特徴とする画像信号のラ
イン間補間方法。
[Scope of Claims] 1. When reproducing an image signal formed by arranging a plurality of lines of an image signal formed by arranging a plurality of binary pixel signals in one direction in a direction orthogonal to the line direction, two adjacent two Binary pixel signals of a line are compared sequentially between pixels whose line direction positions correspond, and each pixel of one line starts from the pixel next to the first line direction position where both pixels of both lines have one signal value. continuously takes the other signal value, and there are two or three pixels between the pixels of the other line and the second line direction position where the pixels of the other line change to the other signal value. A line of image signals characterized in that a pixel signal of a line interpolated between both lines is created by performing diagonal line smoothing processing by converting the next pixel of one line direction position into the signal value of the other. Interpolation method.
JP62055015A 1987-03-10 1987-03-10 Inter-line interprolating method for image signal line Pending JPS63220670A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62055015A JPS63220670A (en) 1987-03-10 1987-03-10 Inter-line interprolating method for image signal line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62055015A JPS63220670A (en) 1987-03-10 1987-03-10 Inter-line interprolating method for image signal line

Publications (1)

Publication Number Publication Date
JPS63220670A true JPS63220670A (en) 1988-09-13

Family

ID=12986834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62055015A Pending JPS63220670A (en) 1987-03-10 1987-03-10 Inter-line interprolating method for image signal line

Country Status (1)

Country Link
JP (1) JPS63220670A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04172061A (en) * 1990-11-06 1992-06-19 Oki Electric Ind Co Ltd Non-impact printer
JPH04172871A (en) * 1990-11-07 1992-06-19 Murata Mach Ltd Method of smoothing process of picture data
JPH04216077A (en) * 1990-12-17 1992-08-06 Oki Electric Ind Co Ltd Printer
WO2003032256A1 (en) * 2001-09-20 2003-04-17 Naltec Inc. Method of preparing bit map

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115977A (en) * 1981-12-28 1983-07-09 Nec Corp Picture information processor
JPS6216678A (en) * 1985-07-16 1987-01-24 Nec Corp Picture element density converting circuit
JPS6260358A (en) * 1985-09-11 1987-03-17 Nec Corp Recording correction circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115977A (en) * 1981-12-28 1983-07-09 Nec Corp Picture information processor
JPS6216678A (en) * 1985-07-16 1987-01-24 Nec Corp Picture element density converting circuit
JPS6260358A (en) * 1985-09-11 1987-03-17 Nec Corp Recording correction circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04172061A (en) * 1990-11-06 1992-06-19 Oki Electric Ind Co Ltd Non-impact printer
JPH04172871A (en) * 1990-11-07 1992-06-19 Murata Mach Ltd Method of smoothing process of picture data
JPH04216077A (en) * 1990-12-17 1992-08-06 Oki Electric Ind Co Ltd Printer
WO2003032256A1 (en) * 2001-09-20 2003-04-17 Naltec Inc. Method of preparing bit map
US7502144B2 (en) 2001-09-20 2009-03-10 Naltec, Inc. Method of preparing bit map

Similar Documents

Publication Publication Date Title
KR100229516B1 (en) Resolution conversion apparatus and method
JPS6210463B2 (en)
US5117294A (en) Image processing method and system
JPS63220670A (en) Inter-line interprolating method for image signal line
US6557086B1 (en) Memory write and read control
JPH0370431B2 (en)
KR100349430B1 (en) Interpolator
JP2502495B2 (en) Image processing device
US5680529A (en) Image reduction conversion method
JPH11168610A (en) Image processor
US5774234A (en) Image data processing apparatus
JP3788563B2 (en) Image data scaling device
JP5018486B2 (en) Image processing circuit and image processing apparatus
US7697817B2 (en) Image processing apparatus and method, and recorded medium
JP3543657B2 (en) Electronic zoom circuit
JP2807231B2 (en) Pixel density conversion method and device
JP2712426B2 (en) Image transmission device
JP2625423B2 (en) Image reading device
JP3078136B2 (en) Image memory device
JPS6198479A (en) Picture processing system
JPH04297935A (en) Input device and output device
JP3877054B2 (en) Image reduction scaling device
JPH0581108B2 (en)
JPS62191968A (en) Image processor
JPH0646126Y2 (en) Image recorder