JPS6321870B2 - - Google Patents

Info

Publication number
JPS6321870B2
JPS6321870B2 JP55080942A JP8094280A JPS6321870B2 JP S6321870 B2 JPS6321870 B2 JP S6321870B2 JP 55080942 A JP55080942 A JP 55080942A JP 8094280 A JP8094280 A JP 8094280A JP S6321870 B2 JPS6321870 B2 JP S6321870B2
Authority
JP
Japan
Prior art keywords
register
circuit
driver
output
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55080942A
Other languages
Japanese (ja)
Other versions
JPS577569A (en
Inventor
Yoshihiro Chiba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Facom Corp
Original Assignee
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Facom Corp filed Critical Fuji Facom Corp
Priority to JP8094280A priority Critical patent/JPS577569A/en
Publication of JPS577569A publication Critical patent/JPS577569A/en
Publication of JPS6321870B2 publication Critical patent/JPS6321870B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54Testing for continuity
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52Testing for short-circuits, leakage current or ground faults

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

この発明は、遠方監視制御装置等のデジタル出
力回路における断線検出回路に関するものであ
る。 一般に、デジタル出力回路のパワー出力部に
は、有接点リレー、フオトカプラ絶縁によるパワ
ートランジスタ、トランス絶縁によるパワートラ
ンジスタおよびトライアツク等のパワー出力素子
が使用されている。従来、これらのパワー出力部
のパワー出力素子の動作を確認するには、それが
リレーである場合は、複数接点形のリレーの1接
点を使用し、その接点からの出力を直接デジタル
入力回路へ入れて読み返したり、出力信号を一旦
リレーで受け、その接点からの出力を上記と同様
に利用して行なつていた。 しかしながら、いずれの場合も、パワー出力素
子の動作確認のために1接点余分に付加するか、
外部にリレーを付加しなければならず、また、出
力数と同数のデジタル入力回路が必要となる等の
理由から、経済面でも、また物理的なスペースの
面でも問題があつた。 以上は、出力信号を直接読み返して確認を行な
う方法であるが、出力信号を直接読み返さないで
確認を行なう方法としては、第1図に示す方法が
ある。 これは、出力データを記憶しているレジスタの
信号を読み返して、レジスタへの書込データと比
較するものである。 第1図においてD0〜D3はデータバス、WPは書
込み信号線、RPは読出し信号線、RGはレジス
タ、L0〜L3はレジスタ出力線、DR0〜DR3はドラ
イバー、RY0〜RY3はリレーからなるパワー出力
素子で、C0〜C3はその接点、G0〜G3はゲート、
また、SK0〜SK3はスパークキラー、Eは電源で
ある。 データバスD0〜D3上のデータは、書込み信号
によつてレジスタRGに読み込まれる。レジスタ
RGの出力線L0〜L3は、夫々ゲートG0〜G3の一方
の入力に接続され、またゲートG0〜G3のもう一
方の入力は読出し信号線RPに共通に接続されて
いるので、読出し信号を与えることによつてレジ
スタRGに書き込まれたデータをデータバスD0
D3上に読出すことができる。したがつて、レジ
スタRGへ書き込まれるデータと、ゲートG0〜G3
を経て読み出されるレジスタRGからのデータと
を比較、照合することにより、レジスタRGの動
作をチエツクすることができる。 しかしながら、この方法は単にレジスタの良否
をチエツクするにとどまり、パワー出力素子の動
作を確認することはできなかつた。 ところで、パワー出力素子にリレーを使用した
場合、リレーのコイルはオン、オフの頻度または
熱等の影響を受け易く、この種の出力回路に使用
される他の部品または素子と比較して断線により
不良になる確率が高く、この点は、トランス絶縁
の場合も同様であり、一方、フオトカプラによる
絶縁の場合は、外来ノイズを受けて不良になる確
率が高い等の問題点があり、これらのパワー出力
素子の動作を確認する方法の実現が望まれてい
た。 したがつて、この発明は、上記のような欠点を
除去し、デジタル出力回路のパワー出力素子の断
線を簡単な回路、かつ安価で入手が容易な部品を
用いて確実に検出することを目的とするものであ
る。 上記の目的は、この発明によれば、パワー出力
素子を駆動するためのデジタルデータを記憶する
レジスタと、このレジスタの出力線に対応して設
けられ且つレジスタからのデジタル出力に応じて
オンまたはオフとなるドライバーと、このドライ
バーに対応して設けられ且つドライバーにより駆
動されるパワー出力素子とを縦続接続してなるデ
ジタル出力回路に対し、パワー出力素子の各々に
並列接続される抵抗を含み、パワー出力素子の駆
動電源に並列接続される抵抗分圧回路を設けるこ
とにより、パワー出力素子の断線を検出しうるよ
うにして達成される。 以下、この発明の実施例を図面を参照して説明
する。 第2図は、この発明によるデジタル出力回路の
実施例を示す図である。 第1図の従来例と比較して、論理和回路RO、
インバータINV0〜INV3および抵抗R30〜R33
R40〜R43、R50〜R53、R70〜R73を設けた点が異
なつている。 ここで、R30〜R33は、ドライバーDR0〜DR3
オンのとき、インバータINV0〜INV3の入力が高
電位(以下、ハイレベルまたはHという。)にな
るように、P0〜P3点の電位を高めるために設け
られた抵抗である。 R70〜R73は、リレーRY0〜RY3と並列に接続さ
れている抵抗であるが、この並列回路の抵抗値
は、リレーRY0〜RY3が単独にある場合とほぼ同
じ値になるような値、つまりR70〜R73の各々の
抵抗値をR、リレーRY0〜RY3の各々の抵抗値を
RYとすると、R≫RYに設定されている。そし
て、リレーのコイルが断線すると、並列回路の抵
抗値が大きくなり、インバータINV0〜INV3の入
力側が低電位(以下、ローレベルまたはLとい
う。)となるようにP0〜P3点の電位を決めるため
のものである。 また、R40〜R43およびR50〜R53は、P0〜P3
の電位を分圧してインバータINV0〜INV3の入力
電位をHあるいはLにするための抵抗である。 これらの抵抗は、リレーRY0〜RY3と抵抗R70
〜R73との並列回路に対して直列に接続されてい
て、リレーRY0〜RY3が断線していない時は、P0
〜P3点の電位は高く、したがつてインバータ
INV0〜INV3の入力点はHに、また、リレーRY0
〜RY3が断線したときには、P0〜P3点の電位を
下げてLとなるようにするためのものである。 また、これらの抵抗R40〜R43、R50〜R53は、
ドライバーDR0〜DR3のオン、オフによつて抵抗
R30〜R33と並列に接続されたり、されなかつた
りしてP0〜P3点の電位が変動することになるが、
いずれにしても、インバータINV0〜INV3の入力
電位が規定のレベルを越えないように適宜選定さ
れている。 動作について説明する。 (イ) まず、ドライバーDR0〜DR3のうちのいずれ
かがオン(オフ)で、それに対応するリレー
RY0〜RY3が断線している場合。 この場合は、P0〜P3点のいずれかの電位が
リレーの断線前と比較して極めて低くなつて、
インバータINV0〜INV3のいずれかの出力はH
となるため、読出し信号RPによりアンド回路
ANDが開き、異常通知が行われる。 この場合、P0〜P3点の電位は、ドライバー
DR0〜DR3のオン、オフによつては変化しない
ので、リレーの断線事故は、ドライバーのオ
ン、オフとは無関係に検出することが可能であ
る。このことは、リレーの断線中にドライバー
が動作不良になつても確実にリレーの断線を検
出できることを意味している。 (ロ) 次に、ドライバーDR0〜DR3のうちのいずれ
かがオン(オフ)で、それに対応するリレー
RY0〜RY3は断線していない場合。 この場合は、P0〜P3点の電位は、リレーの
断線がない限り、ドライバーDR0〜DR3のオ
ン、オフとは無関係にハイレベルであるから、
インバータINV0〜INV3の出力側はHとなら
ず、したがつて、読出し信号RPを与えてもア
ンド回路ANDは成立せず、異常通知も行われ
ない。 以上の動作を整理して示すと、次の第1表に示
すようになる。
The present invention relates to a disconnection detection circuit in a digital output circuit of a remote monitoring control device or the like. Generally, power output elements such as a contact relay, a power transistor with photocoupler insulation, a power transistor with transformer insulation, and a triac are used in the power output section of a digital output circuit. Conventionally, in order to check the operation of the power output element of these power output sections, if it is a relay, one contact of a multi-contact type relay is used, and the output from that contact is directly sent to the digital input circuit. The output signal was once received by a relay, and the output from the contact was used in the same way as above. However, in either case, one extra contact is added to check the operation of the power output element, or
This posed problems both economically and in terms of physical space because it required external relays and the same number of digital input circuits as outputs. The above is a method of checking by directly reading back the output signal, but as a method of checking without directly reading back the output signal, there is a method shown in FIG. 1. This is to read back the signal of the register that stores the output data and compare it with the data written to the register. In Figure 1, D 0 - D 3 are data buses, WP is a write signal line, RP is a read signal line, RG is a register, L 0 - L 3 are register output lines, DR 0 - DR 3 are drivers, and RY 0 - RY 3 is a power output element consisting of a relay, C 0 to C 3 are its contacts, G 0 to G 3 are its gates,
Further, SK 0 to SK 3 are spark killers, and E is a power source. Data on data buses D 0 -D 3 are read into register RG by a write signal. register
Output lines L 0 to L 3 of RG are connected to one input of gates G 0 to G 3 , respectively, and the other inputs of gates G 0 to G 3 are commonly connected to read signal line RP. Therefore, by giving a read signal, the data written to register RG is transferred to data bus D 0 ~
Can be read out on D3 . Therefore, the data written to register RG and the gates G 0 to G 3
The operation of the register RG can be checked by comparing and collating the data read from the register RG via the register RG. However, this method merely checks the quality of the register and cannot confirm the operation of the power output element. By the way, when a relay is used as a power output element, the relay coil is more susceptible to the effects of on/off frequency and heat, and is more susceptible to disconnection than other parts or elements used in this type of output circuit. The probability of failure is high, and this is the same in the case of transformer insulation.On the other hand, in the case of insulation using photocouplers, there are problems such as a high probability of failure due to external noise. It has been desired to realize a method for checking the operation of an output element. Therefore, it is an object of the present invention to eliminate the above-mentioned drawbacks and to reliably detect disconnection of a power output element of a digital output circuit using a simple circuit and inexpensive and easily available parts. It is something to do. According to the present invention, the above object is to provide a register that stores digital data for driving a power output element, and a register that is provided corresponding to the output line of this register and that is turned on or off in accordance with the digital output from the register. For a digital output circuit formed by cascading a driver and a power output element provided corresponding to the driver and driven by the driver, the digital output circuit includes a resistor connected in parallel to each of the power output elements, and a power This can be achieved by providing a resistive voltage divider circuit connected in parallel to the drive power source of the output element so that disconnection of the power output element can be detected. Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a diagram showing an embodiment of the digital output circuit according to the present invention. Compared to the conventional example shown in Fig. 1, the OR circuit RO,
Inverter INV 0 ~ INV 3 and resistor R 30 ~ R 33 ,
The difference is that R40 to R43 , R50 to R53 , and R70 to R73 are provided. Here, R 30 to R 33 are connected to P 0 to R 33 such that when the drivers DR 0 to DR 3 are on, the inputs of the inverters INV 0 to INV 3 are at a high potential (hereinafter referred to as high level or H). P This is a resistor provided to increase the potential at the three points. R 70 to R 73 are resistors connected in parallel with relays RY 0 to RY 3 , but the resistance value of this parallel circuit is almost the same value as when relays RY 0 to RY 3 are installed alone. In other words, each resistance value of R 70 to R 73 is R, and each resistance value of relays RY 0 to RY 3 is
If RY, then R≫RY is set. When the relay coil is disconnected, the resistance value of the parallel circuit increases, and the input sides of the inverters INV 0 to INV 3 are set at low potential (hereinafter referred to as low level or L) at points P 0 to P 3 . It is used to determine the potential. Further, R 40 to R 43 and R 50 to R 53 are resistors for dividing the potential at three points P 0 to P to set the input potential of the inverters INV 0 to INV 3 to H or L. These resistors are relays RY 0 to RY 3 and resistor R 70
~ When connected in series to the parallel circuit with R 73 and relays RY 0 ~ RY 3 are not disconnected, P 0
~P The potential at three points is high, so the inverter
The input points of INV 0 to INV 3 are set to H, and the relay RY 0
This is to lower the potential at the three points P 0 to P to become L when ~RY 3 is disconnected. In addition, these resistances R 40 to R 43 and R 50 to R 53 are
Resistance by turning on and off drivers DR 0 to DR 3
The potential at the three points P 0 to P will fluctuate depending on whether they are connected in parallel with R 30 to R 33 or not.
In any case, the input potentials of the inverters INV 0 to INV 3 are appropriately selected so as not to exceed a specified level. The operation will be explained. (b) First, if one of drivers DR 0 to DR 3 is on (off), the corresponding relay
When RY 0 to RY 3 are disconnected. In this case, the potential at any of the three points P 0 to P becomes extremely low compared to before the relay was disconnected.
The output of any of the inverters INV 0 to INV 3 is H.
Therefore, the AND circuit is activated by the read signal RP.
AND opens and an error notification is issued. In this case, the potential at three points P 0 to P is the driver
Since it does not change depending on whether DR 0 to DR 3 are turned on or off, a relay disconnection accident can be detected regardless of whether the driver is turned on or off. This means that even if the driver malfunctions while the relay is disconnected, the disconnection of the relay can be reliably detected. (b) Next, if any of drivers DR 0 to DR 3 is on (off), the corresponding relay
When RY 0 to RY 3 are not disconnected. In this case, the potential at points P 0 to P 3 is at a high level, regardless of whether drivers DR 0 to DR 3 are on or off, unless there is a disconnection in the relay.
The output sides of the inverters INV 0 to INV 3 do not become H, so even if the read signal RP is applied, the AND circuit AND is not established and no abnormality notification is performed. The above operations are summarized and shown in Table 1 below.

【表】 第1表において、各部の状態L,DRおよび
RYは、夫々レジスタの出力線、ドライバーおよ
びリレーコイルまたは線路の断線等の各部の状態
を、また信号の状態INVは、インバータの出力
状態を示す。 また、論理0はロウレベルL、1はハイレベル
Hを示し、信号の状態がHのものは、リレーコイ
ルまたはラインの断線があることを示している。 なお、第2図において、P0〜P3点の電位を検
出するにあたつてインバータINV0〜INV3を用い
ているが、これは単に電位レベルを確実に検出で
きるものであれば何でもよく、またインバータの
出力を論理和回路ORで結合せずに各点毎に独立
に読み出せば、リレー単位のチエツクが可能とな
る。 また、デジタル出力回路のパワー出力素子はリ
レーで構成されているものについて説明したが、
トランス絶縁型のものや、フオトカプラを使用し
たものについても同様に適用可能である。 以上のように、この発明によれば安価で入手が
容易な部品または素子を用いて簡単に、しかもド
ライバーのオン、オフや動作不良とは無関係に確
実に検出ができるので、実用的効果が大である。
[Table] In Table 1, the status of each part is L, DR and
RY indicates the status of each part, such as the output line of the register, the driver, the relay coil, or a disconnection of the line, and the signal status INV indicates the output status of the inverter. Further, a logic 0 indicates a low level L, and a logic 1 indicates a high level H, and a signal state of H indicates that there is a disconnection in the relay coil or line. In Fig. 2, inverters INV 0 to INV 3 are used to detect the potentials at the three points P 0 to P, but any device may be used as long as it can reliably detect the potential level. Furthermore, if the outputs of the inverters are read out independently for each point without being combined using an OR circuit, it becomes possible to check each relay. In addition, we have explained that the power output element of the digital output circuit is composed of a relay.
The same applies to transformer-insulated types and those using photocouplers. As described above, according to the present invention, it is possible to easily and reliably detect the driver using inexpensive and easily available parts or elements, regardless of whether the driver is on or off or malfunctioning, so it has great practical effects. It is.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、デジタル出力回路の従来例を示す
図、第2図は、この発明によるデジタル出力回路
の実施例を示す図である。 符号説明、D0〜D3……データバス、RG……レ
ジスタ、DR0〜DR3……ドライバー、RY0〜RY3
……リレーからなるパワー出力素子、INV0
INV3……インバータ、OR……オア回路、AND
……アンド回路、R30〜R33,R40〜R43,R50
R53,R70〜R73……抵抗。
FIG. 1 is a diagram showing a conventional example of a digital output circuit, and FIG. 2 is a diagram showing an embodiment of the digital output circuit according to the present invention. Symbol explanation, D 0 ~ D 3 ... Data bus, RG ... Register, DR 0 - DR 3 ... Driver, RY 0 - RY 3
...Power output element consisting of a relay, INV 0 ~
INV 3 ...Inverter, OR...OR circuit, AND
...AND circuit, R 30 ~ R 33 , R 40 ~ R 43 , R 50 ~
R53 , R70 to R73 ...Resistance.

Claims (1)

【特許請求の範囲】[Claims] 1 パワー出力素子を駆動するためのデジタルデ
ータを記憶するレジスタと、該レジスタの出力線
に対応して設けられ且つレジスタからのデジタル
出力に応じてオンまたはオフとなるドライバー
と、該ドライバーに対応して設けられ且つドライ
バーにより駆動されるパワー出力素子とを縦続接
続してなるデジタル出力回路に対し、前記パワー
出力素子の各々に並列接続される抵抗を含み、パ
ワー出力素子の駆動電源に並列接続される抵抗分
圧回路を設け、分圧点電位にもとづいてパワー出
力素子の断線を検出することを特徴とするデジタ
ル出力回路の断線検出回路。
1. A register that stores digital data for driving a power output element, a driver that is provided corresponding to the output line of the register and turns on or off according to the digital output from the register, and a driver that corresponds to the driver. A digital output circuit is configured by cascadingly connecting power output elements provided at the same time and driven by a driver. 1. A disconnection detection circuit for a digital output circuit, comprising a resistive voltage divider circuit and detecting disconnection of a power output element based on voltage dividing point potential.
JP8094280A 1980-06-17 1980-06-17 Detecting system for disconnection in digital output circuit Granted JPS577569A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8094280A JPS577569A (en) 1980-06-17 1980-06-17 Detecting system for disconnection in digital output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8094280A JPS577569A (en) 1980-06-17 1980-06-17 Detecting system for disconnection in digital output circuit

Publications (2)

Publication Number Publication Date
JPS577569A JPS577569A (en) 1982-01-14
JPS6321870B2 true JPS6321870B2 (en) 1988-05-09

Family

ID=13732534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8094280A Granted JPS577569A (en) 1980-06-17 1980-06-17 Detecting system for disconnection in digital output circuit

Country Status (1)

Country Link
JP (1) JPS577569A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003035738A (en) 2001-07-19 2003-02-07 Omron Corp Method and apparatus for checking component mounting substrate
JP4492160B2 (en) * 2004-03-12 2010-06-30 アイシン・エィ・ダブリュ株式会社 Electric vehicle abnormality determination device

Also Published As

Publication number Publication date
JPS577569A (en) 1982-01-14

Similar Documents

Publication Publication Date Title
US5287386A (en) Differential driver/receiver circuit
US4178620A (en) Three state bus driver with protection circuitry
US20100312996A1 (en) Secure system for data transmission
EP0810444A1 (en) Diagnosys circuit for possible faults during the driving phase of an electric load by a bridge stage
JPS62286170A (en) Multiplex stage unit and stage replacement
JPS6128142B2 (en)
JPS6321870B2 (en)
JPH04114221A (en) Abnormality detecting method for key switch input part in computer
US10454524B2 (en) Tristate and cross current free output buffer
JP2023009548A (en) Power control device and semiconductor failure detection method
JP3630824B2 (en) Auxiliary relay drive circuit
EP0250932B1 (en) Power supply system
JPS6043548B2 (en) Digital output circuit operation confirmation method
JPS6043547B2 (en) Digital output circuit operation confirmation method
JPS63144704A (en) Relay dc driving circuit
JPH0521366B2 (en)
JP3116423B2 (en) Inspection circuit for output circuit
KR0128198Y1 (en) Trouble detecting circuit of distribution control system
JP2885575B2 (en) Auxiliary relay drive circuit
JPS583541A (en) Double control circuit for ac power source
JPS5816487B2 (en) Multiple selection detection device in computer system
JP2500100Y2 (en) Output data control circuit
JPH11118864A (en) Self-diagnostic method for connected state of network
JP3802895B2 (en) Parallel output type electronic interlocking device with a fail-safe majority logic circuit
JP3284738B2 (en) Printing equipment