JPS63213884A - Mounting of driver for matrix type display device - Google Patents

Mounting of driver for matrix type display device

Info

Publication number
JPS63213884A
JPS63213884A JP4845487A JP4845487A JPS63213884A JP S63213884 A JPS63213884 A JP S63213884A JP 4845487 A JP4845487 A JP 4845487A JP 4845487 A JP4845487 A JP 4845487A JP S63213884 A JPS63213884 A JP S63213884A
Authority
JP
Japan
Prior art keywords
data
display panel
driver
board
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4845487A
Other languages
Japanese (ja)
Inventor
木栖 慎太郎
星屋 隆之
高原 和博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4845487A priority Critical patent/JPS63213884A/en
Publication of JPS63213884A publication Critical patent/JPS63213884A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概 要〕 本発明は平板形ディスプレイにおいて、ドライバICの
実装面積を小さくするために、フレキシブルPt板を用
いて複数の並列なドライバ群に分割接続したものである
DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention is a flat display in which a flexible Pt board is used to divide and connect a plurality of parallel driver groups in order to reduce the mounting area of a driver IC.

〔産業上の利用分野〕[Industrial application field]

本発明は、マトリクス型表示装置のデータドライバの実
装方法に関する。
The present invention relates to a method for implementing a data driver for a matrix display device.

〔従来の技術〕[Conventional technology]

アクティブマトリクス型表示装置の進歩は著しく、これ
を用いてテレビやOA機器の表示装置等が実現されつつ
あり、これに伴って表示パネルの大容量化が待望されて
いる。表示パネルが大容量化すると使用するデータドラ
イバ等の駆動用ICの数が増大し、これを搭載し、結線
するためのPt板を収容するのに要する容積も大きなも
のとなり、表示パネル自身は薄いにもかかわらず、装置
は厚いものとなる等の問題が生じる。そのため、表示容
量が増加した場合でもスペースを取らない実装法が必要
とされる。
Advances in active matrix display devices have been remarkable, and display devices for televisions and OA equipment are being realized using them, and along with this, there has been a long-awaited desire for larger capacity display panels. As the capacity of display panels increases, the number of driving ICs such as data drivers used increases, and the volume required to mount these and accommodate the Pt boards for wiring also increases, and the display panels themselves are thin. Nevertheless, problems arise, such as the device becoming thicker. Therefore, there is a need for a mounting method that does not take up space even when the display capacity increases.

従来のマトリクス型表示パネルのデータドライバの実装
図を第4図(a)、 (blに示す。
An implementation diagram of a data driver for a conventional matrix display panel is shown in FIGS. 4(a) and 4(bl).

同図(alは通常の表示容量が多くない場合の実装法を
示し、多数のデータドライバ2をA及びBの2群に分割
し、データvA3を交互に表示パネル1の上下方向に引
き出した例である。
The same figure (al shows an implementation method when the normal display capacity is not large; an example in which a large number of data drivers 2 are divided into two groups, A and B, and data vA3 is drawn out alternately in the vertical direction of the display panel 1. It is.

これに対し同図(b)では、表示容量が大きい時に、デ
ータドライバ2に表示データをサンプリングするための
クロックが、データドライバ2の動作周波数を越えるこ
とを防止するため、多数のデータドライバ2を表示パネ
ル1の上下に各2系列、都合4群(図のa −d )に
分割配置した例を示す。
On the other hand, in the same figure (b), in order to prevent the clock for sampling the display data to the data driver 2 from exceeding the operating frequency of the data driver 2 when the display capacity is large, a large number of data drivers 2 are used. An example is shown in which the display panel 1 is divided and arranged into four groups (a to d in the figure), two lines each on the upper and lower sides.

この例では入力するデータは4つに時分割するため、デ
ータ線3を一定の順序で4個のデータドライバ群a〜d
に分割して接続している。
In this example, the input data is time-divided into four parts, so the data line 3 is connected to four data driver groups a to d in a fixed order.
It is divided into and connected.

かかる実装法では、実装基板を表裏両面を使用すること
が必要となり、表示パネル1から導出したデータ線3を
、スルーホールを介して裏面に配設した配線3′ (同
図の破線で示す配線)と接続せねばならず、配線パター
ンが複雑となり、基板の設計には細心の注意が必要とな
り、その製作工程も容易ではない。
In this mounting method, it is necessary to use both the front and back sides of the mounting board, and the data line 3 led out from the display panel 1 is connected to the wiring 3' (wire indicated by the broken line in the figure) arranged on the back side through a through hole. ), the wiring pattern becomes complicated, the design of the board requires careful attention, and the manufacturing process is not easy.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述のように表示容量が大きくなり、上記第4同市)に
示した如くデータドライバを多数の群に分割し、実装基
板を両面とも使用する場合には、基板パターンが複雑に
なるばかりでなく、スルーホールと配線の引き回し部分
の面積が大きくなってしまい、全体の容積が非常に大き
くなるという問題があった。
As the display capacity becomes larger as mentioned above, and when the data drivers are divided into many groups as shown in the above-mentioned No. 4 Doshi, and both sides of the mounting board are used, not only will the board pattern become complicated, There was a problem in that the area of the through hole and the wiring routing portion became large, and the overall volume became very large.

本発明の目的は、データドライバを実装するのに要する
スペースを小さくし得るマトリクス型表示装置のドライ
バ実装方法を提供することにある。
An object of the present invention is to provide a driver mounting method for a matrix type display device that can reduce the space required for mounting a data driver.

〔問題点を解決するための手段〕[Means for solving problems]

第1図に本発明の要部構成を示す。 FIG. 1 shows the main structure of the present invention.

同図に示す如く、本発明においては、データ線の数が多
くて、表示データをサンプリングするためのクロックが
データドライバ2の動作周波数を越える場合には、従来
と同様にデータドライバ2を複数群(同図ではa −d
の4群)に分割する。
As shown in the figure, in the present invention, when the number of data lines is large and the clock for sampling display data exceeds the operating frequency of the data driver 2, multiple groups of data drivers 2 are used as in the conventional case. (In the figure, a - d
(4 groups).

この4個の群に分割したデータドライバ2を、本発明で
はそれぞれ別個のpt基板A−D上に配置し、上記表示
パネル1からデータ!3を、端から順にpt基板A、B
、C,Dに、周期的に分割導出する。同図の例では、0
群及びd群のデータドライバを搭載するPt基板(これ
を以後pt基板c、ptl板りというように記す)上に
、pt基板A、Bの各配線4を接続するための端子を設
けておき、この端子と上記Pt基板A、Bに搭載された
データドライバ2から導出された配線4の端子とを圧着
法等によって接続し、pt基板C上にAを、またpt基
板り上にBを接続する。
In the present invention, the data drivers 2 divided into four groups are arranged on separate PT substrates A to D, respectively, and data from the display panel 1 is displayed. 3 on PT substrates A and B in order from the end.
, C, and D periodically. In the example in the same figure, 0
Terminals for connecting the wirings 4 of the PT boards A and B are provided on the Pt board (hereinafter referred to as PT board C, PTL board, etc.) on which the data drivers of group and d group are mounted. , connect this terminal to the terminal of the wiring 4 derived from the data driver 2 mounted on the Pt substrates A and B by crimping method or the like, and connect A to the PT substrate C and B to the PT substrate. Connecting.

なお上記各pt基板としてフレキシブルなpt基板を用
いることも可能である。
Note that it is also possible to use a flexible PT substrate as each of the above PT substrates.

〔作 用〕[For production]

上述のように、各データドライバ群a % dをそれぞ
れ別々のpt基板A−Dに分けることによって、各Pt
基板A−D上の配線数が少なくなるため、配線の引き回
し部が不要となり、またスルーホールや配線の交差部分
をなくすことができ、全体の容積を小さく纏めることが
可能となる。
As described above, by dividing each data driver group a % d into separate PT substrates A-D, each Pt
Since the number of wires on the substrates A to D is reduced, there is no need for a wire routing section, and through holes and intersections of wires can be eliminated, making it possible to reduce the overall volume.

〔実 施 例〕〔Example〕

第2図(a)、 (b)は本発明の一実装例を示す図で
ある。
FIGS. 2(a) and 2(b) are diagrams showing an example of implementation of the present invention.

同図(a)は、第1図において表示パネル1に直接連結
するpt5板C及びDの構成を示す図で、4は表示パネ
ル1から導出されるデータ線3に接続する配線、5は接
続用の端子で、表示パネル1上のデータ線3の末端に同
様に設けられた端子と圧着法等によって接着するための
ものである。6は前述したpt基板AまたはBを接着す
るための端子である。なお、図示はしていないがPL基
板A及びBは、上記端子6と接着するための端子を有し
、この端子とデータドライバを結ぶ配線が設けられてい
る。
FIG. 1(a) is a diagram showing the configuration of the PT5 boards C and D directly connected to the display panel 1 in FIG. This is a terminal for bonding to a terminal similarly provided at the end of the data line 3 on the display panel 1 by crimping or the like. 6 is a terminal for bonding the PT substrate A or B mentioned above. Although not shown, the PL boards A and B have terminals to be bonded to the terminals 6, and wiring is provided to connect these terminals to the data driver.

次にこのように構成されたpt基板A−Dと表示パネル
lとを一体化する方法を、同図(blにより説明する。
Next, a method of integrating the PT substrates A to D and the display panel 1 configured in this way will be explained with reference to the same figure (bl).

同図に見られるように、表示パネル1とPt基板C及び
Dを、表示パネル1上に設けられた端子とpt基基板長
びDに設けられた端子5とを圧着法等によって接着する
ことにより、一体化する。
As shown in the figure, the display panel 1 and the Pt substrates C and D are bonded together by bonding the terminals provided on the display panel 1 and the terminals 5 provided on the length D of the PT substrate using a pressure bonding method or the like. By this, it is integrated.

次いで、pt基基板長びDに設けられた端子6とpt5
板A及びBに設けられた端子とを接着することにより、
ptt板C上にAを、D上にBを搭載する。
Next, the terminals 6 and PT5 provided on the PT substrate length D
By gluing the terminals provided on plates A and B,
Mount A on PTT board C and B on PTT board D.

このようにして、表示パネル1のデータ線3は、端から
順にpt基板A、 B、 C,Dに、次いで再びA、 
B、 C,Dへと、一定の周期性で分割導出される。こ
の分割法は従来と同様であって、表示容量が大きくなり
、サンプリングのクロックがデータドライバ2の動作周
波数を越えることを防止するとともに、このように分割
することによって配線の引き回し部が大きくなるのを防
止し、また配線が交差部がないのでスルーホールを設け
る必要がなくなり、全体が小型化される。
In this way, the data line 3 of the display panel 1 is connected to the PT substrates A, B, C, and D in order from the end, and then again to A,
It is divided and derived into B, C, and D at a constant periodicity. This division method is the same as the conventional method, and it increases the display capacity and prevents the sampling clock from exceeding the operating frequency of the data driver 2, and also prevents the wiring from increasing in size. Moreover, since there are no wiring intersections, there is no need to provide through holes, and the overall size is reduced.

更に上記表示パネル1とpt基板A−Dとの接続に当た
っては、表示パネル1に直接pt基板C及びDを接着す
るのではなく、第3図(a)に示すような中継基板7を
作成し、同図(blに示すように、これを介して表示パ
ネル1とpt基板A−Dを接続するようにしてもよい。
Furthermore, when connecting the display panel 1 and the PT boards A to D, instead of directly bonding the PT boards C and D to the display panel 1, a relay board 7 as shown in FIG. 3(a) is created. , the display panel 1 and the PT substrates A to D may be connected through this as shown in FIG.

この中継基板7には、前述の表示パネル1に接着するた
めの端子5と、pt基板A及びBを接着するための端子
6、並びにpt基基板長びDを接着するための端子6′
とが設けられている。
This relay board 7 has a terminal 5 for adhering to the display panel 1 described above, a terminal 6 for adhering the PT substrates A and B, and a terminal 6' for adhering the PT substrate length D.
and is provided.

端子6及び6゛は、それぞれ直線状に配列され、且つ両
者は位置をずらして配設しておく。この中継基板7の端
子6°てPt基板CまたはDを、端子6でpt5板Aま
たはBを接着する。そして更に端子5で表示パネル1を
接着する。以上で表示パネル1とpt基板A−Dとが、
前記第2図(b)に示したのと類似の形で接続される。
The terminals 6 and 6' are arranged in a straight line, and are arranged at different positions. The Pt substrate C or D is bonded to the terminal 6° of this relay board 7, and the PT5 board A or B is bonded to the terminal 6. Then, the display panel 1 is further bonded using the terminals 5. With the above, the display panel 1 and the PT substrates A-D are
They are connected in a manner similar to that shown in FIG. 2(b).

上述のいずれの場合においても、Pt基板A〜Dにフレ
キシブルpt基板を用いることができる。
In any of the above cases, flexible PT substrates can be used as the Pt substrates A to D.

フレキシブルpt5板は、任意に曲げることができるの
で、以後の取り扱いや全体を表示装置の筐体に収容する
際に便利である。
Since the flexible PT5 board can be bent arbitrarily, it is convenient for subsequent handling and for housing the entire board in the housing of the display device.

なお、上述の実装例では上下釜2系統のデータドライバ
群に分割した例を説明したが、分割数は任意であって、
上下釜3系統或いはそれ以上に分割する場合にも、本発
明を用いることが可能である。
In addition, in the implementation example described above, an example was explained in which the data driver group is divided into two systems for upper and lower hooks, but the number of divisions is arbitrary.
The present invention can also be used when dividing into three or more upper and lower hook systems.

更に以上の説明で既に明らかな如く、本発明をもちいれ
ばデータ線を交差させずに配線できるので、pt基板の
設計や製作が容易となる。
Furthermore, as is already clear from the above description, by using the present invention, data lines can be wired without crossing each other, making it easier to design and manufacture a PT board.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く本発明によれば、複数のデータドライ
バ群に分割する際に、データ線をスルーホール等によっ
て裏面配線することなしに、データ線を表示パネル上で
の正しい順に並べて良いので、少ないスペースでデータ
ドライバの実装が可能となる。
As explained above, according to the present invention, when dividing into a plurality of data driver groups, the data lines can be arranged in the correct order on the display panel without wiring the data lines on the back side using through holes etc. Data drivers can be implemented in space.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理説明図、 第2図(a)、 (blは本発明一実施例説明図、第3
図(al、 (blは中継Pt基板の説明図、第4図は
従来の接続法説明図である。 図において、1は表示パネル、2はデータドライバ、3
はデータ線、4は配線、5.6.6’ は接続用の端子
、7は中継Pt基板、A−Dはpt、I発明原建綬明2 第1図 45発9耳−突′λ色便・j娩e月国 第2図 +′31差悪1←明圓 第3図
Fig. 1 is an explanatory diagram of the principle of the present invention, Fig. 2 (a), (bl is an explanatory diagram of an embodiment of the present invention,
Figures (al and (bl) are explanatory diagrams of a relay Pt board, and Figure 4 is an explanatory diagram of a conventional connection method. In the figures, 1 is a display panel, 2 is a data driver, and 3
is a data line, 4 is wiring, 5.6.6' is a terminal for connection, 7 is a relay Pt board, A-D is pt, Colored stools/Ja month country Figure 2 + '31 difference evil 1 ← Meiyuan Figure 3

Claims (1)

【特許請求の範囲】 表示パネル(1)に表示データを与える複数個のデータ
ドライバ(2)を複数個の群(a〜d)に分割配置し、
前記表示パネルから導出されたデータ線(3)を周期性
をもって分割し、同一順位のデータ線を同一データドラ
イバ群に導出したマトリクス表示装置において、 前記複数個のデータドライバ群(a〜d)のそれぞれを
別個のプリント基板(A〜D)に分割搭載し、各プリン
ト基板上のデータドライバ(2)から導出された配線(
4)を、表示パネル(1)の対応するデータ線(3)と
接続して一体化したことを特徴とするマトリクス型表示
装置のドライバ実装方法。
[Claims] A plurality of data drivers (2) that provide display data to a display panel (1) are divided and arranged into a plurality of groups (a to d),
In a matrix display device in which data lines (3) derived from the display panel are periodically divided and data lines of the same order are derived to the same data driver group, the plurality of data driver groups (a to d) Each is divided and mounted on separate printed circuit boards (A to D), and the wiring (
4) is integrated by connecting it to a corresponding data line (3) of a display panel (1).
JP4845487A 1987-03-02 1987-03-02 Mounting of driver for matrix type display device Pending JPS63213884A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4845487A JPS63213884A (en) 1987-03-02 1987-03-02 Mounting of driver for matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4845487A JPS63213884A (en) 1987-03-02 1987-03-02 Mounting of driver for matrix type display device

Publications (1)

Publication Number Publication Date
JPS63213884A true JPS63213884A (en) 1988-09-06

Family

ID=12803795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4845487A Pending JPS63213884A (en) 1987-03-02 1987-03-02 Mounting of driver for matrix type display device

Country Status (1)

Country Link
JP (1) JPS63213884A (en)

Similar Documents

Publication Publication Date Title
US4710680A (en) Driver device mounting for a flat matrix display panel
JPH0313989A (en) Integrated circuit for liquid crystal display and liquid crystal display device
JP2002287655A (en) Display device
JPS63213884A (en) Mounting of driver for matrix type display device
CN215453382U (en) Display device
JP2655061B2 (en) Liquid crystal display
JPH11305250A (en) Picture display device
JPS63313187A (en) Liquid crystal display device
JPS61221779A (en) Display unit
JP2002357845A (en) Liquid crystal display device
JPS62128551A (en) Pin arrangement structure of electronic part
JPH11289042A (en) Ic package and circuit device using it
TW202247721A (en) Composite substrate and electrical device
WO2022198773A1 (en) Display panel and display module
JPH0854856A (en) Display device
JP2843723B2 (en) Connection structure between fluorescent display tube and printed circuit board using flexible printed circuit board
JPH043025A (en) Connecting structure for display panel
JP2823023B2 (en) Connector Connection Method for Matrix Printed Board for Link Wiring
JP3280752B2 (en) Simple matrix liquid crystal display
JPH04323688A (en) Liquid crystal display device
JPS62189433A (en) Liquid crystal display device
JP2002040460A (en) Liquid crystal display device
TW266285B (en) Liquid crystal display panel driver
JPH03155642A (en) Wiring board
JPS63197208A (en) Bus connection structure