JPS63208215A - Electron beam lithography equipment - Google Patents

Electron beam lithography equipment

Info

Publication number
JPS63208215A
JPS63208215A JP4025087A JP4025087A JPS63208215A JP S63208215 A JPS63208215 A JP S63208215A JP 4025087 A JP4025087 A JP 4025087A JP 4025087 A JP4025087 A JP 4025087A JP S63208215 A JPS63208215 A JP S63208215A
Authority
JP
Japan
Prior art keywords
electron beam
lithography
beam lithography
buffer memories
drawing data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4025087A
Other languages
Japanese (ja)
Inventor
Hajime Hayakawa
早川 肇
Fumio Mizuno
文夫 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4025087A priority Critical patent/JPS63208215A/en
Publication of JPS63208215A publication Critical patent/JPS63208215A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

PURPOSE:To increase the quantity of lithographed objects processed in a unit period by making respective electron beam lithography system connectable to any one of a plurality of buffer memories. CONSTITUTION:Because the electron beam control signal generators 2a and 2b of a plurality of electron beam lithography systems A and B can be connected to any one of a plurality of buffer memories M1 M4, operations of lithographying different types of patterns in a plurality of respective element forming regions of respective lithographed objects 9a and 9b in a plurality of the electron beam lithography systems A and B can be performed continuously without creating a waiting time for transferring lithography data from a lithography data storage 1 to a plurality of the buffer memories M1-M4 by switching the connections of the electron beam control signal generators 2a and 2b to a plurality of the buffer memories M1 M4 so as not to compete against each other and, at the same time, by controlling the order of lithography of a plurality of the element forming regions in the lithographed objects 9a and 9b properly. With this constitution, the quantity of the lithographed objects subjected to an exposure process by electron beam lithography in a unit period can be increased.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子線描画技術に関し、特に、半導体装置の
製造におけるリングラフィにおいて、半導体ウェハなど
に塗布された感電子線レジストを電子線の照射によって
所定の図形に露光する電子線露光に適用して有効な技術
に関する。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to electron beam lithography technology, and in particular, in phosphorography in the manufacture of semiconductor devices, an electron beam sensitive resist coated on a semiconductor wafer or the like is exposed to an electron beam. The present invention relates to a technique that is effective when applied to electron beam exposure in which a predetermined figure is exposed by irradiation.

〔従来の技術〕[Conventional technology]

半導体装置の製造などにおける電子線描画技術について
は、株式会社工業調査会、昭和56年11月lO日発行
、[電子材料J 1981年11月号別冊、P110〜
P116に記載されている。
Regarding electron beam lithography technology in the manufacture of semiconductor devices, etc., Kogyo Kenkyukai Co., Ltd., published on November 1981, [Electronic Materials J November 1981 issue, P110~
It is described on page 116.

ところで、半導体装置の製造におけるリングラフィ技術
においては、半導体累子の微細化および多品種少量化な
どに対応するため、フォトマスクなどの原版を透過した
光によって半導体ウェハに所定の図形を転写する光露光
に代えて、感電子線レジストが塗布された半導体ウェハ
に電子線によって直接的に所定の図形を描画して露光す
ることが行われる場合がある。
By the way, in the phosphorography technology used in the manufacture of semiconductor devices, in order to cope with the miniaturization of semiconductor devices and the miniaturization of a wide variety of products, light is transmitted through an original plate such as a photomask to transfer a predetermined pattern onto a semiconductor wafer. Instead of exposure, exposure may be performed by directly drawing a predetermined figure on a semiconductor wafer coated with an electron beam-sensitive resist using an electron beam.

この場合、一般に、半導体ウェハに形成される半導体集
積回路構造などに基づいて自動設計システムなどによっ
て生成された描画データは、大容量の磁気ディスクなど
の記憶媒体に格納され、さらに必要に応じて高速なアク
セスが可能なバッファメモリに転送された後、電子光学
系などを制御する制御部がバッファメモリに保持された
描画データに基づいて電子線を制御することにより、半
導体ウェハなどの表面に目的の図形が描画される。
In this case, drawing data generated by an automatic design system based on the semiconductor integrated circuit structure formed on a semiconductor wafer is generally stored in a storage medium such as a large-capacity magnetic disk, and is then After the electron beam is transferred to an easily accessible buffer memory, a control unit that controls the electron optical system etc. controls the electron beam based on the drawing data held in the buffer memory, thereby marking the surface of a semiconductor wafer, etc. The shape is drawn.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

一方、前記の描画データは通常極めて大量であり、転送
などに比較的長時間を要するため、電子線描画装置によ
る露光操作は光露光などに比較して単位時間当たりの半
導体ウェハの処理量が低くなることは避けられないもの
である。
On the other hand, since the above-mentioned lithography data is usually extremely large and requires a relatively long time to transfer, the exposure operation using an electron beam lithography system has a lower throughput of semiconductor wafers per unit time than light exposure. What will happen is inevitable.

このため、たとえば、大容量の磁気ディスクなどの記憶
媒体に複数系列のバッファメモリおよび電子線露光系を
単に並列に接続して処理量を向上させることが考えられ
る。
Therefore, for example, it is conceivable to simply connect multiple series of buffer memories and electron beam exposure systems in parallel to a storage medium such as a large-capacity magnetic disk to improve the throughput.

ところが、論理素子などのように、多品種少量の半導体
素子を効率良く製造する目的で一枚の半導体ウェハの内
部に複数種の半導体素子を混在させて形成する場合には
、同一の半導体ウェハ内において描画すべき半導体素子
の種類毎に、磁気ディスクなどの記憶媒体からバッファ
メモリに描画データを転送しなければならず、せっかく
電子線描画系の数を増加させても、単位時間当たりに処
理される半導体ウェハの数量の向上に寄与する程度が低
いという問題があることを本発明者は見出した。
However, when multiple types of semiconductor elements are mixed and formed inside a single semiconductor wafer for the purpose of efficiently manufacturing a wide variety of semiconductor elements in small quantities, such as logic elements, For each type of semiconductor element to be drawn in the process, drawing data must be transferred from a storage medium such as a magnetic disk to a buffer memory. The inventors have discovered that there is a problem in that the degree of contribution to an increase in the number of semiconductor wafers produced is low.

このことは、個々の電子線描画系が高価であることを考
慮すれば、半導体装置の製造における生産性の向上など
において重要な問題となるものである。
Considering that each electron beam lithography system is expensive, this becomes an important problem in improving productivity in manufacturing semiconductor devices.

本発明の目的は、描画データ格納部からバッファメモリ
への描画データの転送待時間を短縮して、単位時間当た
りに処理される被描画物の数量を増加させることが可能
な電子線描画技術を提供することにある。
An object of the present invention is to provide an electron beam lithography technique that can reduce the waiting time for transferring lithography data from a lithography data storage unit to a buffer memory and increase the number of objects to be drawn per unit time. It is about providing.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、所定の描画データに基づいて制御される電子
線によって被描画物に所定の図形を描画する複数の電子
線描画系と、描画データを保持した描画データ格納部と
複数の電子線描画系との間に介設され、この描画データ
格納部から転送される描画データを一時的に保持する複
数のバッファメモリとを備え、各々の電子線描画系は複
数のバッファメモリのいずれにも接続可能にした電子線
描画技術を提供するものである。
That is, a plurality of electron beam lithography systems that draw predetermined figures on an object to be drawn using electron beams controlled based on predetermined drawing data, a lithography data storage section that holds the drawing data, and a plurality of electron beam lithography systems. The electron beam lithography system is equipped with a plurality of buffer memories interposed between the two and temporarily holds the lithography data transferred from the lithography data storage section, and each electron beam lithography system can be connected to any of the plurality of buffer memories. This technology provides a new electron beam lithography technology.

〔作用〕[Effect]

上記した手段によれば、たとえば、複数の描画データを
保持した描画データ格納部から複数のバッファメモリに
互いに異なる描画データを転送しておくとともに、複数
の電子線描画系の各々においては、複数のバッファメモ
リの各々に転送された異なる描画データを互いに競合し
ないように交互に使用することにより、個々の電子線描
画系においては、描画データ格納部からバッファメモリ
への描画データの転送待時間を生じることなく、異なる
描画データによる異種の図形を連続的に描画することが
可能となり、単位時間当たりに描画処理される被描画物
の数量を増加させることができる。
According to the above-mentioned means, for example, mutually different drawing data are transferred from a drawing data storage unit holding a plurality of drawing data to a plurality of buffer memories, and each of the plurality of electron beam drawing systems By using different drawing data transferred to each buffer memory alternately so as not to conflict with each other, in each electron beam drawing system, there is a waiting time for transferring drawing data from the drawing data storage section to the buffer memory. It becomes possible to continuously draw different types of figures using different drawing data without causing any problems, and it is possible to increase the number of objects to be drawn per unit time.

〔実施例〕〔Example〕

第1図は、本発明の一実施例である電子線描画装置の要
部を示すブロック図である。
FIG. 1 is a block diagram showing the main parts of an electron beam lithography apparatus that is an embodiment of the present invention.

本実施例の電子線描画装置は、描画データ格納部1と、
複数のバッファメモリM 1 、バッフアメそIJ M
 2 、バッファメモリM3.バッファメモリM4と、
複数の電子線描画系Aおよび電子線描画系Bとを備えて
いる。
The electron beam lithography apparatus of this embodiment includes a lithography data storage section 1,
Multiple buffer memories M 1 , buffer memories IJ M
2. Buffer memory M3. Buffer memory M4,
It includes a plurality of electron beam lithography systems A and a plurality of electron beam lithography systems B.

描画データ格納部1は、たとえば大容量磁気ディスクな
どで構成されるものであり、図示しない画像処理システ
ムや自動配置配線システムなどからなるデザイン・オー
トメイションなどによって得られた複数種の図形に関す
るの描画データなどが保持されるものである。
The drawing data storage unit 1 is composed of, for example, a large-capacity magnetic disk, and is used to draw drawings of multiple types of figures obtained by design automation using an image processing system, automatic placement and wiring system, etc. (not shown). This is where data etc. are held.

電子線描画系AおよびBは、それぞれ、電子線制御信号
発生部2a、電子線描画部3asおよび電子線制御信号
発生部2b、電子線描画部3bを有している。
The electron beam lithography systems A and B each have an electron beam control signal generating section 2a, an electron beam lithography section 3as, an electron beam control signal generating section 2b, and an electron beam lithography section 3b.

電子線描画部3aおよび電子線描画部3bには、電子線
源4a、成形器5a、 レンズ13a、偏向器7aなど
からなる電子光学系8asおよび電子線源4b、成形器
5b、レンズ6b、偏向器7bなどからなる電子光学系
8bがそれぞれ設けられ、各々の電子光学系8aおよび
8bの直下には、図示しないx−Yステージに戴置され
ることによって移動自在にされた半導体ウェハなどの被
描画物9aおよび被描画物9bが位置されるように構成
されている。
The electron beam lithography section 3a and the electron beam lithography section 3b include an electron optical system 8as consisting of an electron beam source 4a, a shaper 5a, a lens 13a, a deflector 7a, etc., and an electron beam source 4b, a shaper 5b, a lens 6b, and a deflector. An electron optical system 8b consisting of a device 7b, etc. is provided, and directly below each of the electron optical systems 8a and 8b is a substrate such as a semiconductor wafer, which is movable by being placed on an x-y stage (not shown). It is configured such that a drawn object 9a and a drawn object 9b are positioned.

そして、電子線源4aおよび4bから放射され、電子光
学系8aおよび8bを経て、該電子光学系8aおよび8
bの直下に位置決めされた被描画物9aおよび9bにお
ける複数の矩形の素子形成領域の任意の一つに到達する
電子線tOaおよび電子線10bの光電子面の形状や到
達位置などを、所定の描画データに基づいて電子光学系
8aおよび8bの制御信号を発生する電子線制御信号発
生部2aおよび2bによって制御することにより、被描
画物9aおよび9bの所定の素子形成領域には、電子線
10aおよび10bによってそれぞれ所定の図形が描画
され、該被描画物9a右よび9bの所定の素子形成領域
の表面に塗布されている感電子線レジストなどが所定の
図形に露光されるものである。
Then, it is emitted from the electron beam sources 4a and 4b, passes through the electron optical systems 8a and 8b, and then passes through the electron optical systems 8a and 8b.
The shape and arrival position of the photoelectronic surface of the electron beam tOa and the electron beam 10b that reach any one of the plurality of rectangular element formation areas in the objects 9a and 9b positioned directly under By controlling the electron beam control signal generators 2a and 2b that generate control signals for the electron optical systems 8a and 8b based on data, the electron beam 10a and the A predetermined figure is drawn by each of the resistors 10b, and the electron beam sensitive resist or the like coated on the right side of the object to be drawn 9a and the surface of a predetermined element formation region of 9b is exposed to the predetermined figure.

一方、前記描画データ格納部lと、複数のバッファメモ
リM1〜M4との間には、切換制御部11が介設されて
おり、描画データ格納部1から複数のバッファメモリM
1〜M4の各々に対して、互いに異なる図形の描画デー
タが転送されるように構成されている。
On the other hand, a switching control section 11 is interposed between the drawing data storage section 1 and the plurality of buffer memories M1 to M4.
Drawing data of mutually different figures is configured to be transferred to each of M1 to M4.

この場合、複数のバッファメモリM1〜M4と、複数の
電子線描画系AおよびBの電子線制御信号発生部2aお
よび2bとの間には、電子線制御信号発生部2aおよび
2bの複数のバッファメモリM1〜M4に対する接続を
個別に切り換える切換制御部12が介設されており、複
数の電子線制御信号発生部2aおよび2bは、互いに競
合することなく、複数のバッファメモ’J M 1−M
 4の任意の一つに接続される構造とされている。
In this case, between the plurality of buffer memories M1 to M4 and the electron beam control signal generation sections 2a and 2b of the plurality of electron beam lithography systems A and B, a plurality of buffers of the electron beam control signal generation sections 2a and 2b are provided. A switching control section 12 that individually switches connections to the memories M1 to M4 is interposed, and the plurality of electron beam control signal generation sections 2a and 2b can control the plurality of buffer memos 'J M 1-M without competing with each other.
The structure is such that it can be connected to any one of 4.

また、上記の各部は制御計算機13によって統括して管
理されるように構成されている。
Further, each of the above-mentioned units is configured to be centrally managed by the control computer 13.

以下、本実施例の作用について説明する。The operation of this embodiment will be explained below.

被描画物9aおよび9bの各々に異種の半導体素子を混
在させて形成する場合を考える。
Consider a case where semiconductor elements of different types are mixed and formed in each of the objects to be drawn 9a and 9b.

まず、電子線描画部3aおよび3bには、表面に感電子
線レジストが塗布された半導体ウェハなどの被描画物9
aおよび9bがセットされ、この被描画物9aおよび9
bの各々における複数の矩形の素子形成領域の各々に形
成すべき半導体素子の種類および配列情報などは、予め
制御計算機13によって把握されている。。
First, the electron beam drawing units 3a and 3b have an object 9 to be drawn, such as a semiconductor wafer, whose surface is coated with an electron beam-sensitive resist.
a and 9b are set, and the objects to be drawn 9a and 9
The type and arrangement information of semiconductor elements to be formed in each of the plurality of rectangular element formation regions in each of b are grasped in advance by the control computer 13. .

次に、制御計算機13によって切換制御部11を適宜制
御することにより、被描画物9aおよび9bに形成すべ
き複数種の半導体素子に対応する複数の異なる描画デー
タは描画データ格納部1から複数のバッファメモリM1
〜M4に個別に転送されてそれぞれ保持される。
Next, by appropriately controlling the switching control section 11 by the control computer 13, a plurality of different drawing data corresponding to a plurality of types of semiconductor elements to be formed on the objects 9a and 9b are transferred from the drawing data storage section 1 to a plurality of different drawing data. Buffer memory M1
~ M4 and are individually transferred and held respectively.

その後、切換制御部12を適宜作動させることにより、
複数の電子線描画系AおよびBの電子線制御信号発生部
2aおよび2bは、それぞれ、複数のバッファメモリM
1〜M4の一つに競合しないように接続される。
Thereafter, by appropriately operating the switching control section 12,
The electron beam control signal generators 2a and 2b of the plurality of electron beam lithography systems A and B each have a plurality of buffer memories M.
1 to M4 so as not to conflict with each other.

たとえば、図示の状態では、電子線制御信号発生部2a
および2bは、それぞれバッファメモリM1およびバッ
ファメモUM3に接続されている。
For example, in the illustrated state, the electron beam control signal generator 2a
and 2b are connected to buffer memory M1 and buffer memo UM3, respectively.

さらに、電子線描画部3aおよび3bにおいては、セッ
トされた被描画物9aおよび9bの互いに異なる種類の
半導体素子を形成すべき素子形成領域が、制御計算機1
3に把握されている配列情報に基づいて電子光学系8a
および8bの直下に位置決めされる。
Further, in the electron beam lithography units 3a and 3b, the device forming regions in which semiconductor devices of different types of the set objects 9a and 9b are to be formed are determined by the control computer 1.
Based on the arrangement information grasped in 3, the electron optical system 8a
and 8b.

そして、電子線描画系Aにおいては、電子線制御信号発
生部2aがバッファメモリM1にアクセスして得られる
描画データに基づいて電子光学系8aを制御することに
より、被描画物9aの所定の一つの素子形成領域に電子
線10aによって所定の図形が描画され、該素子形成領
域の表面に塗布されている感電子線レジストが所定の図
形に露光される。
In the electron beam drawing system A, the electron beam control signal generating section 2a controls the electron optical system 8a based on the drawing data obtained by accessing the buffer memory M1, thereby controlling a predetermined portion of the object 9a to be drawn. A predetermined figure is drawn on each element forming region by an electron beam 10a, and an electron beam sensitive resist coated on the surface of the element forming region is exposed to the predetermined figure.

同時に、電子線描画系Bにおいては、電子線制御信号発
生部2bが接続されるバッファメモ’JM3に保持され
ている描画データに基づいて電子光学系8bを制御する
ことにより、被描画物9bの所定の矩形の形成領域に被
描画物9aとは異なる所定の図形が電子線10bによっ
て描画され、被描画物9bの表面に塗布されている感電
子線レジストが所定の図形に露光される。
At the same time, in the electron beam drawing system B, the electron beam drawing system B controls the electron optical system 8b based on the drawing data held in the buffer memo 'JM3 to which the electron beam control signal generating section 2b is connected. A predetermined figure different from the object to be drawn 9a is drawn in a predetermined rectangular formation area by an electron beam 10b, and the electron beam sensitive resist coated on the surface of the object to be drawn 9b is exposed to the predetermined figure.

その後、切換制御部12を適宜制御することにより、電
子線描画系AおよびBの電子線制御信号発生部2aおよ
び2bは、互いに競合しないように、他の複数のバッフ
ァメモリM1〜M4の一つに接続が切り換えられるとと
もに、被描画物9aおよび9bにおいては、電子線制御
信号発生部2aおよび2bが接続されたバッファメモリ
M1〜M4の一つに保持されている描画データに対応す
る素子形成領域が、電子光学系8aおよび8bの直下に
位置決めされ、描画データ格納部1から複数のバッファ
メモリM1〜M4に対する描画データの転送待時間など
を生じることなく、直ちに電子線10aおよび10bに
よる所定の図形の描画による露光作業が行われる。
Thereafter, by appropriately controlling the switching control section 12, the electron beam control signal generating sections 2a and 2b of the electron beam lithography systems A and B are set to one of the other plurality of buffer memories M1 to M4 so as not to compete with each other. At the same time, in the objects to be drawn 9a and 9b, the element formation area corresponding to the drawing data held in one of the buffer memories M1 to M4 to which the electron beam control signal generation units 2a and 2b are connected is switched. are positioned directly below the electron optical systems 8a and 8b, and immediately print a predetermined figure using the electron beams 10a and 10b without waiting for transfer of drawing data from the drawing data storage unit 1 to the plurality of buffer memories M1 to M4. Exposure work is performed by drawing.

このように、本実施例においては、以下の効果を得るこ
とができる。
As described above, in this embodiment, the following effects can be obtained.

(])、複数の電子線描画系AおよびBの電子線制御信
号発生部2aおよび2bが、複数のバッファメモIJ 
M 1〜M4のいずれにも接続可能にされているので、
電子線制御信号発生部2aおよび2bの複数のバッファ
メモリM1〜M4に対する接続を、互いに競合しないよ
うに切り換えるとともに、被描画物9aおよび9bにお
ける複数の素子形成領域の描画順序を適宜制御すること
により、描画データ格納部1から複数のバッファメモリ
M1〜M4に対する描画データの転送待時間を生じるこ
となく、複数の電子線描画系Aおよび已において、被描
画物9aおよび9bの各々の複数の素子形成領域の各々
に異なる種類の図形を描画する作業を連続的に行うこと
が可能となる。
(]), the electron beam control signal generation units 2a and 2b of the plurality of electron beam lithography systems A and B are connected to the plurality of buffer memory IJs.
Since it can be connected to any of M1 to M4,
By switching the connections of the electron beam control signal generating units 2a and 2b to the plurality of buffer memories M1 to M4 so as not to compete with each other, and by appropriately controlling the drawing order of the plurality of element formation regions on the objects 9a and 9b. , a plurality of elements of each of the objects 9a and 9b can be formed in the plurality of electron beam lithography systems A and 2 without causing a waiting time for transferring the lithography data from the lithography data storage unit 1 to the plurality of buffer memories M1 to M4. It becomes possible to continuously draw different types of figures in each area.

これにより、単位時間当たりに電子線描画によって露光
処理される被描画物9aおよび9bの数量を増加させる
ことができる。
Thereby, it is possible to increase the number of objects 9a and 9b to be exposed by electron beam lithography per unit time.

(2)、前記(1)の結果、異種の半導体素子が混在し
て形成される半導体ウェハなどの被描画物9aおよび9
bの単位時間当たりの露光数量を増加させる目的で、複
数の高価な電子線描画系AおよびBの数を必要以上に増
加させる必要がなく、電子線描画装置の性能当たりの価
格を低減することができる。
(2) As a result of the above (1), objects to be drawn 9a and 9 such as semiconductor wafers formed with a mixture of different types of semiconductor elements
To reduce the price per performance of an electron beam lithography system without needing to unnecessarily increase the number of multiple expensive electron beam lithography systems A and B for the purpose of increasing the number of exposures per unit time of b. Can be done.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の製造に
右ける電子線露光技術に適用した場合について説明した
が、これに限定されるものではなく、電子線の照射によ
る所定の図形の描画技術に広く適用できる。
The above explanation has mainly been about the application of the invention made by the present inventor to the electron beam exposure technology involved in the manufacture of semiconductor devices, which is the background field of application, but the invention is not limited to this. , can be widely applied to techniques for drawing a predetermined figure using electron beam irradiation.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

すなわち、所定の描画データに基づいて制御される電子
線によって被描画物に所定の図形を描画する複数の電子
線描画系と、前記描画データを保持した描画データ格納
部と複数の前記電子線描画系との間に介設され、該描画
データ格納部から転線される前記描画データを一時的に
保持する複数のバッファメモリとを備え、各々の前記電
子線描画系は複数の前記バッファメモリのいずれにも接
続可能にされているので、たとえば、複数の描画データ
を保持した描画データ格納部から複数のバッファメモリ
に互いに異なる描画データを転送しておくとともに、複
数の電子線描画系の各々においては、複数のバッファメ
モリの各々に転送された異なる描画データを互いに競合
しないように交互に使用することにより、個々の電子線
描画系においては、描画データ格納部からバッファメモ
リへの描画データの転送待時間を生じることなく、異な
る描画データによる異種の図形を連続的に描画すること
が可能となり、単位時間当たりに処理される被描画物の
数量を増加させることができる。
That is, a plurality of electron beam lithography systems that draw a predetermined figure on an object to be drawn using electron beams that are controlled based on predetermined drawing data, a lithography data storage section that holds the drawing data, and a plurality of the electron beam lithography systems. and a plurality of buffer memories that are interposed between the electron beam drawing system and the drawing data storage section and temporarily hold the drawing data transferred from the drawing data storage section, and each of the electron beam drawing systems has a plurality of buffer memories. For example, different drawing data can be transferred from a drawing data storage unit holding multiple drawing data to multiple buffer memories, and each of the plural electron beam drawing systems can be connected to In each electron beam lithography system, by alternately using different lithography data transferred to each of multiple buffer memories so as not to conflict with each other, the lithography data is transferred from the lithography data storage section to the buffer memory. It becomes possible to continuously draw different types of figures using different drawing data without any waiting time, and it is possible to increase the number of objects to be drawn per unit time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例である電子線描画装置の要
部を示すブロック図である。 1・・・描画データ格納部、2a、2b・・・電子線制
御信号発生部、3a、3b・・・電子線描画部、4a、
4b・・−電子線源、5a、5b・・・成形器、5a、
5b・・・レンズ、7a。 7b・・・偏向器、8a、3b・・・電子光学系、9a
、9b・・・被描画物、10a、10b−・・電子線、
11・・・切換制御部、12・・・切換制御部、13・
・・制御計算機、A、B・・・電子線描画系、Ml、M
2.M3.M4・・・バッファメモリ。
FIG. 1 is a block diagram showing the main parts of an electron beam lithography apparatus that is an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Drawing data storage part, 2a, 2b... Electron beam control signal generation part, 3a, 3b... Electron beam drawing part, 4a,
4b...-Electron beam source, 5a, 5b... Forming machine, 5a,
5b...Lens, 7a. 7b... Deflector, 8a, 3b... Electron optical system, 9a
, 9b... object to be drawn, 10a, 10b-... electron beam,
11... Switching control section, 12... Switching control section, 13.
...Control computer, A, B...Electron beam lithography system, Ml, M
2. M3. M4...Buffer memory.

Claims (1)

【特許請求の範囲】 1、所定の描画データに基づいて制御される電子線によ
って被描画物に所定の図形を描画する複数の電子線描画
系と、前記描画データを保持した描画データ格納部と複
数の前記電子線描画系との間に介設され、該描画データ
格納部から転送される前記描画データを一時的に保持す
る複数のバッファメモリとを備え、各々の前記電子線描
画系は複数の前記バッファメモリのいずれにも接続可能
にされていることを特徴とする電子線描画装置。 2、前記描画データ格納部から複数の前記バッファメモ
リの各々に互いに異なる図形の描画データがそれぞれ転
送され、複数の前記電子線描画系はそれぞれ異なる前記
バッファメモリに交互に接続されることを特徴とする特
許請求の範囲第1項記載の電子線描画装置。3、前記被
描画物が、感電子線レジストが塗布された半導体ウェハ
であり、該半導体ウェハに電子線によって所定の図形を
描画して感光させる露光操作を行うことを特徴とする特
許請求の範囲第1項記載の電子線描画装置。
[Scope of Claims] 1. A plurality of electron beam lithography systems that draw predetermined figures on an object to be drawn using electron beams that are controlled based on predetermined drawing data, and a drawing data storage unit that holds the drawing data. A plurality of buffer memories are provided between the plurality of electron beam lithography systems and temporarily hold the lithography data transferred from the lithography data storage section, and each of the electron beam lithography systems has a plurality of buffer memories. An electron beam lithography apparatus characterized in that it is connectable to any of the buffer memories. 2. Drawing data of mutually different figures is transferred from the drawing data storage section to each of the plurality of buffer memories, and each of the plurality of electron beam drawing systems is alternately connected to each different buffer memory. An electron beam lithography apparatus according to claim 1. 3. The object to be drawn is a semiconductor wafer coated with an electron beam sensitive resist, and an exposure operation is performed to draw a predetermined figure on the semiconductor wafer with an electron beam and expose it to light. The electron beam lithography apparatus according to item 1.
JP4025087A 1987-02-25 1987-02-25 Electron beam lithography equipment Pending JPS63208215A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4025087A JPS63208215A (en) 1987-02-25 1987-02-25 Electron beam lithography equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4025087A JPS63208215A (en) 1987-02-25 1987-02-25 Electron beam lithography equipment

Publications (1)

Publication Number Publication Date
JPS63208215A true JPS63208215A (en) 1988-08-29

Family

ID=12575449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4025087A Pending JPS63208215A (en) 1987-02-25 1987-02-25 Electron beam lithography equipment

Country Status (1)

Country Link
JP (1) JPS63208215A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6941186B2 (en) 2002-08-22 2005-09-06 Hitachi High-Technologies Corporation Semiconductor manufacturing apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6941186B2 (en) 2002-08-22 2005-09-06 Hitachi High-Technologies Corporation Semiconductor manufacturing apparatus
US7027888B2 (en) 2002-08-22 2006-04-11 Hitachi High-Technologies Corporation Semiconductor manufacturing apparatus
US7218985B2 (en) 2002-08-22 2007-05-15 Hitachi High-Technologies Corporation Semiconductor manufacturing apparatus

Similar Documents

Publication Publication Date Title
US7880859B2 (en) Substrate processing system and substrate processing method
GB2152717A (en) Pattern data handling system for an electron beam exposure system
JPH0691003B2 (en) Reticle / mask inspection method and its inspection device
JPH10112579A (en) Resist exposing method and exposing apparatus
US5557110A (en) Aperture for use in electron beam system for pattern writing
JPH09134870A (en) Method and device for forming pattern
US5874189A (en) Method of optimizing a chip pattern on a semiconductor wafer
JPS63208215A (en) Electron beam lithography equipment
JPS60109228A (en) Projection exposing device
US8688254B2 (en) Multiple tools using a single data processing unit
JP3206448B2 (en) Electron beam lithography system
JPH01293616A (en) Manufacture of semiconductor integrated circuit
JPS63278230A (en) Manufacture of semiconductor device
JPH10261559A (en) Manufacture of semiconductor device and aligner
JPS60262419A (en) Pattern forming device and production of semiconductor device utilizing the same
JPS63283021A (en) Exposing method
JPS62154728A (en) Charged particle beam lithography equipment
JP2992081B2 (en) Pattern creation device
JP2001093799A (en) Electron beam lithography equipment and method for writing using electron beam
JPH04271112A (en) Electron beam lithography equipment
JPH0364016A (en) Electron beam lithography and aperture therefor
JP3057580B2 (en) Exposure apparatus and layout data creation method using the same
JPH03120817A (en) Exposure system of semiconductor device
JP2697943B2 (en) Processing method of writing data in charged particle beam writing
KR19990080638A (en) Semiconductor wafer pattern exposure apparatus using light emitting diode