JPS6320682A - Distance accessing system - Google Patents
Distance accessing systemInfo
- Publication number
- JPS6320682A JPS6320682A JP16572786A JP16572786A JPS6320682A JP S6320682 A JPS6320682 A JP S6320682A JP 16572786 A JP16572786 A JP 16572786A JP 16572786 A JP16572786 A JP 16572786A JP S6320682 A JPS6320682 A JP S6320682A
- Authority
- JP
- Japan
- Prior art keywords
- main storage
- distance
- vector
- main memory
- request address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 17
- 230000004913 activation Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 206010011224 Cough Diseases 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
Description
【発明の詳細な説明】 〔概要〕 少なくとも、主記憶装置と、主記憶制御装置と。[Detailed description of the invention] 〔overview〕 At least a main storage device and a main storage control device.
ベクトルユニットとを備えた計算機システムにおいて、
上記ベクトルユニットからの主記憶アクセス要求発信時
に、上記ベクトルユニン）内に設定されたスタートアド
レス（ＳＡ）と、ディスタンス値（Ｄｉｓ）と、ベクト
ル長（ＶＬ）とを、上記上記↑＠装置と、主記憶側’＋
１１１装万とにそれぞれ送出し、各々の装置にディスタ
ンスアクセスに必要なリクエストアドレス（ＲＡ）を生
成する手段を設け、上記主記憶制御装置において生成さ
れた、上記リクエストアドレス（ＲＡ）に基づいて作成
された制御信号（Ｇｏ倍信号を、該主記憶制御装置から
主記憶装置に送出することにより、主記憶装置に対する
ディスタンスアクセスの起動を行うようにしたものであ
る。In a computer system equipped with a vector unit,
When a main memory access request is issued from the vector unit, the start address (SA), distance value (Dis), and vector length (VL) set in the vector unit) are sent to the above ↑@device. , main memory side'+
Each device is provided with means for generating a request address (RA) necessary for distance access, and is created based on the request address (RA) generated in the main memory control device. By sending a control signal (Go times signal) from the main memory control device to the main memory device, distance access to the main memory device is activated.
本発明は、少な（とも、主記憶装置と、主記憶制御装置
と、ベクトルユニットとを備えた計算機システムにおけ
るディスタンスアクセス方式に関する。The present invention relates to a distance access method in a computer system including a small number of main storage devices, a main storage control device, and a vector unit.
最近の計算機技術の進歩に伴って、スーパーコンピュー
タ（例えば、ベクトル計算機等）が実用化され、気象解
析、構造解析等の分野において、連続したエレメントデ
ータを高速に処理することが行われている。With recent advances in computer technology, supercomputers (eg, vector computers, etc.) have been put into practical use, and continuous element data is processed at high speed in fields such as meteorological analysis and structural analysis.
然し、実際のベクトル計算においては、上記エレメント
データを連続してアクセスするだけでなく、例えば、一
定のティスタンス値を持ったエレメントデータを扱うデ
ィスタンスアクセスであることも多く、該ディスタンス
アクセスを高速に処理できるベクトル計算機システムが
必要とされる。However, in actual vector calculations, not only the element data mentioned above is accessed continuously, but also distance access is often used, for example, which handles element data with a certain stance value, and it is necessary to perform distance access at high speed. A vector computer system capable of processing is required.
〔従来の技術と発明が解決しようとする問題点〕第２図
はベクトル計算機システムの基本構成の例を示した図で
あり、第３図は従来のディスタンスアクセス方式を説明
する図であり、第・を図はリクエストアドレス発生回路
の一例を示した図である。[Prior art and problems to be solved by the invention] Fig. 2 is a diagram showing an example of the basic configuration of a vector computer system, Fig. 3 is a diagram explaining a conventional distance access method, and Fig.・The figure shows an example of a request address generation circuit.
先ず、ベクトルユニット（ＶＵ） １に２図示していな
いスカラーユニットからベクトル命令が投入され、該ベ
クトル命令がディスタンスアクセスを指示していると、
スタートアドレスレジスタ（ＳＡ） １１にスタートア
ドレスが、ディスタンスレジスタ（ＤＩＳ） １２にデ
ィスタンス値が、ベクトル長レジスタ（ＶＬ） １３に
ベクトル長が、それぞれセットされ、図示していない制
御部からの指示によって、第４図に示したリクエストア
ドレス発生回路１４が起動される。First, a vector instruction is input to vector unit (VU) 1 from a scalar unit (not shown), and the vector instruction instructs distance access.
The start address is set in the start address register (SA) 11, the distance value is set in the distance register (DIS) 12, and the vector length is set in the vector length register (VL) 13. The request address generation circuit 14 shown in FIG. 4 is activated.
該リクエストアドレス発生回路１４（第４図参照）にお
いては、コントロール部１４ｆの制御の基に、先ず、ス
タートアドレス（ＳＡ）が、セレクタ（ＳＥＬ） １４
ａ、５Ａ−ＲＥＧ １４ｂ、セレクタ（ＳＥＬ） １４
ｃを介して、当言亥ディスタンスエレメントの一番最初
のアドレスを示すリクエストアドレス（ＲＡ） １５と
して、主記憶制御装置（ＭＣＵ）２に送出される。In the request address generation circuit 14 (see FIG. 4), under the control of the control section 14f, the start address (SA) is first input to the selector (SEL) 14.
a, 5A-REG 14b, selector (SEL) 14
The request address (RA) 15 indicating the first address of the current distance element is sent to the main memory control unit (MCU) 2 via the address c.
続いて、特定のタイミングがとられた後、既に５Ａ−Ｒ
ＥＧ １４ｂに設定されている該スタートアドレス（Ｓ
Ａ）ニ、ティスタンス値（ＶＬ）が加算器（ＡＤＤ）
１４ｄで加算された値が、次のエレメントのアドレスを
示すリクエストアドレス（ＲＡ） １５として、ＲＡ−
ＲＥＧ１４ｅ、セレクタ（ＳＥＬ） １４ｃ、を介して
、主記憶制御装置（ｔ’１ｃｔｌ） ２に送出されると
共に、該加算結果はセレクタ（ＳＥＬ） １４ａを介し
て５Ａ−ＲＥＧ １４ｂに設定される。Subsequently, after a certain timing has been taken, 5A-R has already been
The start address (S
A) D. The stance value (VL) is added to the adder (ADD)
The value added in 14d is the request address (RA) 15 indicating the address of the next element, and RA-
It is sent to the main memory controller (t'1ctl) 2 via the REG 14e and the selector (SEL) 14c, and the addition result is set in the 5A-REG 14b via the selector (SEL) 14a.
以下、同じ処理が、ベクトル長（ＶＬ）が指示するエレ
メント数だけ繰り返され、それぞれリクエストアドレス
（ＲＡ） １５として、主記憶制御装置（ＭＣＵ） ２
に送出される。Thereafter, the same process is repeated as many times as the number of elements indicated by the vector length (VL), and each request address (RA) is set to 15 and the main memory control unit (MCU) is set to 2.
will be sent to.
主記憶制御装置（ＭＣＵ） ２においては、他のベクト
ルユニット（ＶＵ） １からのリクエストアドレス（Ｒ
Ａ）２５とのプライオリティをとり、最優先のリクエス
トが主記憶装置（ＭＳＵ） ３に送出され、上記ベクト
ル命令が指示するディスタンスアクセス（リード／ライ
ト）が実行される。In the main memory control unit (MCU) 2, the request address (R
A) The request with the highest priority is sent to the main storage unit (MSU) 3, and the distance access (read/write) specified by the vector instruction is executed.
従って、従来のディスタンスアクセス方式においては、
ベクトルユニット（ＶＵ） １における上記リクエスト
アドレス（ＲＡ） １５０発生処理と、主記憶制御装置
（？ＩＣＵ） ２における該リクエストアドレス（ＲＡ
） １５に対するプライオリティ処理と、上記（ｙ装置
（ＭＳＵ） ３に対するアクセスとがシリアライズに実
行される為、該ディスタンスアクセスに時間がかかると
云う問題があった。Therefore, in the conventional distance access method,
The request address (RA) 150 generation process in the vector unit (VU) 1 and the request address (RA) in the main storage control unit (?ICU) 2
) 15 and the access to (y device (MSU) 3) are serialized, so there is a problem that the distance access takes time.
本発明は上記従来の欠点に鑑み、ディスタンスアクセス
を高速化する方法を提供することを目的とするものであ
る。In view of the above-mentioned conventional drawbacks, the present invention aims to provide a method for speeding up distance access.
〔問題点を解決するための手段〕
第１図は、本発明のディスタンスアクセス方式の構成例
を示した図である。[Means for Solving the Problems] FIG. 1 is a diagram showing an example of the configuration of the distance access method of the present invention.
本発明においては、少な（とも、主記憶装置（閃ＳＯ）
３と、主記憶制御装置（ＭＣＵ） ２と、ベクトルユ
ニット（Ｖｔｌ） １とを備えた計算機システムにおい
て、上記ベクトル計算ッ）（ＶＵ）１からの主記憶アク
セス要求発信時に、上記ベクトルユニット（Ｖｔり■内
の各レジスタｌＬ１２．１３に設定されたスタードアド
レス（ＳＡ）と、ディスタンス（ｉｆｆ（ＤＩＳ）
と、ベクトル長（ＶＬ）とを、上記主記憶装置（ＭＳｔ
ｌ） ３と。In the present invention, the main memory (Flash SO)
3, a main memory control unit (MCU) 2, and a vector unit (Vtl) 1, when the vector unit (VU) 1 issues a main memory access request, the vector unit (Vtl) The start address (SA) set in each register lL12.13 in
and the vector length (VL) in the main memory (MSt).
l) 3 and.
主記憶；ｉ；ＩＩ ａｌｌ装置（ＭＣＵ） ２とに、そ
れぞれ送出し、各々の装置に設けられているリクエスト
アドレス発生回路２４．３４において、ディスタンスア
クセスに必要なリクエストアドレス（ＲＡ） ２５．３
５を生成し、主記憶袋［（ＭＳＵ） ３に対する咳ディ
スタンスアクセスの起動は、上記主記憶制御Ｗｆｉ（Ｍ
ＣＵ） ２で生成されたリクエストアドレス（ＲＡ）
２５に基づいて作成された制御信号（Ｇｏ倍信号を、上
記主記憶制御装置（ＭＣＵ） ２から主記憶装置（ＭＳ
Ｕ） ３に送出することによって行うように構成する。The request address (RA) 25.3 required for distance access is sent to the main memory;
5, and activation of the cough distance access to the main memory bag [(MSU) 3 is performed by the main memory control Wfi(M
CU) Request address (RA) generated in 2
The control signal (Go times signal) created based on 25 is transmitted from the main memory control unit (MCU) 2 to the main memory (MS
U) Configure it to do so by sending to 3.
即ち、本発明によれば、少な（とも、主記憶装置と、主
記憶制御装置と、ベクトルユニットとを備えた計算機シ
ステムにおいて、上記ベクトルユニットからの主記憶ア
クセス要求発信時に、上記ベクトルユニット内に設定さ
れたスタートアドレス（ＳＡ）と、ディスタンス値（Ｄ
ＩＳ）と、ベクトル長（ＶＬ）とを、上記主記憶装置と
、上記ｔごｍｌ ＩＪＩＩ装置とにそれぞれ送出し、各
々の装置にディスタンスアクセスに必要なリクエストア
ドレス（ＲＡ）を生成する手段を設け、上記上記ｔつ制
御装置において生成された、上記リクエストアドレス（
！ＩＡ）に基ついて作成された制御信号（ＧＯ倍信号を
、咳上記憶制御″１１Ｊ装置から主記憶装置に送出する
ことにより、主記憶装置に対するディスタンスアクセス
の起動を行うようにしたものであるので、リクエストア
ドレス（ＲＡ）の生成と、プライオリティ：’ｉ＋’ｉ
２’ｊ’Ｊとが並列に動作でき、ディスタンスアクセ
スの高速化が図れる効果がある。That is, according to the present invention, in a computer system equipped with a main memory device, a main memory control device, and a vector unit, when the vector unit issues a main memory access request, the The set start address (SA) and distance value (D
IS) and vector length (VL) to the main storage device and the IJII device, and each device is provided with means for generating a request address (RA) necessary for distance access. , the request address (
! By sending the control signal (GO double signal) created based on IA) from the ``cough storage control'' 11J device to the main storage device, distance access to the main storage device is activated. , generation of request address (RA) and priority: 'i+'i
2'j'J can operate in parallel, which has the effect of speeding up distance access.
以下本発明の実施例を図面によって詳述する。 Embodiments of the present invention will be described in detail below with reference to the drawings.
前述の第１図が本発明のディスタンスアクセス方式の構
成例を示した図であり、主記憶制御袋Ｗ （ＭＣＵ）
２．上記・憶装置０’ｌ５Ｕ） ３に設けちれているリ
クエストアドレス発生回路２４，３４．及び、主記憶制
御装置（ＭＣＵ） ２から上記ｊｌ装置（ＭＳｔｌ）
３に送出される制御信号（Ｇｏ倍信号が本発明を実施す
るのに必要な手段である。尚、企図を通して同じ符号は
同じ対象物を示している。The above-mentioned FIG. 1 is a diagram showing an example of the configuration of the distance access method of the present invention.
2. The request address generation circuits 24, 34 . And from main memory control unit (MCU) 2 to the above jl device (MStl)
The control signal (Go multiplication signal) sent to 3 is a necessary means for carrying out the present invention. Note that the same reference numerals refer to the same objects throughout the design.
以下、第４図を参照しながら第１図によって、本発明の
ディスタンスアクセス方式を説明する。Hereinafter, the distance access method of the present invention will be explained with reference to FIG. 1 while referring to FIG.
本発明を実施しても、第４図で説明したリクエストアド
レス発生回路２４ 、３４におけるリクエストアドレス
（ＲＡ）生成手順は、特に従来方式と変わることはない
ので省略し、ここでは、ベクトルユニット（ＶＵ） １
において、ディスタンスアクセスを指示しているベクト
ル命令を実行する際の主記憶装置（ＭＳＵ） Ｊに対す
るディスタンスアクセスの起動動作を中心にして説明す
る。Even if the present invention is implemented, the request address (RA) generation procedure in the request address generation circuits 24 and 34 described in FIG. ) 1
In this section, the operation of starting distance access to main storage unit (MSU) J when executing a vector instruction instructing distance access will be mainly explained.
先ず、ベクトルユニット（ＶＵ） １に９図示していな
いスカラーユニットからベクトル命令が投入され、該ベ
クトル命令がディスタンスアクセスを指示していると、
スタートアドレスレジスタ（ＳＡ） １１にスタートア
ドレスが、ディスタンスレジスタ（Ｄｉｓ） １２にデ
ィスタンス値が、ヘクトル長レジスタ（ＶＬ） １３に
ベクトル長が、それぞれセットされ、図示していない制
御部からの指示によって、咳ヘクトル命令の実行が開始
されると、本発明のへクトルユニソト（ＶＵ） １にお
いては、上記スタートアドレス（ＳＡ）、ディスタンス
値（ＤＩＳ）、ベクトル長（ＶＬ）が、主記憶制御装置
（ＭＣＵ） ２．及び主記憶装置（４ＳＵ） ３に送出
され、それぞれの装置での対応するレジスタ２１．２２
．２３．及び３Ｌ３２，３３に設定される。First, a vector instruction is input to vector unit (VU) 1 from a scalar unit (not shown), and the vector instruction instructs distance access.
The start address is set in the start address register (SA) 11, the distance value is set in the distance register (Dis) 12, and the vector length is set in the vector length register (VL) 13. When the execution of the cough hector command is started, in the vector unit (VU) 1 of the present invention, the start address (SA), distance value (DIS), and vector length (VL) are stored in the main memory control unit (MCU). 2. and main storage (4SU) 3, and the corresponding registers 21 and 22 in each device.
．． 23. and 3L32,33.
そして、主記憶制御装置（ＭＣＵ）’ ２．及び主記憶
装置（ＭＳＵ） ３の、それぞれに設けられているリク
エストアドレス発生回路２４．３４において、並列に、
第４図のリクエストアドレス発生回路で説明した手順に
より、リクエストアドレス（ＲＡ） ２５，３５が（頃
次生成される。and main memory control unit (MCU)'2. In the request address generation circuits 24 and 34 provided in the main storage unit (MSU) 3 and the main storage unit (MSU) 3, in parallel,
The request addresses (RA) 25, 35 are generated from time to time by the procedure described in the request address generation circuit of FIG.
主記憶制御装置（ＭＣＵ） ２においては、該生成され
たリクエストアドレス（ＲＡ） ２５に基づいて、他の
ベクトルユニット（ＶＵ） １から送出されてきた、上
記スタートアドレス（ＳＡ）、ディスタンス値（ＤＩＳ
）、ベクトル長（ＶＬ）に基づいて生成されたリクエス
トアドレス（ＲＡ） ２５とプライオリティがとられ、
優先度の高いプライオリティを持つアクセスに基ついて
、上記ｒ ＧＯ倍信号が生成され、主記憶装置（ＭＳｌ
ｉ） ３に送出される。In the main memory control unit (MCU) 2, based on the generated request address (RA) 25, the start address (SA) and distance value (DIS) sent from the other vector unit (VU) 1 are
), the request address (RA) 25 generated based on the vector length (VL) and priority are taken,
Based on the access with a high priority, the r GO times signal is generated and the main memory (MSI)
i) Sent on 3.
主記憶装置（ＭＳＵ） ３においては、該ｒＧＯ信号」
を受信すると、各へクトルユニソト（ｖＬｌ）１に対応
して、前取て生成されているリクエストアドレス（ＲＡ
） ３５により、ディスタンスエレメントに対するメモ
リアクセス（リード／ライト）が実行される。In main storage unit (MSU) 3, the rGO signal
When receiving the request address (RA
) 35, memory access (read/write) to the distance element is executed.
このように、本発明は、ベクトルユニット（ＶＵ）にお
いて、ディスタンスアクセスを行うのに、当該ベクトル
ユニット（ｖｕ＞が受信したベクトル命令が指示するデ
ィスタンスアクセス情報を、主記憶制御装置（ＭＣ１り
と、主記憶装置（ＭＳＵ）に同時に゛送出し、それぞれ
において、並列にディスタンスエレメントのアドレスを
示すリクエストアドレス（ＲＡ）を生成して、主記憶制
御装置（？’ＩＣＵ）においてプライオリティをとられ
ると、即、主記憶装置（ＭＳＵ）にアクセスできるよう
にした所に特徴がある。As described above, in the present invention, when a vector unit (VU) performs a distance access, the distance access information specified by the vector command received by the vector unit (VU) is transferred to the main memory controller (MC1) and the main memory controller (MC1). They are sent to the main storage unit (MSU) at the same time, each generates a request address (RA) indicating the address of the distance element in parallel, and is prioritized in the main storage control unit (?'ICU). The main feature is that the main storage unit (MSU) can be accessed.
′、発明の効果〕
以上、詳柵に説明したように、本発明・−二）ディスタ
ンスアクセス方式は、少なくとも、主記憶装置と、主記
憶制御■装置と、ベクトルユニットとを備えた計算機シ
ステムにおいて、上記へクトルユニソトからの主記憶ア
クセス要求発信時Ｓこ、上記へクトルユニソト内に設定
されたスタートアドレス（ＳＡ）と、ディスタンス値（
Ｄｉｓ） と、ベクトル長（ＶＬ）とを、上記主記憶装
置と、主記憶制御装置とにそれぞれ送出し、各々の装置
にディスタンスアクセスに必要なリクエストアドレス（
ＲＡ）を生成する手段を設け、上記主記憶制御装置にお
いて生成された、上記リクエストアドレス（ＲＡ）に基
づいて作成された制御信号（ＧＯｆｉ号）を、咳主記憶
制御装置から上記ｔき装置に送出することにより、上記
憶装Ｔｌに対するディスタンスアクセスの起動を行うよ
うにしたものであるので、リクエストアドレス（ＲＡ）
の生成と、プライオリティ制御とが並列に動作でき、デ
ィスタンスアクセスの高速化が図れる効果がある。′, Effects of the Invention] As explained above in detail, the present invention-2) distance access method is effective in a computer system equipped with at least a main memory device, a main memory control device, and a vector unit. , When a main memory access request is issued from the above Hector Unisoto, the start address (SA) set in the Hector Unisoto and the distance value (
Dis) and vector length (VL) are sent to the main storage device and the main storage control device, respectively, and the request address (VL) necessary for distance access is sent to each device.
RA), and transmits a control signal (GOfi number) generated in the main memory control device based on the request address (RA) from the main memory control device to the t-device. By sending this, distance access to the upper storage device Tl is started, so the request address (RA)
generation and priority control can operate in parallel, which has the effect of speeding up distance access.
第１図は本発明のディスタンスアクセス方式の構成例を
示した図。
第２図はベクトル計算機システムの基本構成の一例を示
した図。
第３図は従来のディスタンスアクセス方式を説明する図
。
第４図はリクエストアドレス発生回路の一例を示した図
。
である。
図面において、
１はベクトルユニット（ＶＵ）。
ＬＬ２Ｌ３１はスタートアドレスレジスタ（ＳＡ） 。
１２．２２．３２はディスクンスレジスタ（Ｄｉｓ）。
１３．２３．３３はベクトル長レジスタ（ＶＬ） 。
１４．２４．３４はリクエストアドレス発生回路。
１５．２５．３５はリクエストアドレス（ＲＡ）。
２は主起ｔｏ制御装置（バＣＵ） 。
３は主記憶装置（冒ＳＵ） 。
本発明のディスタンスアクセス方式の構成例を示した７
第 １ 図
ベクトル計算機システムの基本構成の一例を示した７第
２ 図
ｊ ｌ マ）３−」＝
・ １
１ ＭＳＩ！ 。
従来のディスタンスアクセス方式を説明する７第 ３
図FIG. 1 is a diagram showing an example of the configuration of a distance access method according to the present invention. FIG. 2 is a diagram showing an example of the basic configuration of a vector computer system. FIG. 3 is a diagram explaining a conventional distance access method. FIG. 4 is a diagram showing an example of a request address generation circuit. It is. In the drawing, 1 is a vector unit (VU). LL2L31 is a start address register (SA). 12.22.32 is a discance register (Dis). 13.23.33 is a vector length register (VL). 14.24.34 is a request address generation circuit. 15.25.35 is the request address (RA). 2 is the main control unit (CU). 3 is the main storage unit (SU). 7 showing a configuration example of the distance access method of the present invention
Figure 1 shows an example of the basic configuration of a vector computer system. Figure 2 shows an example of the basic configuration of a vector computer system. . Part 7 explaining the conventional distance access method
figure
Claims (1)
）と、ベクトルユニット（１）とを備えた計算機システ
ムにおいて、 上記ベクトルユニット（１）からの主記憶アクセス要求
発信時に、上記ベクトルユニット（１）内に設定された
スタートアドレスと、ディスタンス値と、ベクトル長と
を、上記主記憶装置（３）と、主記憶制御装置（２）と
に、それぞれ送出し、各々の装置において、ディスタン
スアクセスに必要なリクエストアドレス（ＲＡ）を生成
する手段（２４，３４）を設け、 主記憶装置（３）に対する該ディスタンスアクセスの起
動は、上記主記憶制御装置（２）における上記手段（２
４）によって生成されたリクエストアドレス（ＲＡ）に
基づいて作成された制御信号（ＧＯ信号）を、該主記憶
制御装置（２）から主記憶装置（３）に送出することに
よって行うことを特徴とするディスタンスアクセス方式
。[Claims] At least a main storage device (3) and a main storage control device (2)
) and a vector unit (1), when a main memory access request is issued from the vector unit (1), a start address and a distance value set in the vector unit (1), Means (24, 24, 34), and activation of the distance access to the main storage device (3) is performed by the means (2) in the main storage control device (2).
4) by sending a control signal (GO signal) created based on the request address (RA) from the main storage control device (2) to the main storage device (3). Distance access method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16572786A JPH0646400B2 (en) | 1986-07-15 | 1986-07-15 | Distance access method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16572786A JPH0646400B2 (en) | 1986-07-15 | 1986-07-15 | Distance access method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6320682A true JPS6320682A (en) | 1988-01-28 |
| JPH0646400B2 JPH0646400B2 (en) | 1994-06-15 |
Family
ID=15817926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16572786A Expired - Lifetime JPH0646400B2 (en) | 1986-07-15 | 1986-07-15 | Distance access method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646400B2 (en) |
-
1986
- 1986-07-15 JP JP16572786A patent/JPH0646400B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646400B2 (en) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3231429B2 (en) | Semiconductor integrated circuit device having central processing unit and multiplier | |
| US4149242A (en) | Data interface apparatus for multiple sequential processors | |
| EP0075593B1 (en) | A bit slice microprogrammable processor for signal processing applications | |
| JP2000010913A (en) | Information processing device and method and distribution medium | |
| JPS6320682A (en) | Distance accessing system | |
| JPS63143660A (en) | Arithmetic processor having co-processor | |
| US5121351A (en) | Floating point arithmetic system | |
| JPS59200361A (en) | Digital processor and processing system | |
| JP3116444B2 (en) | Semiconductor computing equipment and electronic equipment | |
| JP2744152B2 (en) | Data driven data processor | |
| JPH10187659A (en) | Product sum computing element | |
| JPS61233869A (en) | Picture processor | |
| JPH02109128A (en) | Computer system | |
| JP2002278753A (en) | Data processing system | |
| JPH0863452A (en) | Simd processor | |
| JPS6339034A (en) | Data processing system | |
| JPH0267602A (en) | Numerical arithmetic unit | |
| JPS62295163A (en) | Parallel data processor | |
| JP2002182901A (en) | Coprocessor data access controller, its method and its instruction format | |
| JPS62226337A (en) | Electronic computer | |
| JPH0340075A (en) | Microcomputer | |
| JPH05204633A (en) | Data processor and shared storage data processor provided with the data processor | |
| JPS59218557A (en) | Data processing device by microprogram control | |
| JPS62224852A (en) | Digital signal processor | |
| JPH04362741A (en) | Interruption control method |