JPS63205852A - Detection circuit for spindle rotation abnormality - Google Patents

Detection circuit for spindle rotation abnormality

Info

Publication number
JPS63205852A
JPS63205852A JP3890587A JP3890587A JPS63205852A JP S63205852 A JPS63205852 A JP S63205852A JP 3890587 A JP3890587 A JP 3890587A JP 3890587 A JP3890587 A JP 3890587A JP S63205852 A JPS63205852 A JP S63205852A
Authority
JP
Japan
Prior art keywords
pulse
terminal
rotation
spindle
abnormality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3890587A
Other languages
Japanese (ja)
Inventor
Yukihiro Uematsu
幸弘 植松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3890587A priority Critical patent/JPS63205852A/en
Publication of JPS63205852A publication Critical patent/JPS63205852A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent an erroneous action in the rotation control of a spindle due to noise by measuring the interval of an output pulse in a rotation detection element at every other cycle and transmitting an alarm only when the abnormality of twice-rotation is successively detected. CONSTITUTION:An inversion means 18 inverts an output by the pulse of a terminal A and alternately transmits '1' and '0' to a counting means 20 and a pulse extraction means 19. If the output of the means 18 is '1', the means 20 starts counting and a first terminal transmits '1' to a decision means 21 at a prescribed value, and a second terminal also transmits '1' after the prescribed value. On the other hand, the means 19 transmits the pulse of the terminals A to the means 20 and the means 21. The count value of the means 20 is reset by the output pulse of the means 19. The means 21 decides abnormality when the first terminal in the means 20 is '0' or the second terminal is '1', and when it receives the pulse from the means 19. If the abnormality decision continues twice, the alarm is transmitted and the erroneous action in the rotary control of the spindle due to noise is prevented.

Description

【発明の詳細な説明】 〔概要〕 直流モータに組み込まれた回転検出素子が送出するパル
スを利用して、スピンドルの回転異常を検出する際に、
該回転検出素子の出力にノイズが乗った場合、スピンド
ルの回転異常と誤警報を送出しないように、ノイズの不
連続性を利用して、パルス間の時間間°隔を1周期おき
に測定し、連続して二回回転異常が検出された場合、警
報を送出するようにした。
[Detailed Description of the Invention] [Summary] When detecting abnormal rotation of a spindle using pulses sent out by a rotation detection element incorporated in a DC motor,
When noise is added to the output of the rotation detection element, the time interval between pulses is measured every other period by utilizing the discontinuity of the noise to avoid sending out false alarms due to abnormal rotation of the spindle. , an alarm will be sent if a rotation abnormality is detected twice in a row.

〔産業上の利用分野〕[Industrial application field]

本発明は例えば磁気ディスク装置に用いられるスピンド
ルの回転速度異常を検出するスピンドル回転異常検出回
路に関する。
The present invention relates to a spindle rotation abnormality detection circuit for detecting an abnormal rotation speed of a spindle used in, for example, a magnetic disk drive.

磁気ディスク装置は計算機システムの補助記憶装置の一
つとして使用されているが、記憶容量が大容量化される
に従い、装置の異常を速やかに検出し、記録データを保
護するため、種々の警報発生機能が付加されるようにな
ってきた。
Magnetic disk drives are used as one of the auxiliary storage devices in computer systems, but as storage capacity increases, various alarms are issued to quickly detect device abnormalities and protect recorded data. Functions are being added.

ところで、磁気ディスク装置では、ディスクを保持して
高速、高精度で回転するスピンドルが使用され、モータ
により駆動されている。このスピンドルの回転速度が規
格を越えて速くなるか、遅くなると、正常なシーク動作
(ヘッドの位置付は動作)やデータの読出し/書込み動
作が出来なくなるため、上記警報機能の一つとして、ス
ピンドルの回転速度異常検出°回路を備えている。
Incidentally, a magnetic disk device uses a spindle that holds a disk and rotates at high speed and with high precision, and is driven by a motor. If the rotational speed of this spindle becomes faster or slower than the standard, normal seek operation (head positioning works) and data read/write operations will not be possible. Equipped with a rotation speed abnormality detection circuit.

この回転速度異常検出回路はスピンドルの回転速度が、
一般に目標回転速度の±2〜5%の範囲を越えると、直
ちにモータの駆動電流供給を停止させ、且つ上位装置に
スピンドル回転異常を通知して、動作不能を報告してい
る。
This rotational speed abnormality detection circuit detects when the rotational speed of the spindle is
Generally, when the range of ±2 to 5% of the target rotational speed is exceeded, the supply of drive current to the motor is immediately stopped, and the host device is notified of the spindle rotational abnormality to report the inoperability.

従って、回転速度異常検出回路の誤動作を防止する必要
がある。     − 〔従来の技術〕 第4図は従来の技術を説明するブロック図である。
Therefore, it is necessary to prevent the rotation speed abnormality detection circuit from malfunctioning. - [Prior Art] FIG. 4 is a block diagram illustrating a conventional technology.

一般的に磁気ディスク装置のスピンドルは直流モータ1
により直接駆動されており、直流モータlに組み込まれ
たホール素子の如き回転速度検出素子2により、回転速
度に対応した周期を示すパルスが直流モータ制御回路4
と回転速度異常検出回路5に送出される。
Generally, the spindle of a magnetic disk drive is a DC motor 1.
A rotational speed detection element 2 such as a Hall element built into the DC motor 1 sends pulses indicating a period corresponding to the rotational speed to the DC motor control circuit 4.
and is sent to the rotation speed abnormality detection circuit 5.

直流モータ制御回路4はこのパルスの周期がら直流モー
タ駆動回路3に制御信号を送出し、直流モータ1の回転
速度が低下すると、直流モータ1の回転速度が上がるよ
うに制御し、回転速度が上昇すると直流モータ1の回転
速度が下がるように制御して、目標回転速度にてスピン
ドルの回転を維持するように制御している。
The DC motor control circuit 4 sends a control signal to the DC motor drive circuit 3 according to the period of this pulse, and when the rotation speed of the DC motor 1 decreases, the DC motor control circuit 4 controls the rotation speed of the DC motor 1 to increase, and the rotation speed increases. Then, the rotational speed of the DC motor 1 is controlled to decrease, and the rotation of the spindle is controlled to be maintained at the target rotational speed.

回転速度異常検出回路5は回転速度検出素子2が送出す
るパルスの周期をクロックで計数し、直流モータ1の回
転速度が目標回転速度に対して許容される範囲内にある
か否かを検出しており、この目標回転速度の許容範囲を
越えた時スピンドル速度警報を端子Bに送出すると共に
、直流モータ制御回路4に直流モータlに供給する電流
を停止させる信号を送出している。
The rotational speed abnormality detection circuit 5 uses a clock to count the period of the pulse sent out by the rotational speed detection element 2, and detects whether the rotational speed of the DC motor 1 is within an allowable range with respect to the target rotational speed. When the target rotational speed exceeds the allowable range, a spindle speed alarm is sent to terminal B, and a signal is sent to the DC motor control circuit 4 to stop the current supplied to the DC motor l.

第5図は第4図の回転速度異常検出回路5の詳細ブロッ
ク図である。
FIG. 5 is a detailed block diagram of the rotational speed abnormality detection circuit 5 shown in FIG.

カウンタ6は基準信号発振回路11が送出するクロック
で計数動作を行い、所定の計数値に達すると、FAST
端子から“1″を送出し、この所定の計数値を越えて更
に一定値を計数するとLATE端子から“1”を送出す
る。一方図転速度検出素子2が送出するパルス゛が端子
Aから入力し、カウンタ6をリセットする。
The counter 6 performs a counting operation using the clock sent out by the reference signal oscillation circuit 11, and when it reaches a predetermined count value, the FAST
"1" is sent from the terminal, and when a certain value is counted beyond this predetermined count value, "1" is sent from the LATE terminal. On the other hand, a pulse sent out by the figure rotation speed detection element 2 is input from the terminal A, and the counter 6 is reset.

ところで、FAST端子が“1“を送出してから、端子
Aよりパルスが入力すると、NOT回路7は“0″を送
出しているため、AND回路8は“0″を送出したまま
であるが、FAST端子が“0″を送出している間に端
子Aからパルスが入力すると、AND回路8はこのパル
スをOR回路10を経て端子Bに送出する。この場合は
、直流モータ1の回転速度が速すぎるためであり、端子
Bから送出されるパルスはスピンドル速度警報の信号と
して使用される。
By the way, when a pulse is input from terminal A after the FAST terminal has sent out "1", the NOT circuit 7 is sending out "0", so the AND circuit 8 is still sending out "0". , when a pulse is input from the terminal A while the FAST terminal is sending out "0", the AND circuit 8 sends this pulse to the terminal B via the OR circuit 10. In this case, the reason is that the rotation speed of the DC motor 1 is too fast, and the pulse sent from the terminal B is used as a signal for the spindle speed alarm.

又、LATE端子が“0″を送出している間に、端子A
よりパルスが入力すると、AND回路9は“O″を送出
したままであるが、LATE端子が“1”を送出してか
ら端子Aよりパルスが入力すると、AND回路9はこの
パルスをOR回路10を経て端子Bに送出する。この場
合は、直流モータ1の回転速度が遅すぎるためであり、
端子Bから送出されるパルスはスピンドル速度警報の信
号として使用される。
Also, while the LATE terminal is sending out “0”, the terminal A
When more pulses are input, the AND circuit 9 continues to send out "O", but when a pulse is input from the terminal A after the LATE terminal has sent out "1", the AND circuit 9 sends this pulse to the OR circuit 10. The signal is sent to terminal B via . In this case, it is because the rotational speed of the DC motor 1 is too slow.
The pulse sent from terminal B is used as a spindle speed alarm signal.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第6図は第5図の動作を説明するタイムチャートである
FIG. 6 is a time chart explaining the operation of FIG. 5.

第6図(a)は端子Aから入力する各パルスの周期T 
+ 、 T L T :l、 T 4が正常な場合を示
し、各パルスはカウンタ6のFAST端子が“1”を送
出し、LATE端子が0′を送出している間に入力する
ような周期を持つため、端子Bには“0”が送出された
ままである。
Figure 6(a) shows the period T of each pulse input from terminal A.
+, T L T : l, T 4 indicates a normal case, and each pulse has a period such that it is input while the FAST terminal of the counter 6 is sending out "1" and the LATE terminal is sending out 0'. Therefore, "0" is still being sent to terminal B.

第6図fb)は端子Aにノイズ■が混入した場合を示し
、各パルスの周期T、、T、、T、は正常であるが、ノ
イズのが混入したため、その間隔T s 、 T 6の
周期は短い。従って、カウンタ6のFAST端子は“0
”を送出しており、ノイズ■が端子Aに入力した時、端
子Bからはスピンドル速度警報が送出されることとなる
Figure 6 fb) shows the case where noise ■ is mixed into terminal A. The periods T, , T, , T of each pulse are normal, but because of the noise mixed in, the intervals T s and T 6 are The cycle is short. Therefore, the FAST terminal of counter 6 is “0”.
”, and when the noise ■ is input to terminal A, a spindle speed alarm will be sent from terminal B.

このように、従来はノイズが端子Aに混入するとスピン
ドル速度は正常でも、警報が送出されるが、第4図に示
す回転速度検出素子2は直流モータ1に組込まれており
、その信号線付近には直流モータ1に通電する強電流や
直流モータ1が発生する強磁界があり、この信号線には
ノイズが乗り易く、このノイズでスピンドルの回転速度
異常を誤検出し、スピンドル速度警報を送出するという
問題がある。
Conventionally, when noise enters terminal A, an alarm is sent out even if the spindle speed is normal, but the rotational speed detection element 2 shown in FIG. There is a strong current flowing through the DC motor 1 and a strong magnetic field generated by the DC motor 1, and this signal line is prone to noise, which causes a false detection of an abnormal rotation speed of the spindle and sends out a spindle speed alarm. There is a problem with doing so.

C問題点を解決するための手段〕 第1図は本発明の原理ブロック図である。Measures to solve problem C] FIG. 1 is a block diagram of the principle of the present invention.

23は判断手段であり、以下に説明する反転手段18、
パルス抽出手段19、計数手段20及び判定手段21を
有するものである。
23 is a determining means, and a reversing means 18, which will be explained below,
It has a pulse extracting means 19, a counting means 20, and a determining means 21.

反転手段18は端子Aから入るパルスにより、その出力
を反転させ、“1”と“O”を交互に計数手段20とパ
ルス抽出手段19に送出する。
The inverting means 18 inverts its output in response to a pulse input from the terminal A, and sends "1" and "O" alternately to the counting means 20 and the pulse extracting means 19.

パルス抽出手段19は該反転手段18が“1′を送出し
た時、端子Aから入るパルスを計数手段20と判定手段
21に送出する。
The pulse extracting means 19 sends out the pulse input from the terminal A to the counting means 20 and the determining means 21 when the inverting means 18 sends out "1".

計数手段20は反転手段18が“1″を送出した時イネ
ーブルとなって計数を開始し、所定の計数値を計数した
時“1”を第1の端子から判定手段21に送出し、該所
定の計数値を越えて、更に一定値を計数した時“1”を
第2の端子から判定手段21に送出する。又、該パルス
抽出手段19が送出するパルスでリセットされ、該反転
手段18が“0”を送出した時ディセーブルとなる。
The counting means 20 is enabled and starts counting when the inverting means 18 sends out "1", and when a predetermined count value is counted, it sends "1" from the first terminal to the determining means 21, When a certain value is further counted beyond the count value of , "1" is sent to the determination means 21 from the second terminal. Further, it is reset by the pulse sent out by the pulse extracting means 19, and becomes disabled when the inverting means 18 sends out "0".

判定手段21は計数手段20の第1の端子が“O″を送
出しているか、又は第2の端子が“1″を送出している
時、該パルス抽出手段19がパルスを送出した場合は、
スピンドルの回転異常があったと判定し、該計数手段2
0の第1の端子が“1”を送出し第2の端子が“0”を
送出している時、該パルス抽出手段19がパルスを送出
した場合は、スピンドルの回転が正常であると判定する
The determining means 21 determines whether the first terminal of the counting means 20 is sending out "O" or the second terminal is sending out "1", and if the pulse extracting means 19 sends out a pulse, ,
It is determined that there is an abnormal rotation of the spindle, and the counting means 2
If the pulse extraction means 19 sends out a pulse when the first terminal of 0 is sending out "1" and the second terminal is sending out "0", it is determined that the rotation of the spindle is normal. do.

そして、連続異常検出手段22は該判定手段21が回転
異常の判定を行った時、この判定を記憶し、該判定手段
21が正常と判定した時、この記憶を消去し、連続して
判定手段21が回転異常の判定をした場合、スピンドル
速度警報を端子Bに送出する。
The continuous abnormality detection means 22 stores this determination when the determination means 21 determines that the rotation is abnormal, and erases this memory when the determination means 21 determines that the rotation is normal. 21 determines that the rotation is abnormal, it sends a spindle speed alarm to terminal B.

〔作用〕[Effect]

上記の如く構成、することにより、反転手段18はパル
スの入力毎に反転する出力で、一つおきにパルスの周期
を計数手段20に計数させ、判定手段21にパルスの周
期が正常か否かを判定させ、この判定が異常であった時
、この異常判定を連続異常検出手段22に記憶させる。
With the above configuration, the inverting means 18 outputs an output that is inverted every time a pulse is input, causes the counting means 20 to count the period of every other pulse, and causes the determining means 21 to determine whether the period of the pulse is normal or not. is determined, and when this determination is abnormal, this abnormality determination is stored in the continuous abnormality detection means 22.

そして、パルス抽出手段19はパルスの周期が正常な時
、連続異常検出手段22が記憶する異常判定を消去させ
る信号を判定手段21から送出させるため、判定手段2
1が連続して異常判定をした時のみ、スピンドル速度警
報を送出することが可能となり、不連続なノイズによる
誤警報の送出を防止出来る。
Then, when the pulse period is normal, the pulse extracting means 19 causes the determining means 21 to send out a signal for erasing the abnormality judgment stored in the continuous abnormality detecting means 22.
It becomes possible to send out a spindle speed alarm only when the number 1 is determined to be abnormal continuously, and it is possible to prevent sending out false alarms due to discontinuous noise.

〔実施例〕〔Example〕

第2図は本発明の一実施例を示す回路のブロック図で、
第3図は第2図の動作を説明するタイムチャートである
FIG. 2 is a block diagram of a circuit showing an embodiment of the present invention.
FIG. 3 is a time chart explaining the operation of FIG. 2.

フリップフロップ12は端子Aからパルスが入力する毎
にQ端子の出力を反転させ、“1”を送出した時カウン
タ6をイネーブルとし、“0”を送出した時カウンタ6
をディセーブルとする。
The flip-flop 12 inverts the output of the Q terminal every time a pulse is input from the terminal A, and enables the counter 6 when it sends out "1", and enables the counter 6 when it sends out "0".
is disabled.

AND回路13はフリップフロップ12が1”を送出し
た時、端子Aから人力するパルスを送出するため、フリ
ップフロップ12の動作に同期して、端子Aから入力す
るパルスを一つおきにAND回路15とカウンタ6のリ
セット端子に送出する。
Since the AND circuit 13 sends out a manually input pulse from the terminal A when the flip-flop 12 sends out 1'', every other pulse input from the terminal A is sent to the AND circuit 15 in synchronization with the operation of the flip-flop 12. and is sent to the reset terminal of counter 6.

このため、カウンタ6は基準信号発振回路11が送出す
るクロックで、第3図(alに示す周期T1とT3か、
又は周期T2とT4の周期を計数し、第5図で説明した
如く、FAST端子から所定の計数値に達すると1”を
送出し、この所定の計数値を越えて更に一定値を計数す
るとLATE端子から“1”を送出する。
For this reason, the counter 6 uses the clock sent out by the reference signal oscillation circuit 11, and the periods T1 and T3 shown in FIG.
Alternatively, the cycles T2 and T4 are counted, and as explained in Fig. 5, when a predetermined count value is reached, 1'' is sent from the FAST terminal, and when a constant value is counted beyond this predetermined count value, LATE is sent. Send “1” from the terminal.

ここで、FAST端子が“1″を送出してから、AND
回路13がパルスを送出すると、NOT回路7は“0″
を送出しているため、AND回路8はO″を送出したま
まである。又、この時はカウンタ6のLATE端子は“
0″を送出しているため、NOT回路14は′1”を送
出している。従って、AND回路15はパルスの入力し
ている間“1”を送出する。そして、AND回路8と9
はこのパルスを送出せず、AND回路15が送出するパ
ルスはフリップフロップ16をリセットする。
Here, after the FAST terminal sends “1”, AND
When the circuit 13 sends out a pulse, the NOT circuit 7 becomes “0”.
, the AND circuit 8 continues to send O''. Also, at this time, the LATE terminal of the counter 6 is “
Since it is sending out a 0'', the NOT circuit 14 is sending out a 1. Therefore, the AND circuit 15 sends out "1" while the pulse is being input. And AND circuits 8 and 9
does not send out this pulse, and the pulse sent out by AND circuit 15 resets flip-flop 16.

従って、フリップフロップ16のQ端子は01であり、
OR回路10の出力も“0”のため、AND回路17は
“0”を送出したままである。
Therefore, the Q terminal of flip-flop 16 is 01,
Since the output of the OR circuit 10 is also "0", the AND circuit 17 continues to send out "0".

第3図(b)に示す如く、ノイズのが入力し、カウンタ
6がこの周期T、を計数したとすると、FAST端子が
“O″を送出している間にAND回路13がパルスを送
出する。従って、AND回路8はこのパルスをOR回路
10を経てフリップフロップ16のS端子とAND回路
17に送出する。AND回路15はこのパルスをフリッ
プフロップ16のR端子に送出しないため、フリップフ
ロップ16はクロックが入力するとセットされて、異常
発生があったことを記憶する。そして、Q端子は“1”
を送出するが、この時OR回路10の送出するパルスは
消滅しているため、AND回路17は“O″を端子Bに
送出したままである。
As shown in FIG. 3(b), if noise is input and the counter 6 counts this cycle T, the AND circuit 13 sends out a pulse while the FAST terminal is sending out "O". . Therefore, the AND circuit 8 sends this pulse to the S terminal of the flip-flop 16 and the AND circuit 17 via the OR circuit 10. Since the AND circuit 15 does not send this pulse to the R terminal of the flip-flop 16, the flip-flop 16 is set when the clock is input and stores that an abnormality has occurred. And the Q terminal is “1”
However, since the pulse sent by the OR circuit 10 has disappeared at this time, the AND circuit 17 continues to send "O" to the terminal B.

この場合、カウンタ6はフリップフロップ12が反転す
るため、周期Thの計数は行わず、次の周期T3を計数
するが、周期T、にはノイズが乗っていないため、正常
であり、AND回路15がフリップフロップ16のR端
子にパルスを送出し、フリップフロップ16をリセット
して、上記異常発生の記憶を消去する。
In this case, since the flip-flop 12 is inverted, the counter 6 does not count the period Th, but counts the next period T3, but since there is no noise on the period T, it is normal, and the AND circuit 15 sends a pulse to the R terminal of the flip-flop 16 to reset the flip-flop 16 and erase the memory of the occurrence of the abnormality.

第3図(C1に示す如く、障害発生により周期T。FIG. 3 (As shown in C1, the cycle T due to the occurrence of a failure.

から周期T、。の間が順次短くなったとすると、上記同
様にして、周期T?でフリップフロップ16がセントさ
れ、Q端子が“1”を送出している時、次にカウンタ6
が計数する周期T、も周期が短く、FAST端子が“0
″を送出していると、AND回路8がパルスを送出する
ため、AND回路17はこのパルスを端子Bに送出し、
スピンドル速度警報とする。
From period T,. Assuming that the period between T? When the flip-flop 16 is sent and the Q terminal is sending out "1", the counter 6
The period T counted by is also short, and the FAST terminal is “0”.
'', the AND circuit 8 sends out a pulse, so the AND circuit 17 sends this pulse to terminal B,
Spindle speed alarm.

カウンタ6のLATE端子がO″を送出している間に、
AND回路13がパルスを送出すると、AND回路9は
“0″を送出したままであり、N。
While the LATE terminal of counter 6 is sending out O'',
When the AND circuit 13 sends out a pulse, the AND circuit 9 continues sending out "0", and the pulse is N.

T回路14は“1″をAND回路15に送出する。The T circuit 14 sends "1" to the AND circuit 15.

この時FAST端子は“1”を送出しているため、AN
D回路15はAND回路13が送出したパルスをフリッ
プフロップ16のR端子に送出し、フリップフロップ1
6をリセットする。
At this time, the FAST terminal is sending out “1”, so the AN
The D circuit 15 sends the pulse sent out by the AND circuit 13 to the R terminal of the flip-flop 16.
Reset 6.

又、LATE端子が“1”を送出してからAND回路1
3がパルスを送出すると、AND回路9はこのパルスを
OR回路10を経て、フリップフロップ16のS端子と
AND回路17に送出する。
Also, after the LATE terminal sends “1”, AND circuit 1
3 sends out a pulse, the AND circuit 9 sends this pulse to the S terminal of the flip-flop 16 and the AND circuit 17 via the OR circuit 10.

従って、前記同様にして、フリップフロップ16は異常
発生を記憶し、カウンタ6が計数する次の周期も端子L
ATEが“l”を送出してからAND回路13がパルス
を送出すると、スピンドル速度警報が端子Bから送出さ
れる。
Therefore, in the same manner as described above, the flip-flop 16 stores the occurrence of an abnormality, and the next period counted by the counter 6 is also held at the terminal L.
When the AND circuit 13 sends out a pulse after ATE sends out "l", a spindle speed alarm is sent out from terminal B.

本実施例では、端子Aから入るパルスは、ディスクの一
回転に一回であるため、スピンドルの回転異常発生から
、最大4回転後に警報が発せられることになるが、一般
にディスクの回転慣性は巨大であり、実験的に確認され
ている障害による回転速度変動は、0.2%/回転程度
であるため、この程度の遅延は問題外である。
In this embodiment, since the pulse input from terminal A occurs once per rotation of the disk, an alarm will be issued after a maximum of 4 rotations after the occurrence of abnormal rotation of the spindle. However, in general, the rotational inertia of the disk is enormous. Since the experimentally confirmed rotational speed fluctuation due to a failure is about 0.2%/rotation, this degree of delay is out of the question.

〔発明の効果〕〔Effect of the invention〕

以上説明した如(、本発明はスピンドルの回転異常を検
出する回路のノイズによる誤動作を防止することが可能
で、障害発生による回転異常が正確に検出出来る。
As described above, the present invention can prevent malfunctions due to noise in the circuit for detecting abnormal rotation of the spindle, and can accurately detect abnormal rotation due to the occurrence of a failure.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示す回路のブロック図、 第3図は第2図の動作を説明するタイムチャート、第4
図は従来の技術を説明するブロック図、第5図は第4図
の回転速度異常検出回路の詳細ブロック図、 第6図は第5図の動作を説明するタイムチャートである
。 図において、 1は直流モータ、   2は回転速度検出素子、3は直
流モータ駆動回路、 4は直流モータ制御回路、 5は回転速度異常検出回路、 6はカウンタ、   7.14はN07回路、8.9.
13.15.17はAND回路、10はOR回路、  
 11は基準信号発生回路、12、16はフリップフロ
ップ、 18は反転手段、   19はパルス抽出手段、20は
計数手段、   21は判定手段、22は連続異常検出
手段である。
Fig. 1 is a principle block diagram of the present invention, Fig. 2 is a block diagram of a circuit showing an embodiment of the present invention, Fig. 3 is a time chart explaining the operation of Fig. 2, and Fig. 4 is a block diagram of the principle of the present invention.
5 is a detailed block diagram of the rotational speed abnormality detection circuit of FIG. 4, and FIG. 6 is a time chart explaining the operation of FIG. 5. In the figure, 1 is a DC motor, 2 is a rotational speed detection element, 3 is a DC motor drive circuit, 4 is a DC motor control circuit, 5 is a rotational speed abnormality detection circuit, 6 is a counter, 7.14 is an N07 circuit, 8. 9.
13.15.17 is an AND circuit, 10 is an OR circuit,
11 is a reference signal generating circuit, 12 and 16 are flip-flops, 18 is an inverting means, 19 is a pulse extracting means, 20 is a counting means, 21 is a determining means, and 22 is a continuous abnormality detecting means.

Claims (2)

【特許請求の範囲】[Claims] (1)所定速度で回転するスピンドルの回転を検出する
回転検出素子からのパルス間の時間を1周期おきに測定
し、該測定結果が予め定められた基準値に対して所定範
囲外の場合に回転異常と判断する手段(23)と、 該判断手段(23)が複数回連続して回転異常を検出し
た場合に回転異常信号を出力する連続異常検出手段(2
2)とを含んで成るスピンドル回転異常検出回路。
(1) The time between pulses from a rotation detection element that detects the rotation of a spindle rotating at a predetermined speed is measured every other cycle, and if the measurement result is outside a predetermined range with respect to a predetermined reference value, means (23) for determining rotational abnormality; and continuous abnormality detection means (23) for outputting a rotational abnormality signal when the determining means (23) detects rotational abnormality several times in succession.
2) A spindle rotation abnormality detection circuit comprising:
(2)前記判断手段(23)は回転検出素子が送出する
パルスが入力する度に反転する出力を送出する反転手段
(18)と、 該反転手段(18)が“1”を送出した時、該パルスを
送出するパルス抽出手段(19)と、 該反転手段(18)が“1”を送出した時イネーブルと
なって計数を開始し、所定の計数値を計数した時“1”
を送出する第1の端子と、該所定の計数値を越えて更に
一定値を計数した時“1”を送出する第2の端子とを持
ち、該パルス抽出手段(19)が送出するパルスでリセ
ットされ、該反転手段(18)が“0”を送出した時、
ディセーブルとなる計数手段(20)と、 前記計数手段(20)の第1の端子が“0”を送出して
いるか、又は第2の端子が“1”を送出している時、該
パルス抽出手段(19)がパルスを送出した場合は、ス
ピンドルの回転異常があったと判定し、該計数手段(2
0)の第1の端子が“1”を送出し第2の端子が“0”
を送出している時、該パルス抽出手段(19)がパルス
を送出した場合は、スピンドルの回転が正常であると判
定するよう構成され、前記連続異常検出手段(22)は
該判定手段(21)が回転異常の判定を行った時、この
判定を記憶し、該判定手段(21)が正常と判定した時
、この記憶を消去するよう構成され、且つ連続して前記
判定手段(21)が回転異常と判定した時、前記スピン
ドルの回転速度異常を通知する信号を送出することを特
徴とする特許請求の範囲第(1)項記載のスピンドル回
転異常検出回路。
(2) The determining means (23) includes an inverting means (18) that sends out an output that is inverted every time the pulse sent out by the rotation detection element is input; and when the inverting means (18) sends out "1"; When the pulse extracting means (19) that sends out the pulse and the inverting means (18) send out "1", it becomes enabled and starts counting, and when a predetermined count value is counted, it becomes "1".
The pulse extraction means (19) has a first terminal that outputs "1" and a second terminal that outputs "1" when a certain value is counted beyond the predetermined count value. When it is reset and the inverting means (18) sends out "0",
a counting means (20) which is disabled, and when the first terminal of the counting means (20) is sending out "0" or the second terminal is sending out "1", the pulse If the extraction means (19) sends out a pulse, it is determined that there is an abnormal rotation of the spindle, and the counting means (2)
The first terminal of 0) sends “1” and the second terminal sends “0”
is configured to determine that the rotation of the spindle is normal if the pulse extraction means (19) sends out a pulse while the pulse extraction means (19) is sending out a pulse, and the continuous abnormality detection means (22) detects the determination means (21). ) is configured to memorize this determination when the determination means (21) determines that the rotation is abnormal, and to erase this memory when the determination means (21) determines that the rotation is normal; The spindle rotation abnormality detection circuit according to claim 1, wherein when the rotation abnormality is determined, a signal notifying the rotational speed abnormality of the spindle is sent out.
JP3890587A 1987-02-20 1987-02-20 Detection circuit for spindle rotation abnormality Pending JPS63205852A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3890587A JPS63205852A (en) 1987-02-20 1987-02-20 Detection circuit for spindle rotation abnormality

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3890587A JPS63205852A (en) 1987-02-20 1987-02-20 Detection circuit for spindle rotation abnormality

Publications (1)

Publication Number Publication Date
JPS63205852A true JPS63205852A (en) 1988-08-25

Family

ID=12538208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3890587A Pending JPS63205852A (en) 1987-02-20 1987-02-20 Detection circuit for spindle rotation abnormality

Country Status (1)

Country Link
JP (1) JPS63205852A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH035959A (en) * 1989-06-01 1991-01-11 Hitachi Ltd Rotational abnormality detecting system and rotary storage device using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH035959A (en) * 1989-06-01 1991-01-11 Hitachi Ltd Rotational abnormality detecting system and rotary storage device using the same

Similar Documents

Publication Publication Date Title
KR100329151B1 (en) Driving control circuit of spindle motor in disk drive recording apparatus
US4255809A (en) Dual redundant error detection system for counters
US4705970A (en) Programmable interval timer with lock means
JPS63205852A (en) Detection circuit for spindle rotation abnormality
JPS59112308A (en) Numerical controller
JP2811343B2 (en) Fan alarm detection device
US4578625A (en) Spindle drive control system
US4809119A (en) Circuit arrangement for the determination of the constant speed rotation of a disklike record medium
JPS60222720A (en) Analog recording system
KR0161383B1 (en) Index period detecting apparatus in a floppy disc driver controller
SU497640A1 (en) Device for controlling operational drives
JPS5831525B2 (en) A-D
SU1624330A1 (en) Device for slippage measurement
JP3058760B2 (en) Fan error detection method
JPS6280514A (en) Pulse counting device
JP2940533B2 (en) Pause mode control device in recording / reproducing device
JPH0520129A (en) Microprocessor monitoring system
JPS6376025A (en) Electronic device
JPH0634616B2 (en) Motor speed monitoring circuit
JPS62136916A (en) Clock counter circuit
JPH02150942A (en) Bus abnormality detecting circuit
JPS5873872A (en) Digital method for detecting velocity
JPS61210443A (en) Input pulse abnormality detecting circuit
JPS63241622A (en) Data processor
JPH0454249B2 (en)