JPS63204879A - Image processing method - Google Patents

Image processing method

Info

Publication number
JPS63204879A
JPS63204879A JP62036136A JP3613687A JPS63204879A JP S63204879 A JPS63204879 A JP S63204879A JP 62036136 A JP62036136 A JP 62036136A JP 3613687 A JP3613687 A JP 3613687A JP S63204879 A JPS63204879 A JP S63204879A
Authority
JP
Japan
Prior art keywords
signal
error
white
circuit
black
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62036136A
Other languages
Japanese (ja)
Other versions
JP2682985B2 (en
Inventor
Akihiro Katayama
昭宏 片山
Hideshi Osawa
大沢 秀史
Izuru Haruhara
春原 出
Hiroshi Hosokawa
博司 細川
Masahiko Yoshimoto
雅彦 吉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62036136A priority Critical patent/JP2682985B2/en
Publication of JPS63204879A publication Critical patent/JPS63204879A/en
Application granted granted Critical
Publication of JP2682985B2 publication Critical patent/JP2682985B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To prevent an edge from emphasizing and a black part in a character from voiding by providing binarizing circuits in two stages. CONSTITUTION:In a first binarizing circuit 5, the binarization of an attended picture element is executed with a corrected signal 100 and an error signal 500 outputted from a second binarizing circuit 6; in case the attended picture element is decided to be white, a signal 200 representing black color and an error correcting signal 300 are outputted in order to assume the surrounding picture elements to be black. Also, in case the attended picture element is decided to be black, a signal 200 representing white and an error correcting signal 300 are outputted in order to assume the environmental picture elements to be white. In the second binarizing circuit 6, the binarization of the attended picture element is executed again by using error correction signals 300 and 400, and an error signal 500 and a binary signal 600 are outputted. the binary signal 600 is transmitted to a printer 7, where signals are converted into the presence/absence of dot and printed. As a result, an edge-emphasis and voiding within a character can be prevented.

Description

【発明の詳細な説明】 〔発明の属する分野) 本発明はデジタルプリンタおよびデジタルファクシミリ
等における画像処理方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to an image processing method in a digital printer, a digital facsimile, and the like.

〔従来技術〕[Prior art]

従来よりデジタルプリンタ、デジタルファクシミリ等で
は中間調を再現するため、ディザ法や濃度パターン法に
より階調再現を行う方法が一敗にとられている。しかし
ながら、このような方法においては原稿の線画や文字部
分ではディザ処理によりエツジが切れ切れになったり、
文字内部が白く抜は画質が劣化する等の欠点があった。
Conventionally, in order to reproduce halftones in digital printers, digital facsimiles, etc., methods of reproducing gradations using dithering methods or density pattern methods have been unsuccessful. However, with this method, edges may become cut off due to dithering in line drawings or text parts of the original, or
There were disadvantages such as the image quality deteriorated when the inside of the characters were blank.

〔発明の目的〕[Purpose of the invention]

本発明は上述従来技術の欠点を除去するとともに、いか
なる原稿においても高品位に、かつ高精細に画像を再現
する画像処理方法を提供することを目的としている。
It is an object of the present invention to provide an image processing method that eliminates the drawbacks of the above-mentioned prior art and reproduces images of any original with high quality and high definition.

〔実施例〕〔Example〕

以下図面を用いて本発明の実施例を詳細に説明する。 Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明の一実施例を示すブロック図である。入
力センサ部1はCCD等の光電変換素子およびこれを走
査する駆動装置より構成され、原稿の読み取り操作を行
う。入力センサ部1で読み取られた原稿の画像データは
、逐次A/D変換器2に送られる。ここでは各画素のデ
ータを8ビツトのデジタルデータに変換し、256レベ
ルの階調数をもつデータに二子化する。次に補正回路3
においてCCDセンサーの感度ムラや照射光源による照
度ムラを補正するためのシェープインク補正等をデジタ
ル演算処理で行う。次にこの補正処理済の信号101及
び100はそれぞれ誤差補正回路4と第1の2値化回路
5に人力される。
FIG. 1 is a block diagram showing one embodiment of the present invention. The input sensor unit 1 is composed of a photoelectric conversion element such as a CCD and a driving device that scans the element, and performs an operation of reading a document. The image data of the document read by the input sensor section 1 is sequentially sent to the A/D converter 2. Here, the data of each pixel is converted into 8-bit digital data, and the data is divided into two data having 256 levels of gradation. Next, correction circuit 3
Shape ink correction and the like are performed by digital calculation processing to correct uneven sensitivity of the CCD sensor and uneven illuminance due to the irradiation light source. Next, the corrected signals 101 and 100 are input to the error correction circuit 4 and the first binarization circuit 5, respectively.

誤差補正回路4では第1の2値化回路5から出力された
信号200により誤差演算が行われ、誤差補正回路号4
00が出力される。第1の2値化回路5では、補正済信
号100と第2の2値化回路6から出力された誤差信号
500により、注目画素の2値化が行われ、注目画素が
白と判定された場合は周囲の画素を黒と仮定するため、
黒を示す信号200と誤差補正信号300を出力する。
In the error correction circuit 4, error calculation is performed using the signal 200 output from the first binarization circuit 5, and the error correction circuit No. 4
00 is output. In the first binarization circuit 5, the pixel of interest is binarized using the corrected signal 100 and the error signal 500 output from the second binarization circuit 6, and the pixel of interest is determined to be white. In this case, the surrounding pixels are assumed to be black, so
A signal 200 indicating black and an error correction signal 300 are output.

又第1の2値化回路で注目画素が黒と判定された場合は
、周囲の画素を白と仮定するため白を示す信号200と
誤差補正信号300を出力する。第2の2値化回路6で
は誤差補正信号300及び400から再び注目画素の2
値化が行われ、誤差信号500と2値信号600が出力
される。2値化号600はプリンタフに送られ、ここで
ドツトのオン/オフに変換されてプリントされる。
If the first binarization circuit determines that the pixel of interest is black, it outputs a signal 200 indicating white and an error correction signal 300 in order to assume that surrounding pixels are white. The second binarization circuit 6 again uses the error correction signals 300 and 400 to
Value conversion is performed, and an error signal 500 and a binary signal 600 are output. The binary code 600 is sent to the printer, where it is converted into dot on/off and printed.

第2図は第1の2値化回路5の詳細を示すブロック図で
ある。第2の2値化回路より出力される誤差信号500
は、エラーバッファメモリ24に格納される。エラーバ
ッファメモリ24は、第6図に示すように処理済みの画
素毎の誤差が格納されていて、現在処理中の注目画素に
対応するエラーバッファメモリを(i、j)で表わすと
、LUT22aには(i−1,j−1)のエラーバッフ
ァメモリの値が入力される。同様にLUT22bには(
f、j−f)が、LUT22cには(i+1.j−1)
が、LUT 22 dには(i−1,j)のエラーバッ
ファメモリの値が入力される。L U T 22 a 
NL U T 22 dでは、それぞれ入力された値が
重み付けされて加算器21に出力される。本実施例では
LIT22 a NL U T 22 dでの重み付は
定数をそれ1   】   1  1 ぞれ、−2−1−1−として構成したが、重み付け定数
はその他の値もとることができ、この限りではない。ま
た指定されたエラーバフラフアメモリが存在しない、つ
まりi−1,j−1の値がO以下であったとき、または
i+1が主走査方向の全画素数よりも大きいときには、
そのエラーバッファメモリの値はOとして処理を行う。
FIG. 2 is a block diagram showing details of the first binarization circuit 5. As shown in FIG. Error signal 500 output from the second binarization circuit
is stored in the error buffer memory 24. The error buffer memory 24 stores errors for each processed pixel as shown in FIG. 6. If the error buffer memory corresponding to the pixel of interest currently being processed is represented by (i, j), The value of the error buffer memory of (i-1, j-1) is input. Similarly, LUT22b has (
f, j-f), but LUT22c has (i+1.j-1)
However, the value of the error buffer memory of (i-1,j) is input to the LUT 22d. L U T 22 a
In the NLU T 22 d, each input value is weighted and output to the adder 21 . In this embodiment, the weighting constants in LIT22 a NLUT 22 d are configured as -2-1-1-, respectively, but the weighting constants can also take other values. This is not the limit. Also, when the specified error buffer memory does not exist, that is, when the values of i-1 and j-1 are less than O, or when i+1 is larger than the total number of pixels in the main scanning direction,
Processing is performed with the value of the error buffer memory set to O.

加算器21では、これから処理しようとする注目画素の
濃度データ100とLUT22a〜LUT 22 dか
ら出力されたデータとの和をとって出力し、誤差補正信
号300として第2の2値化回路16に人力される。一
方この出力信号は比較器23において閾値127で2値
化され、出力信号が127以下のときは、その画素は白
として通常プリンタ部へ出力するが、本実施例では2値
化回路を2段階有しており、この第1の2値化回路5で
は注目画素の決定された情報とは逆の情報を信号200
として出力する。これは第1の2値回路5の出力は、誤
差補正回路4に入力されて注目画素の回りの画素の重み
付けに使用されるため、信号200は比較器で注目画素
が白と判断された場合、その回りの画素を黒と仮定する
ため注目画素の情報(白)とは反転した結果(黒)とな
る。
The adder 21 sums the density data 100 of the pixel of interest to be processed and the data output from the LUTs 22a to 22d, outputs the sum, and outputs the sum as an error correction signal 300 to the second binarization circuit 16. Man-powered. On the other hand, this output signal is binarized by the comparator 23 with a threshold value of 127, and when the output signal is less than 127, the pixel is normally output as white to the printer section, but in this embodiment, the binarization circuit is converted into two stages. The first binarization circuit 5 outputs information opposite to the determined information of the pixel of interest as a signal 200.
Output as . This is because the output of the first binary circuit 5 is input to the error correction circuit 4 and used for weighting the pixels around the pixel of interest. , since the surrounding pixels are assumed to be black, the result (black) is inverted from the information (white) of the pixel of interest.

同様に、加算器21からの出力信号が127より大きい
ときは信号200は白として出力する。
Similarly, when the output signal from adder 21 is greater than 127, signal 200 is output as white.

尚ここでは閾値として127を用いたが、入力レベルに
応じて他の値に設定してもよい。
Although 127 is used here as the threshold value, it may be set to another value depending on the input level.

また本実施例ではLITを4個用いて周囲4画素の誤差
を考慮したが、LUTを増やすことによってそれ以上の
画素の誤差も考慮できる。
Furthermore, in this embodiment, four LITs are used to take into account errors in four surrounding pixels, but by increasing the number of LUTs, errors in more pixels can also be taken into account.

第4図は誤差補正回路4の詳細を示すブロック図である
FIG. 4 is a block diagram showing details of the error correction circuit 4.

補正回路3より出力された補正済信号101は、ライン
バッファ40にとり込まれる。ラインバッファ4゛0は
、3ライン分の画像データを格納でき、画像データは順
次41a〜41gのラッチに送られる。41a〜41i
のラッチは、それぞれ第3図に示すような31a〜31
i(31eは注目画素)の画素に対応していて、31a
〜31iの画素の値を保持している。ラッチ41f〜4
1tの値はそれぞれ減算器42a〜42dに入力され、
第1の2値化回路5から出力された信号200との差が
演算される。
The corrected signal 101 output from the correction circuit 3 is taken into the line buffer 40. The line buffer 4'0 can store three lines of image data, and the image data is sequentially sent to latches 41a to 41g. 41a-41i
The latches are 31a to 31 as shown in FIG.
It corresponds to pixel i (31e is the pixel of interest), and 31a
It holds the pixel values of ~31i. Latch 41f~4
The values of 1t are input to subtracters 42a to 42d, respectively,
The difference with the signal 200 output from the first binarization circuit 5 is calculated.

ここで行われる演算は、それぞれ以下のとおりである。The calculations performed here are as follows.

(41fの値)−(信号200) (41gの値)−(信号200) (41hの値)−(信号200) (411の値)−(信号200) 減算器42a〜42dで計算された値は加算器43に入
力され、ここで総和がとられる。この総和は重み付けさ
れて誤差補正信号400として用いたが他の適当な値で
もよい。
(Value of 41f) - (Signal 200) (Value of 41g) - (Signal 200) (Value of 41h) - (Signal 200) (Value of 411) - (Signal 200) Values calculated by subtractors 42a to 42d is input to the adder 43, where the sum is taken. Although this sum is weighted and used as the error correction signal 400, other suitable values may be used.

第5図は第2の2値化回路6の詳細を示すブロック図で
ある。
FIG. 5 is a block diagram showing details of the second binarization circuit 6.

第1の2値化回路5及び誤差補正回路4からの誤差補正
信号300.400の和が加算器51で行われ、最終的
な誤差補正済の信号700が出力される。この信号70
0はラッチ53を通して減算器に、またそのまま比較器
52に入力される。比較器52では閾値127と比較が
行われ、信号700が閾値127以下であれば01また
閾値127よりも大きければ255という2値化号60
0が出力され、一方は減算器54に、またもう一方はプ
リンタに送られる。減算器54では(信号700)−(
信号600)という減算が行われ、その結果は誤差信号
500として出力される。誤差信号は、前述第2図のエ
ラーバッファメモリ24に格納される。比較器52では
閾値を127としたが、入力信号のレベルに応じて他の
値に設定してもよい。
The adder 51 adds the error correction signals 300.400 from the first binarization circuit 5 and the error correction circuit 4, and outputs the final error-corrected signal 700. This signal 70
0 is input to the subtracter through latch 53 and directly to comparator 52. The comparator 52 compares the signal 700 with the threshold value 127, and if the signal 700 is less than or equal to the threshold value 127, the signal is converted to 01, and if it is greater than the threshold value 127, it is converted to a binary code 60 of 255.
A zero is output, one to the subtractor 54 and the other to the printer. In the subtracter 54, (signal 700) - (
A subtraction (signal 600) is performed, and the result is output as an error signal 500. The error signal is stored in the error buffer memory 24 shown in FIG. 2 mentioned above. In the comparator 52, the threshold value is set to 127, but it may be set to another value depending on the level of the input signal.

以上、本実施例における処理動作を説明したが、更に具
体的な数値を用いて以下説明する。
The processing operations in this embodiment have been explained above, and will be explained below using more specific numerical values.

第1図の補正回路3より出力された補正処理済信号lO
Oが190のレベルで、信号101が第7図に示すデー
タとする場合について考える。
The corrected signal lO output from the correction circuit 3 in FIG.
Consider the case where O is at a level of 190 and signal 101 is the data shown in FIG.

ここで第7図に示したデータは第4図の41f〜41i
にラッチされているものである。
Here, the data shown in FIG. 7 is 41f to 41i in FIG.
This is what is latched to.

又、第2の3値化回路6からの誤差信号500(第2図
のLUT22a 〜22dの総和)は30とする。
Further, the error signal 500 (total sum of LUTs 22a to 22d in FIG. 2) from the second ternarization circuit 6 is assumed to be 30.

この場合、まず第1の2値化回路では加算器21にて補
正処理済信号100のデータ190とL U T 22
 a 〜22 dの総和30が加算され、220 (1
90+30)が比較器23に人力される。
In this case, first, in the first binarization circuit, the data 190 of the corrected signal 100 and the L U T 22 are
A total of 30 from a to 22 d is added, resulting in 220 (1
90+30) is manually input to the comparator 23.

比較器23では仮の2値化を行い、閾値127で2値化
した場合220は黒となる。しかし信号200は注目画
素の回りの画素を白と仮定するためOとなる。又第2図
の信号300は220である。
The comparator 23 performs temporary binarization, and when binarized using a threshold value 127, 220 becomes black. However, the signal 200 becomes O because the pixels around the pixel of interest are assumed to be white. Also, the signal 300 in FIG. 2 is 220.

次に誤差補正回路4では第4図において、41f〜41
iにラッチされているデータ(第7図)と信号200 
(0)により以下に示す計算を行い、信号400を出力
する。
Next, in the error correction circuit 4, in FIG.
The data latched in i (Figure 7) and the signal 200
(0) performs the calculation shown below and outputs a signal 400.

尚ここで重み付は係数は前述した様に1/64とした。Here, the weighting coefficient was set to 1/64 as described above.

次に第2の2値化回路6では第5図に示す様に信号30
0 (220)と信号400(10)を加算器51にて
加算しく220+10=230)、それを比較器52に
て2値化(閾値1.27 ) L信号600を黒として
出力する。そしてプリンタ7で印字される。
Next, the second binarization circuit 6 receives the signal 30 as shown in FIG.
0 (220) and the signal 400 (10) are added in the adder 51 (220+10=230), and the result is binarized in the comparator 52 (threshold value 1.27), and the L signal 600 is output as black. Then, it is printed by the printer 7.

このように2値化回路を2段階持つ事により、注目画素
及びその回りの画素が閾値(127)より大きい部分で
は、より黒になる様に重み付けすることができるので単
に誤差拡散法で処理した場合、処理を行うにつれ閾値1
27より大きいデータでも白となり、文字内部で白く抜
ける事か無くなる。
By having a two-stage binarization circuit in this way, it is possible to weight the pixel of interest and its surrounding pixels so that they are blacker in areas where they are larger than the threshold (127), so processing is performed simply using the error diffusion method. In this case, the threshold value 1
Even data larger than 27 will be white, and the inside of the character will not appear white or disappear.

又、前述同様に回りの画素が閾値(127)より小さい
部分では、より白になる様に重みイ」けするので、白地
の部分で黒い点が発生するのも防止する事ができる。
Further, as described above, in a portion where the surrounding pixels are smaller than the threshold value (127), the weight is increased so that the portion becomes whiter, so it is possible to prevent the occurrence of black dots in the white portion.

第8図は第4図の誤差補正回路を一部変更した場合の図
である。
FIG. 8 is a diagram showing a case where the error correction circuit shown in FIG. 4 is partially modified.

減算器42a〜42dの出力に対してそれぞれ重み付は
回路44a〜44dを設け、重み付は回路44a〜44
dの出力の総和を加算器43でとり、誤差補正信号40
0を出力する。重み付は回路44a〜44dで用いられ
る重み定数は、44aと44cでは1155,44bと
44dでは1/75とした。これは第3図において、注
目画素31eと周辺画素31fどの画素間距離を31e
と31gとの画素間距離はちがうので、周辺画素が注目
画素31eに与える影響は当然かわりてくる。従って第
4図に示したように、加算器43の出力に重み付けする
よりは、第8図に示したように減算器42a〜42dの
出力にそれぞれ重み付けを行った方が、誤差の補正がよ
りよく行えるためである。
Weighting circuits 44a to 44d are provided for the outputs of the subtracters 42a to 42d, respectively;
The sum of the outputs of d is taken by an adder 43, and an error correction signal 40 is obtained.
Outputs 0. The weighting constant used in the circuits 44a to 44d was 1155 for 44a and 44c, and 1/75 for 44b and 44d. In FIG. 3, the pixel distance between the pixel of interest 31e and the surrounding pixels 31f is determined by 31e
Since the distance between pixels 31g and 31g is different, the influence of the surrounding pixels on the pixel of interest 31e naturally changes. Therefore, as shown in FIG. 4, rather than weighting the output of the adder 43, it is better to weight the outputs of the subtracters 42a to 42d as shown in FIG. This is because it can be done well.

また本実施例を拡張してカラー画像に適用することも可
能である。その方法としては、第1図に示すような回路
をR(赤)、G(緑)、B(青)3色分持つことにより
3色同時に処理するか、Rについて処理した後にGを処
理し、その後Bを処理するというように1つの回路で繰
り返し処理すればよい。
It is also possible to extend this embodiment and apply it to color images. One way to do this is to have a circuit for the three colors R (red), G (green), and B (blue) as shown in Figure 1 to process the three colors at the same time, or to process R first and then G. , and then process B, and so on, and so on, and so on, and so on.

第9図は他の実施例を示す図である。ここで第1図と同
一の符号を付しているものは同一のものを示す。
FIG. 9 is a diagram showing another embodiment. Here, the same reference numerals as in FIG. 1 indicate the same parts.

8はエツジ検出回路で、Laplacianをはじめと
する公知の手法を用いてエツジを検出する。エツジ検出
回路8にてエツジ部と判定された部分では、第1図と同
様の処理を行う。従って文字部分はエツジ部であるので
、文字内部で白く抜ける事を防止できると共にエツジを
鮮明にプリントする事ができる。
8 is an edge detection circuit that detects edges using a known method such as Laplacian. The same processing as shown in FIG. 1 is performed on the portion determined to be an edge portion by the edge detection circuit 8. Therefore, since the character part is an edge part, it is possible to prevent white spots inside the character and to print the edges clearly.

又エツジ検出回路8にて非エツジ部と判定された部分で
は、公知の誤差拡散法回路9にて処理する事により、中
間調画像を良好に再現する事が可能となる。
In addition, by processing the portion determined to be a non-edge portion by the edge detection circuit 8 in a known error diffusion method circuit 9, it becomes possible to reproduce a halftone image satisfactorily.

〔効 果〕〔effect〕

以上説明したように2値化回路を2段階持つことにより
、エツジ強調と文字内部の黒い部分が白く抜けることを
防止する効果がある。
As explained above, having a two-stage binarization circuit has the effect of enhancing edges and preventing black parts inside characters from appearing white.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示すブロック図、第2図は第
1の2値化回路の詳細を示すブロック図、 第3図は注目画素と周囲の画素の配置図、第4図は誤差
補正回路の詳細を示すブロック図、 第5図は第2の2値化回路の詳細を示すブロック図、 第6図はエラーバッファメモリを表わす図、第7図は入
力データの一実施例を示した図、第8図は誤差補正回路
を一部変更したときのブロック図、 第9図は他の実施例を示した図である。 図中1は人力センサ、2はA/D変換器、3は補正回路
、4は誤差補正回路、5は第1の2値化回路、6は第2
の2値化回路、7はプリンタ、8はエツジ検出回路、9
は誤差拡散法回路である。
Fig. 1 is a block diagram showing an embodiment of the present invention, Fig. 2 is a block diagram showing details of the first binarization circuit, Fig. 3 is a layout diagram of the pixel of interest and surrounding pixels, and Fig. 4 is a block diagram showing the details of the first binarization circuit. FIG. 5 is a block diagram showing details of the error correction circuit, FIG. 5 is a block diagram showing details of the second binarization circuit, FIG. 6 is a diagram showing the error buffer memory, and FIG. 7 is an example of input data. FIG. 8 is a block diagram of a partially modified error correction circuit, and FIG. 9 is a diagram showing another embodiment. In the figure, 1 is a human power sensor, 2 is an A/D converter, 3 is a correction circuit, 4 is an error correction circuit, 5 is a first binarization circuit, and 6 is a second
, 7 is a printer, 8 is an edge detection circuit, 9 is a binarization circuit, and 7 is a printer.
is an error diffusion circuit.

Claims (1)

【特許請求の範囲】 第1の2値化回路において画像の濃度データが黒である
か白であるかを判定しその反転信号を出力し、前記反転
信号と注目画素の回りの濃度データから重み付けする数
を演算して注目画素の濃度データに加え合わせ、 第2の2値化回路により2値化することを特徴とする画
像処理方法。
[Claims] A first binarization circuit determines whether the density data of the image is black or white, outputs an inverted signal thereof, and performs weighting based on the inverted signal and the density data around the pixel of interest. An image processing method characterized in that the number is calculated, added to the density data of the pixel of interest, and then binarized by a second binarization circuit.
JP62036136A 1987-02-19 1987-02-19 Image processing method Expired - Fee Related JP2682985B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62036136A JP2682985B2 (en) 1987-02-19 1987-02-19 Image processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62036136A JP2682985B2 (en) 1987-02-19 1987-02-19 Image processing method

Publications (2)

Publication Number Publication Date
JPS63204879A true JPS63204879A (en) 1988-08-24
JP2682985B2 JP2682985B2 (en) 1997-11-26

Family

ID=12461373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62036136A Expired - Fee Related JP2682985B2 (en) 1987-02-19 1987-02-19 Image processing method

Country Status (1)

Country Link
JP (1) JP2682985B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62232271A (en) * 1986-04-02 1987-10-12 Matsushita Graphic Commun Syst Inc Half tone picture processor
JPS62242473A (en) * 1986-04-15 1987-10-23 Nec Corp Pseudo halftone image processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62232271A (en) * 1986-04-02 1987-10-12 Matsushita Graphic Commun Syst Inc Half tone picture processor
JPS62242473A (en) * 1986-04-15 1987-10-23 Nec Corp Pseudo halftone image processor

Also Published As

Publication number Publication date
JP2682985B2 (en) 1997-11-26

Similar Documents

Publication Publication Date Title
KR960005016B1 (en) Printing color control method and circuit in cvp
US5892596A (en) Image processing apparatus capable of reforming marker editing
US6661921B2 (en) Image process apparatus, image process method and storage medium
US6798544B1 (en) Image reading method, image reading device and image processing device
JPH0793534A (en) Picture processor
JPH01115272A (en) Image processor
JPS63204879A (en) Image processing method
JPS6180958A (en) Picture signal processing method
JP2675792B2 (en) Image processing device
JPS63164570A (en) Image processing method
JPH0691605B2 (en) Image processing device
JP3475606B2 (en) Image processing device
KR100490244B1 (en) Error diffusion method using variable threshold value in image processing system
JP3032238B2 (en) Image processing device
JPH05236276A (en) Picture processing system
JP3077414B2 (en) Image processing method
JP2618893B2 (en) Color image processing equipment
JPS6180965A (en) Picture signal processing method
JPS63288755A (en) Image processing method
JPH06309455A (en) Picture binarizing processor
JPH03149967A (en) Image processing method
JPH03186063A (en) Picture processor
JPH07147630A (en) Image reader
JPS63132571A (en) Image read processor
JPH0879541A (en) Color picture processor and color picture processing method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees