JPS63204760A - Hot electron device - Google Patents

Hot electron device

Info

Publication number
JPS63204760A
JPS63204760A JP3730287A JP3730287A JPS63204760A JP S63204760 A JPS63204760 A JP S63204760A JP 3730287 A JP3730287 A JP 3730287A JP 3730287 A JP3730287 A JP 3730287A JP S63204760 A JPS63204760 A JP S63204760A
Authority
JP
Japan
Prior art keywords
semiconductor
electrons
current
holes
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3730287A
Other languages
Japanese (ja)
Other versions
JPH081951B2 (en
Inventor
Yasuo Tazo
康夫 田雑
Koji Takaragawa
宝川 幸司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP62037302A priority Critical patent/JPH081951B2/en
Publication of JPS63204760A publication Critical patent/JPS63204760A/en
Publication of JPH081951B2 publication Critical patent/JPH081951B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To obtain three terminal devices having characteristics of high mutual conductance and speed switching by possessing a semiconductor region where avalanche amplification is induced and a means through which electrons having high energy or holes are injected into an avalanche amplification region. CONSTITUTION:When a relatively low voltage V is impressed under a gate voltage VG of zero, a few of carriers are injected into potential transient part regions of junction parts respectively and are accelerated by electric fields of the transient part regions and then act as an element current. As it is what is called a reverse direction current, its current value IS is extremely small. With the enlargement of electric fields at the potential transient part regions, energy that is obtained by a small number of the carriers from the electric fields increases as well. If energy comes to the extent of of a semiconductor energy gap, it excites electrons of a valence band at a conduction band and then the electrons and holes are generated. As the newly generated electrons and holes are again accelerated by the electric fields and similar processes are repeated, the electric current rapidly increases. The rise time of this current is exceedingly acute because the above phenomenon exhibits breakdown characteristics.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、高い相互コンダクタンス特性、および高速ス
イッチング特性を持つ3端子デバイスに関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to a three-terminal device having high mutual conductance characteristics and high-speed switching characteristics.

〔従来の技術〕[Conventional technology]

現在までに多くの半導体3端子デバイスが提案されてい
る。デバイス構造は各種おるが、その動作原理は基本的
に同一である。動作原理を説明するための観念図を第1
図に示す。パイプに流れる水量(電流工)をパイプの途
中に設置されたゲートの断面積Sを変化させることによ
多制御する。
Many semiconductor three-terminal devices have been proposed to date. Although there are various device structures, the principle of operation is basically the same. The first conceptual diagram to explain the operating principle is
As shown in the figure. The amount of water (current flow) flowing into the pipe is controlled by changing the cross-sectional area S of a gate installed in the middle of the pipe.

ゲート断面ySは外部入力(ゲート電圧V。)によシ調
整される。小さな外部入力によシ大きな水量変化を得る
ほど、また水の流速が大きいほど、高速デバイスとして
優れた性能が期待できる。つまシ、高い相互コンダクタ
ンス(g工=aI/aVo)特性、および大きい速度特
性が重要である。
The gate cross section yS is adjusted by external input (gate voltage V.). The greater the change in water volume with a small external input, and the greater the water flow rate, the better performance can be expected as a high-speed device. Stimulus, high transconductance (g=aI/aVo) characteristics, and high velocity characteristics are important.

従来の半導体3端子デバイスを大きく2つに分けると、
バイポーラ型とFET型とに分類される。
Conventional semiconductor 3-terminal devices can be roughly divided into two types:
It is classified into bipolar type and FET type.

バイポーラ型は電流工がバリヤ高さによシ制御されるの
で電流Iが制御電圧v0に対して指数関数的に変化する
。これが、バイボー2形が高gヨ特性を持つ所以である
。しかし、ベースに注入されたキャリアは熱拡散により
ベース中を移動するため、その移動速度は電界によるド
リフト速度に比べて遅い欠点を持っている。一方、FE
T型はキャパシタンスに誘起される電荷により電流工が
律速されてしまい、電流Iは電圧Vに対して比例的に変
化する。従って、バイポーラ形に比べgI!1が本質的
に小さい欠点を持っている。
In the bipolar type, the current flow is controlled by the barrier height, so the current I changes exponentially with respect to the control voltage v0. This is the reason why Bibo Type 2 has high g characteristics. However, carriers injected into the base move within the base due to thermal diffusion, so the moving speed is slower than the drift speed due to the electric field. On the other hand, FE
In the T-type, the current flow is rate-limited by the charge induced in the capacitance, and the current I changes proportionally to the voltage V. Therefore, compared to the bipolar type, gI! 1 has an inherently small drawback.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記欠点に鑑み、本発明は高い相互コンダクタンス特性
、および高速スイッチング特性を持つ3端子デバイスを
提供することにある。
In view of the above drawbacks, the object of the present invention is to provide a three-terminal device with high transconductance characteristics and high speed switching characteristics.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、雪崩増幅を引き起こす半導体領域にエネルギ
ーの高い電子、あるいはホールを注入し、これをトリガ
に雪崩増幅を誘起することを大きな特徴とする。従来の
技術とは動作原理上全く異なる。第1図で説明した動作
観念に従うと、外部入力印加によシバイブ内で水が生成
されることによシ、水量が急激に増加することに対応す
る。後に述べるが、この現象はブレークダウン特性であ
るので電流変化は極めて大きい。従って、高g工特性が
実現できる。また、キャリヤは雪崩増幅領域の電界によ
シ加速されるため、移動速度も太きい。
A major feature of the present invention is that high-energy electrons or holes are injected into a semiconductor region that causes avalanche amplification, and this is used as a trigger to induce avalanche amplification. The operating principle is completely different from conventional technology. According to the concept of operation explained in FIG. 1, the production of water within the syvibe due to the application of an external input corresponds to a rapid increase in the amount of water. As will be described later, since this phenomenon is a breakdown characteristic, the current change is extremely large. Therefore, high g-force characteristics can be achieved. Furthermore, since the carriers are accelerated by the electric field in the avalanche amplification region, their moving speed is also high.

〔実施例〕〔Example〕

(第一の実施例) 第2図は本発明の第一の実施例である。1はP形半導体
、2はN形半導体、3は絶縁体、あるいは半導体からな
るトンネル膜、4はゲート電極である。トンネル膜の厚
みはゲート電極4から電子、あるいはホールがトンネル
現象によ、9 PN接合の境界領域部に移動できるほど
薄くする必要がある。
(First Embodiment) FIG. 2 shows a first embodiment of the present invention. 1 is a P-type semiconductor, 2 is an N-type semiconductor, 3 is a tunnel film made of an insulator or semiconductor, and 4 is a gate electrode. The thickness of the tunnel film must be made thin enough to allow electrons or holes to move from the gate electrode 4 to the boundary region of the 9 PN junction by tunneling.

素子電圧VはPN接合に対して逆方向を正に、ゲート電
圧vGはアースに対してゲート電離電位が負になる方向
を正にしている。第3図(a) 、(b) + (c)
には、X方向のエネルギーバンドの模式図を示している
The element voltage V is positive in the direction opposite to the PN junction, and the gate voltage vG is positive in the direction in which the gate ionization potential is negative with respect to the ground. Figure 3 (a), (b) + (c)
shows a schematic diagram of the energy band in the X direction.

第3図(a)には、■およびvGとも印加しない場合を
示す。PN接合のキャリヤ分布を熱平衡状態に保つため
に、PN接合部にはポテンシャル過渡領域(空乏層)が
生じる。(b)には比較的低い電圧Vを印加した場合、
〔C〕には比較的高い電圧Vを印加した場合を示してい
る。第4図には素子電流工と素子電圧Vの関係の概略を
示す。以下、第3図、第4図を参考に動作原理を説明す
る。
FIG. 3(a) shows the case where neither ■ nor vG is applied. In order to maintain the carrier distribution of the PN junction in a thermal equilibrium state, a potential transient region (depletion layer) is generated at the PN junction. When a relatively low voltage V is applied to (b),
[C] shows the case where a relatively high voltage V is applied. FIG. 4 schematically shows the relationship between the element current and the element voltage V. The operating principle will be explained below with reference to FIGS. 3 and 4.

まず、voが零の状態で比較的低い電圧Vを印加した場
合を考える(第3図(b))。少数キャリヤ(P形では
電子、N形ではホール)は接合部のポテンシャル過渡部
領域にそれぞれ注入され過渡部領域の電界によシ加速さ
れ素子電流となる。しかし、いわゆる逆方向電流である
ので、その電流値Isは極めて小さい。■、つまシポテ
ンシャル過渡部領域電界を大きくしていくと、少数キャ
リヤが電界から得るエネルギーも増大する。このエネル
ギーが半導体のエネルギーギャップΔ程度に達すると価
電子帯の電子を伝導帯に励起し、電子とホールを生じる
(第3図(C))。新に生じた電子、ホールも再び電界
によシ加速され同様のプロセスを繰返すため、急激に電
流が増加する(第4図)゛。これは、雪崩増幅現象と呼
ばれている。従って、臨界電圧■。を境に電流が急激に
増大する。この現象は、ブレークダウン特性であるので
この電流の立上シは極めて鋭い。
First, consider the case where a relatively low voltage V is applied when vo is zero (FIG. 3(b)). Minority carriers (electrons for P type, holes for N type) are injected into the potential transition region of the junction, are accelerated by the electric field in the transition region, and become a device current. However, since it is a so-called reverse current, its current value Is is extremely small. (2) Potential transition region When the electric field is increased, the energy that minority carriers obtain from the electric field also increases. When this energy reaches approximately the energy gap Δ of the semiconductor, electrons in the valence band are excited to the conduction band, producing electrons and holes (FIG. 3(C)). The newly generated electrons and holes are again accelerated by the electric field and the same process is repeated, resulting in a sudden increase in current (Figure 4). This is called the avalanche amplification phenomenon. Therefore, the critical voltage■. The current increases rapidly after . Since this phenomenon is a breakdown characteristic, the rise of this current is extremely sharp.

第5図(a) (b)にはポテンシャル過渡領域中心に
おける2方向のエネルギーバンドの模式図を示す。
FIGS. 5(a) and 5(b) show schematic diagrams of energy bands in two directions at the center of the potential transient region.

ゲート電極は金属とした。第5図(a)は熱平衡状態を
、(b)はvGを印加した場合を示す。vGを印加する
とトンネル膜3を通したトンネル現象によシエネルギー
の高い電子(ホットエレクトロン)が接合部に注入され
る(第5図(b))。この電子のエネルギーはPN半導
体よシ注入される電子のエネルギーよシ高いので電子の
伝導帯への励起に対するトリガになる。従って、■o′
t−印加しない場合の臨界電圧vcよシ低い臨界電圧V
c1で電流が急激に流れ出す(第4図参照)。
The gate electrode was made of metal. FIG. 5(a) shows the thermal equilibrium state, and FIG. 5(b) shows the case when vG is applied. When vG is applied, high-energy electrons (hot electrons) are injected into the junction by a tunneling phenomenon through the tunnel film 3 (FIG. 5(b)). Since the energy of this electron is higher than that of the electron injected into the PN semiconductor, it becomes a trigger for excitation of the electron to the conduction band. Therefore, ■o'
t - critical voltage V lower than the critical voltage VC when no application is applied
At c1, the current begins to flow rapidly (see Figure 4).

ここで、電源電圧として、vclとvcとの間の電圧V
Aを印加した場合を考える。vGを印加しない状態では
素子電流は極めて小さい値I8であるが、V、を印加す
ると大きい値になシ、素子電流の変化Δ■(出力電流)
を極めて大きくとれる。従って、大きな相互コンダクタ
ンスg1を実現できる。 また、キャリヤはポテンシャ
ル過渡部の電界によシ加速されるのでその速度は熱拡散
速度に比べて大きくできる。以上の動作はゲート電極か
らホットホールを注入した場合も同様に実現できる。
Here, as the power supply voltage, the voltage V between vcl and vc
Consider the case where A is applied. When vG is not applied, the element current is an extremely small value I8, but when V is applied, it becomes a large value, and the change in element current Δ■ (output current)
can be made extremely large. Therefore, a large mutual conductance g1 can be achieved. Furthermore, since the carriers are accelerated by the electric field in the potential transition region, their speed can be greater than the thermal diffusion speed. The above operation can be similarly achieved when hot holes are injected from the gate electrode.

PN接合を形成する半導体としては、Si T GaA
sなどどのようなものでもよい。消費電力を低下させる
ためには、InAs、InSb、GaSbなどの狭エネ
ルギーギャップ半導体が適している。これは、エネルギ
ーギャップΔが小さいため臨界電圧■。を小さくするこ
とができるからである。トンネル膜としては、Sigh
、 Al2O5等の絶縁体、あるいはAlGaAs等の
半導体が挙げられる。ゲート電極は、Au、AA等の金
属、あるいはSin GaAs等の半導体で形成される
As a semiconductor forming a PN junction, Si T GaA
It can be anything, such as s. In order to reduce power consumption, narrow energy gap semiconductors such as InAs, InSb, and GaSb are suitable. This is a critical voltage ■ because the energy gap Δ is small. This is because it is possible to make it smaller. As a tunnel film, Sigh
, an insulator such as Al2O5, or a semiconductor such as AlGaAs. The gate electrode is formed of a metal such as Au or AA, or a semiconductor such as Sin GaAs.

次に具体的材料及び特性等について説明する。Next, specific materials, characteristics, etc. will be explained.

(1)  具体的材料 P形半導体1及びN形半導体2は次の通シでおる。(1) Specific materials The P-type semiconductor 1 and the N-type semiconductor 2 are as follows.

基本的には、PN接合を形成できる半導体であればどの
ようなものでもよい。アバランシェホトダイオードに使
用されているものとしてはInk。
Basically, any semiconductor may be used as long as it can form a PN junction. Ink is used for avalanche photodiodes.

GaAs+ Ge等、また、光の波長の関係でホトダイ
オードとしては実現されていないその他の半導体、Si
、 SiC等、また低い電界で電子雪崩増幅を引き起こ
すために本デバイスの動作電圧、消費電力の低減が期待
されるInAs、InSb、Garb、 GaInAs
、pbTe、CdTe等の狭エネルギーギャップ半導体
などが挙げられる。
GaAs + Ge, etc., and other semiconductors that have not been realized as photodiodes due to the wavelength of light, Si
, SiC, etc., as well as InAs, InSb, Garb, and GaInAs, which are expected to reduce the operating voltage and power consumption of this device because they cause electron avalanche amplification in low electric fields.
, pbTe, CdTe, and other narrow energy gap semiconductors.

トンネル膜3は次の通シである。The tunnel membrane 3 has the following structure.

1のP形半導体と2のN形半導体との接合領域に形成さ
れる空乏層に対してエネルギーのバリアを作るためのも
ので、絶縁体と半導体の2つの種類に分けられる。絶縁
体としては、SiO!、 SiO+SiN+ Alto
nなど、また1と2の半導体の醸化物(形成法としては
、自然酸化、陽極酸化、プラズマ酸化等)が挙げられる
。半導体としては、1及び2の半導体に比べて電子親和
力が小さい半導体、例えば、1.2の半導体がSiの場
合はSin、 InPなど、1,2の半導体がGaIn
Asの場合はGaAs 。
It is used to create an energy barrier for the depletion layer formed in the junction region between the P-type semiconductor (1) and the N-type semiconductor (2), and is divided into two types: insulators and semiconductors. As an insulator, SiO! , SiO+SiN+Alto
n, etc., and also compounds of semiconductors 1 and 2 (formation methods include natural oxidation, anodic oxidation, plasma oxidation, etc.). As a semiconductor, a semiconductor having a lower electron affinity than the semiconductors 1 and 2, for example, if the semiconductor 1.2 is Si, it is Sin, InP, etc., and the semiconductors 1 and 2 are GaIn.
For As, GaAs.

AlGaAs、AA’As等が挙げられる。Examples include AlGaAs and AA'As.

ゲート電極4は、Aul AJI MOl Inなどの
金属、あるいは縮退半導体である。
The gate electrode 4 is a metal such as Au AJI MOL In or a degenerate semiconductor.

(2)トンネル膜3の厚みについて。(2) Regarding the thickness of the tunnel film 3.

ゲート電極4から1のP形半導体と2のN形半導体との
接合領域に形成される空乏層にホットエレクトロン(ホ
ール)ヲトンネル注入する必要があるため、3のトンネ
ル膜の厚みはエレクトロン、あるいはホールのトンネル
現象が顕著になるように極めて薄くする必要がある。数
値的には教師以下であれば充分であろう〇 (3)性能 g、11について 注入されるホットエレクトロン(ホール)の数に対する
雪崩増幅によシ生成されるエレクトロン、あるいはホー
ルの数の比Mは、理想的には、Mccl/(1(V/V
c)”) となる。ここで、VはPN接合に印加された逆方向電圧
、vcは雪崩増幅を引き起こす臨界電圧、n(<1)は
常数である。これから注入電流工0に対する素子電流工
の比を求めると、 I / Io ” M” 1 / (1(V/Vc)”
 )となる。従って、■=■。の時はI / I oは
理想的には無限大になる。また、ゲート電圧をvoとす
ると、相互コンダクタンスg1は、 g、:aI/ava となるので、gmも理想的には無限大の大きさになる0 実際は、寄生抵抗による電圧降下、あるいは接合の端部
周辺への電界集中によシ空乏層に電界が一様ではなくな
ったシ、制限されたすするため、Mは有限の値とな’)
 、Vc近傍での電流の立上シが少し鈍化する。この鈍
化の程度は、デバイスの構造、材料等に大きく依存する
ので定量的に評価するのは困難である。しかし、従来の
3端子デバイスに比べると、はるかく大きなg!、lが
期待できると考えられる。
Since it is necessary to tunnel hot electrons (holes) from the gate electrode 4 into the depletion layer formed in the junction region between the P-type semiconductor 1 and the N-type semiconductor 2, the thickness of the tunnel film 3 is large enough to accommodate electrons or holes. It is necessary to make it extremely thin so that the tunneling phenomenon becomes noticeable. Numerically, it would be sufficient if it was less than the teacher.〇 (3) Performance g, ratio M of the number of electrons or holes generated by avalanche amplification to the number of hot electrons (holes) injected with respect to 11 is ideally Mccl/(1(V/V
c)") Here, V is the reverse voltage applied to the PN junction, vc is the critical voltage that causes avalanche amplification, and n (<1) is a constant. From this, the element current factor for the injection current factor 0 is Find the ratio of I/Io ”M” 1/(1(V/Vc)”
). Therefore, ■=■. Ideally, I/Io would be infinite. Also, if the gate voltage is vo, the mutual conductance g1 is g, :aI/ava, so gm ideally has an infinite size.In reality, the voltage drop due to parasitic resistance or the voltage drop at the edge of the junction M is a finite value because the electric field is no longer uniform in the depletion layer due to concentration of the electric field around the depletion layer and is restricted.
, the rise of the current near Vc is slightly slower. The degree of this slowing largely depends on the structure, material, etc. of the device, so it is difficult to quantitatively evaluate it. However, compared to conventional three-terminal devices, g! , l can be expected.

速度について。About speed.

エレクトロン、あるいはホールは、基本的には高電界中
での飽和速度Vで移動する。(雪崩増幅に要する時間が
必要であるため、平均速度は飽和速度より小さくなる。
Electrons or holes basically move at a saturation velocity V in a high electric field. (Due to the time required for avalanche amplification, the average velocity will be less than the saturation velocity.

但し、そのオーダは変わらない。)従って、空乏層の長
さをLとすると、空乏層のエレクトロン(ホール)の走
行時間tは、t〜L/v。
However, the order remains unchanged. ) Therefore, if the length of the depletion layer is L, the transit time t of electrons (holes) in the depletion layer is t~L/v.

となる。■、は半導体の種類には余り依存せず、107
cm/sのオーダであるo L=10nmとすると、t
=o、ip3となる。 この速度は、従来の3端子デバ
イスに比べ、1桁から2桁程度高速である。
becomes. ■ does not depend much on the type of semiconductor, 107
If o L = 10 nm, which is on the order of cm/s, t
=o, ip3. This speed is about one to two orders of magnitude faster than conventional three-terminal devices.

(第二の実施例) 第6図には、本発明の第二の実施例を示す。ゲート電極
4をAu、AJ等の金属とし接合部に直接接触させる構
造を持つ。ポテンシャル過渡部中心における2方向のエ
ネルギーバンドの模式図第7図(a) (b) K示す
。接合境界領域部とゲー ト電極の界面にはショットキ
ーバリヤが形成される。voを印加するとショットキー
バリヤを通すトンネルによシ、ホットエレクトロン、あ
るいはホットホールが接合部に注入される。第一の実施
例とはホットエレクトロン、ホットホールの注入手段が
異なるたけで、動作原理、機能等は同じである。
(Second Embodiment) FIG. 6 shows a second embodiment of the present invention. The gate electrode 4 is made of a metal such as Au or AJ and has a structure in which it is brought into direct contact with the junction. Schematic diagrams of energy bands in two directions at the center of the potential transition region are shown in FIGS. 7(a) and 7(b). A Schottky barrier is formed at the interface between the junction boundary region and the gate electrode. When vo is applied, hot electrons or hot holes are injected into the junction by tunneling through the Schottky barrier. The operating principle, functions, etc. are the same as in the first embodiment, except for the means for injecting hot electrons and hot holes.

次に、具体的材料について説明する。Next, specific materials will be explained.

1のP形半導体、2のN形半導体の材料は第1金属であ
る。例えば、1.2がGaAsであればAu。
The material of the P-type semiconductor 1 and the N-type semiconductor 2 is the first metal. For example, if 1.2 is GaAs, it is Au.

AJ 、 Ti / AJ 、 WS i  Ta等、
1,2がInSbであれI ばAg* Auなどが挙げられる。
AJ, Ti/AJ, WS i Ta, etc.
If 1 and 2 are InSb, Ag*Au, etc. can be mentioned.

トンネル注入とショットキー注入とで性能は若干具なる
が本質的には大差ない。
There is a slight difference in performance between tunnel injection and Schottky injection, but there is essentially no difference.

(第三の実施例) 第8図には、本発明の第三の実施例を示す。雪崩増幅領
域は、半導体5とその親和力よ)小さい電子親和力の半
導体6からなる超格子6p形、およびN形の半導体7,
8で挾む構造によυ形成される。第9図には臨界電圧に
近い電圧を印加した場合のX方向のエネルギーバンドの
模式図を示す。
(Third Embodiment) FIG. 8 shows a third embodiment of the present invention. The avalanche amplification region consists of a superlattice 6 consisting of a semiconductor 5 and a semiconductor 6 having a small electron affinity, and an N-type semiconductor 7,
It is formed by the structure sandwiched by 8. FIG. 9 shows a schematic diagram of the energy band in the X direction when a voltage close to the critical voltage is applied.

超格子部の半導体5と6の界面に生じるポテンシャル差
により、キャリヤが加速され雪崩増幅を引き起こす。ホ
ットエレクトロン、あるいはホットホールの注入手段と
しては、第一、および第二の実施例で述べたトンネル膜
、ショットキーバリヤを通すトンネル注入が用いられる
The potential difference generated at the interface between semiconductors 5 and 6 in the superlattice portion accelerates carriers, causing avalanche amplification. As a means for injecting hot electrons or hot holes, tunnel injection through the tunnel film or Schottky barrier described in the first and second embodiments is used.

半導体5としてはGaAa、 InAs、 GaIn、
AS、  半導体6としてはAJxGa 1−、 As
などを用いる。Xの値を傾斜バンド構造になるように場
所的に変化させることによシ、臨界電圧に近い電圧を印
加した場合に半導体6での電界を零にすることができる
As the semiconductor 5, GaAa, InAs, GaIn,
AS, semiconductor 6 is AJxGa 1-, As
etc. By locally varying the value of X so as to form a tilted band structure, the electric field in the semiconductor 6 can be made zero when a voltage close to the critical voltage is applied.

この部分にゲート電極を形成すると、この領域にわたっ
て一様にホットエレクトロン、あるいはホットホールを
注入できる。7,8は半導体(P型。
If a gate electrode is formed in this portion, hot electrons or hot holes can be uniformly injected over this region. 7 and 8 are semiconductors (P type.

N型、第8図に図示の通シ)であυ、前記半導体5と同
一の場合もある。従って、第一の実施例に比べ注入効率
を上げることができ、さらは高gfIl化を実現できる
。動作原理1機能等は第一の実施例と同じである。
It may be of N type (through type shown in FIG. 8) and may be the same as the semiconductor 5 described above. Therefore, the injection efficiency can be increased compared to the first embodiment, and furthermore, high gfl can be achieved. The operating principle, functions, etc. are the same as in the first embodiment.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によるホットエレクトロン
デバイスは高速特性、高相互コンダクタンス特性を持っ
ており、超高速LSI、あるいは超高周波増幅回路等の
基本3端子デバイスとして幅広く応用される。
As explained above, the hot electron device according to the present invention has high-speed characteristics and high mutual conductance characteristics, and is widely applied as a basic three-terminal device such as an ultra-high-speed LSI or an ultra-high frequency amplifier circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来の半導体3端子デバイスの基本動作原理
を説明する観念図、 第2図は、本発明によるホットエレクトロンデバイスの
第一の実施例を示しその基本構造を説明する図、 第3図は、第一の実施例のホットエレクトロンデバイス
のX方向のエネルギーバンドの模式図、第4図は、第一
の実施例のホットエレクトロンデバイスの素子電流・素
子電圧特性の模式図、第5図は、第一の実施例のホット
エレクトロンデバイスのポテンシャル過渡部中心におけ
る2方向のエネルギーバンドの模式図、 第6図は、本発明によるホットエレクトロンデバイスの
第二の実施例を示しその基本構造を説明する図、 第7図は、第二の実施例のホットエレクトロンデバイス
のポテンシャル過渡部中心における2方向のエネルギー
バンドの模式図、 第8図は、本発明によるホットエレクトロンデバイスの
第三の実施例を示しその基本構造を説明する図、 第9図は、第三の実施例のホットエレクトロンデバイス
のX方向のエネルギーバンドの模式図である。 1・・・P形半導体 2・・・N形半導体 3・・・トンネル膜 4・・・ゲート電極、 5・・・半導体 6・・・半導体5の電子親和力よυ小さい電子親和力の
半導体 7.8・・・半導体(P型、N型) 第  1  図 第  2  図 第  3  図
FIG. 1 is a conceptual diagram explaining the basic operating principle of a conventional semiconductor three-terminal device. FIG. 2 is a diagram showing a first embodiment of a hot electron device according to the present invention and explaining its basic structure. The figure is a schematic diagram of the energy band in the X direction of the hot electron device of the first example, FIG. 4 is a schematic diagram of the device current/device voltage characteristics of the hot electron device of the first example, and FIG. is a schematic diagram of energy bands in two directions at the center of the potential transition region of the hot electron device of the first embodiment, and FIG. 6 shows the second embodiment of the hot electron device according to the present invention and explains its basic structure. FIG. 7 is a schematic diagram of energy bands in two directions at the center of the potential transition region of the hot electron device according to the second embodiment, and FIG. 8 is a diagram showing the third embodiment of the hot electron device according to the present invention. FIG. 9 is a schematic diagram of the energy band in the X direction of the hot electron device of the third embodiment. 1... P-type semiconductor 2... N-type semiconductor 3... Tunnel film 4... Gate electrode 5... Semiconductor 6... Semiconductor with electron affinity υ smaller than the electron affinity of semiconductor 5 7. 8...Semiconductor (P type, N type) Figure 1 Figure 2 Figure 3

Claims (5)

【特許請求の範囲】[Claims] (1)雪崩増幅を引き起こす半導体領域と、該雪崩増幅
領域にエネルギーの高い電子、あるいはホールを注入す
る手段とを具備することを特徴とするホツトエレクトロ
ンデバイス。
(1) A hot electron device comprising a semiconductor region that causes avalanche amplification and means for injecting high-energy electrons or holes into the avalanche amplification region.
(2)前記注入手段を、絶縁体、あるいは半導体をバリ
ヤとするトンネル現象で行うことを特徴とする特許請求
の範囲第1項記載のホツトエレクトロンデバイス。
(2) The hot electron device according to claim 1, wherein the injection means is performed by tunneling using an insulator or a semiconductor as a barrier.
(3)前記注入手段を、金属・半導体間のショットキー
バリヤとするトンネル現象で行うことを特徴とする特許
請求の範囲第1項記載のホツトエレクトロンデバイス。
(3) The hot electron device according to claim 1, wherein the injection means is performed by a tunneling phenomenon using a Schottky barrier between a metal and a semiconductor.
(4)前記雪崩増幅領域を、PN半導体接合の空乏層で
構成することを特徴とする特許請求の範囲第1項記載の
ホツトエレクトロンデバイス。
(4) The hot electron device according to claim 1, wherein the avalanche amplification region is constituted by a depletion layer of a PN semiconductor junction.
(5)前記雪崩増幅領域を、電子親和力の異なる半導体
の超格子で構成することを特徴とする特許請求の範囲第
1項記載のホツトエレクトロンデバイス。
(5) The hot electron device according to claim 1, wherein the avalanche amplification region is constructed of a superlattice of semiconductors having different electron affinities.
JP62037302A 1987-02-20 1987-02-20 Hot electron device Expired - Lifetime JPH081951B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62037302A JPH081951B2 (en) 1987-02-20 1987-02-20 Hot electron device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62037302A JPH081951B2 (en) 1987-02-20 1987-02-20 Hot electron device

Publications (2)

Publication Number Publication Date
JPS63204760A true JPS63204760A (en) 1988-08-24
JPH081951B2 JPH081951B2 (en) 1996-01-10

Family

ID=12493909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62037302A Expired - Lifetime JPH081951B2 (en) 1987-02-20 1987-02-20 Hot electron device

Country Status (1)

Country Link
JP (1) JPH081951B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009113582A1 (en) * 2008-03-14 2009-09-17 日本電気株式会社 Semiconductor apparatus and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58216471A (en) * 1982-06-09 1983-12-16 Nec Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58216471A (en) * 1982-06-09 1983-12-16 Nec Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009113582A1 (en) * 2008-03-14 2009-09-17 日本電気株式会社 Semiconductor apparatus and method of manufacturing the same
JP5541154B2 (en) * 2008-03-14 2014-07-09 日本電気株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH081951B2 (en) 1996-01-10

Similar Documents

Publication Publication Date Title
JP2773487B2 (en) Tunnel transistor
Ahmed et al. Single-electron devices
JPS6327065A (en) Hetero-junction double-channel semiconductor device, field effect transistor to which the device is applied and apparatus with negative conductance to which the semiconductor is applied
JPS60142580A (en) Transistor device
JPS6331173A (en) Semiconducotr device
US3263095A (en) Heterojunction surface channel transistors
JPS63204760A (en) Hot electron device
JPH07161965A (en) Semiconductor device and multivalued logical circuit
Salloch et al. Thermopower-enhanced efficiency of Si/SiGe ballistic rectifiers
Pingue et al. Coulomb blockade directional coupler
JPH0354465B2 (en)
Singh et al. A Review on Graphene Transistors
JPH0337737B2 (en)
JP2675925B2 (en) MOS FET
Takahashi et al. Single-Electron Logic Devices
Park Tunneling field-effect transistors for ultra-low-power application
Chauhan et al. Graphene nano-wire TFET with extremely Low SS
Collins et al. Experimental observation of large room‐temperature current gains in a Stark effect transistor
JPH07263708A (en) Tunnel transistor
Buot et al. Dependence of gate control on the aspect ratio in metal/metal-oxide/metal tunnel transistors
JP2778447B2 (en) Tunnel transistor and manufacturing method thereof
Batakala et al. Development and Analysis of In GaAs Nanowire Junctionless MOSFET with 10 nm gate length
JP2513118B2 (en) Tunnel transistor and manufacturing method thereof
EP0366861A1 (en) Semiconductor ballistic transistor
JPS62224969A (en) Semiconductor device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term