JPS63199459A - semiconductor equipment - Google Patents
semiconductor equipmentInfo
- Publication number
- JPS63199459A JPS63199459A JP3144987A JP3144987A JPS63199459A JP S63199459 A JPS63199459 A JP S63199459A JP 3144987 A JP3144987 A JP 3144987A JP 3144987 A JP3144987 A JP 3144987A JP S63199459 A JPS63199459 A JP S63199459A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- semiconductor device
- insulating film
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に、ダイオード等の接
合を有する半導体装置に適用して有効な技術に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a semiconductor device, and particularly to a technique that is effective when applied to a semiconductor device having a junction such as a diode.
バリキャップダイオードは、印加する電圧に応じて容量
値が変化するダイオードである(例えば、「半導体ハン
ドブック(第2版)J、昭和52年11月30日発行、
p、383〜P、387、オーム社)。従来、例えば
レジンモールドバリキャップダイオードにおいては、容
量変化比を大きくするためにpnn接合超超階段接合し
ている。そして、pn接合の電極としてはアルミニウム
(A 1.)膜又はアルミニウム−シリコン(Al−3
i)合金膜が通常使用されている。近年、このバリキャ
ップダイオードにおいては、容量変化比をより大きくす
るためにpn接合の接合深さがより浅くなってきている
。A varicap diode is a diode whose capacitance value changes depending on the applied voltage.
p, 383-P, 387, Ohmsha). Conventionally, for example, in a resin-molded varicap diode, a pnn junction is formed in a super-super step junction in order to increase the capacitance change ratio. As the electrode of the pn junction, an aluminum (A1.) film or an aluminum-silicon (Al-3
i) Alloy membranes are commonly used. In recent years, in varicap diodes, the pn junction depth has become shallower in order to increase the capacitance change ratio.
しかしながら、本発明者は、pn接合の接合深さが例え
ば1.3μm程度以下に浅くなると、ダイオードの電気
的特性の測定時に次のような問題が生じることを見い出
した。すなわち、ダイオードの電気的特性を測定するた
めに電極にプローブを立てた時、このプローブの針圧が
高いとこの針圧により生じる応力が電極を通してpn接
合の高不純物濃度領域まで達する。このため、測定のた
めにプローブによりダイオードに逆バイアスを印加した
時にこの応力に起因して電界狼中が起き、この結果、ダ
イオードの耐圧が見掛は上載下する現象が生じ、選別歩
留まりの低下を招く。この場合、針圧を低くすると前記
応力は小さくなり、上述の耐圧の低下は生じないが、針
圧が低くなるとプローブと電極との接触が良好でなくな
り、電気的測定の精度が低下するおそれがあるので好ま
しくない。However, the inventors of the present invention have found that when the junction depth of the pn junction becomes shallow, for example, about 1.3 μm or less, the following problem occurs when measuring the electrical characteristics of a diode. That is, when a probe is placed on an electrode to measure the electrical characteristics of a diode, if the needle pressure of the probe is high, the stress generated by this probe pressure reaches the high impurity concentration region of the pn junction through the electrode. For this reason, when a reverse bias is applied to the diode by a probe for measurement, an electric field is generated due to this stress, and as a result, the withstand voltage of the diode appears to increase or decrease, resulting in a decrease in the sorting yield. invite. In this case, if the stylus pressure is lowered, the stress will be smaller and the above-mentioned drop in withstand voltage will not occur, but if the stylus pressure is lowered, the contact between the probe and the electrode will not be good, which may reduce the accuracy of electrical measurements. I don't like it because it is.
本発明の目的は、電気的特性の測定時におけるプローブ
の針圧による悪影響を除去することができる技術を提供
することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a technique that can eliminate the adverse effects of probe stylus pressure when measuring electrical characteristics.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、接合に設けられている電極と、この電極の上
に部分的に設けられ、かつこの電極よりも硬度の高い物
質層と、少なくともこの物質層上に設けられ、かつ前記
電極と接続されている金属膜とを具備している。That is, an electrode provided at the junction, a material layer partially provided on this electrode and having higher hardness than this electrode, and a material layer provided at least on this material layer and connected to the electrode. It is equipped with a metal film.
−に記した手段によれば、電気的特性の測定時に金属膜
にプローブを立てた時に生じる針圧による応力は硬度の
高い物質層で吸収されるので、針圧による応力が接合に
達するのを防止することができ、従ってプローブの針圧
による悪影響を除去することができる。According to the method described in -, the stress caused by the stylus pressure that occurs when a probe is placed on a metal film during measurement of electrical characteristics is absorbed by the hard material layer, so that the stress caused by the stylus pressure does not reach the bond. Therefore, it is possible to eliminate the adverse effects caused by the needle pressure of the probe.
以下、本発明の一実施例を図面を用いて具体的に説明す
る。Hereinafter, one embodiment of the present invention will be specifically described using the drawings.
なお、実施例を説明するための全回において、同一機能
を有するものには同一符号を付け、その繰り返しの説明
は省略する。Note that throughout the description of the embodiments, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.
第1図は、本発明の一実施例によるバリキャップダイオ
ードの平面図であり、第2図は、第1図のX−X線に沿
っての断面図である。FIG. 1 is a plan view of a varicap diode according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line X--X in FIG. 1.
第1図及び第2図に示すように、本実施例によるバリキ
ャップダイオードにおいては、例えばn++型のシリコ
ン基板のような半導体基板l上に例えばn型シリコンの
ようなエピタキシャル層2が設けられ、さらにこのエピ
タキシャル層2上に例えば二酸化シリコン(Si O2
)膜のような絶縁膜3が設けられている。この絶縁膜3
には例えばほぼ正方形の平面形状を有する開口3aが設
けられ、この間口3aに対応する部分の前記エピタキシ
ャル層2中に例えばn°型の半導体領域4及び例えばp
+4型の半導体領域5が設けられている。そして、これ
らの半導体領域4.5により、接合深さの浅い超階段接
合であるpn接合が形成されている。As shown in FIGS. 1 and 2, in the varicap diode according to this embodiment, an epitaxial layer 2 made of, for example, n-type silicon is provided on a semiconductor substrate l, such as an n++ type silicon substrate, and Further, on this epitaxial layer 2, for example, silicon dioxide (SiO2
) is provided with an insulating film 3 such as a film. This insulating film 3
For example, an opening 3a having a substantially square planar shape is provided in the epitaxial layer 2 in a portion corresponding to the opening 3a, and an n° type semiconductor region 4 and a p
A +4 type semiconductor region 5 is provided. These semiconductor regions 4.5 form a pn junction, which is a hyperstep junction with a shallow junction depth.
前記開口3aの内部における前記半導体領域5の上には
、例えばアルミニウム膜から成る電極6が設けられてい
る。この電極6は、前記半導体領域5のほぼ全面に亘っ
て設けられているため、このコンタクト部の接触抵抗を
極めて小さくすることができる。符号7は、例えばS
i O2膜、窒化シリコン(Si3N4)膜等の一般に
硬度の高い絶縁膜であり、この絶縁膜7にはこの絶縁膜
7が例えば前記電極6の一つの隅部及び絶縁膜3のみを
覆うように開ロアaが設けられている。そして、この開
ロアaを通じて前記電極6上に例えばA1膜、Al5j
膜のような後述のプローブ測定用の金属膜8が設けられ
ている。この金属膜8の一部は前記絶縁膜7上に延在し
、この部分に後述のプローブ9を立てて電気的特性の測
定を行うことができるようになっている。この金属膜8
は前記半導体領域5よりも大きさが小さく、この半導体
領域5よりも内側にあるので、金属膜8と絶縁膜7.3
とエピタキシャル層2とにより形成されるキャパシタに
よる浮遊容量はほとんど無視することができる。An electrode 6 made of, for example, an aluminum film is provided on the semiconductor region 5 inside the opening 3a. Since this electrode 6 is provided over almost the entire surface of the semiconductor region 5, the contact resistance of this contact portion can be made extremely small. The code 7 is, for example, S
i The insulating film 7 is generally a hard insulating film such as an O2 film or a silicon nitride (Si3N4) film, and the insulating film 7 is coated in such a way that it covers, for example, only one corner of the electrode 6 and the insulating film 3. An open lower lower a is provided. For example, an A1 film, an Al5j
A metal film 8 for probe measurement, which will be described later, is provided. A part of this metal film 8 extends over the insulating film 7, and a probe 9, which will be described later, can be set up in this part to measure the electrical characteristics. This metal film 8
is smaller in size than the semiconductor region 5 and is located inside the semiconductor region 5, so that the metal film 8 and the insulating film 7.3
The stray capacitance due to the capacitor formed by the epitaxial layer 2 and the epitaxial layer 2 can be almost ignored.
本実施例によるダイオードの電気的特性を測定する場合
には、第2図に示すように前記絶縁膜7上に延在する金
属膜8にプローブ9を立てる。この際、このプローブ9
の針圧による応力が金属膜8に生じるが、この応力は硬
度の高い前記絶縁膜7で吸収され、あるいは完全に吸収
されなくとも著しく減少する。このため、針圧による応
力が電極6及び半導体領域4に達することがなくなる。When measuring the electrical characteristics of the diode according to this embodiment, a probe 9 is erected on the metal film 8 extending on the insulating film 7, as shown in FIG. At this time, this probe 9
Stress due to the stylus pressure is generated in the metal film 8, but this stress is absorbed by the insulating film 7, which has high hardness, or even if it is not completely absorbed, it is significantly reduced. Therefore, the stress caused by the needle pressure does not reach the electrode 6 and the semiconductor region 4.
これによって、電気的特性の測定時にプローブ9により
接合に逆バイアスを印加しても針圧による応力に起因す
る電界集中の効果によりダイオードの耐圧が低下するの
を防止することができ、選別歩留まりの低下やばらつき
が生じることがない。As a result, even if a reverse bias is applied to the junction by the probe 9 when measuring the electrical characteristics, it is possible to prevent the breakdown voltage of the diode from decreasing due to the effect of electric field concentration caused by stress due to the stylus pressure, and the screening yield can be reduced. No deterioration or variation occurs.
従って、プローブ針9を立てることによる悪影響を除去
することができる。また、このため針圧を十分に高くす
ることができるので、プローブ9と金属膜8との良好な
接触が可能となり、従って電気的特性の高精度化を図る
ことができる。Therefore, the adverse effects caused by raising the probe needle 9 can be eliminated. Furthermore, since the stylus pressure can be made sufficiently high, good contact between the probe 9 and the metal film 8 can be achieved, and therefore, it is possible to improve the precision of the electrical characteristics.
次に、上述のように構成された本実施例によるダイオー
ドの製造方法の一例について説明する。Next, an example of a method for manufacturing a diode according to this embodiment configured as described above will be described.
第1図及び第2図に示すように、まず半導体基板1上に
エピタキシャル成長によりエピタキシャル層2を形成し
た後、このエピタキシャル層2の表面を熱酸化すること
により絶縁膜3を形成する。As shown in FIGS. 1 and 2, an epitaxial layer 2 is first formed on a semiconductor substrate 1 by epitaxial growth, and then an insulating film 3 is formed by thermally oxidizing the surface of this epitaxial layer 2.
次に、この絶縁膜3の所定部分をエツチング除去して開
口3aを形成する。次に、この間口3aを通して前記エ
ピタキシャル層2中にn型不純物をイオン打ち込みして
半導体領域4を形成する。次に、例えば前記開口3aよ
りも少し大きい開口を有するフォトレジスト(図示せず
)を前記絶縁膜3上に設け、このフォトレジストをマス
クとして前記エピタキシャル層2中にp型不純物をイオ
ン=7−
打ち込みすることにより、半導体領域5を形成する。次
に、全面に例えばアルミニウム膜を形成し、このアルミ
ニウム膜をエツチングにより所定形状にパターンニング
して電極6を形成する。次に、全面に例えばCVDによ
り絶縁膜7を形成した後、この絶縁膜7の所定部分をエ
ツチング除去して開ロアaを形成する。次に、全面に金
属膜8を形成した後、この金属膜9をエツチングにより
所定形状にパターンニングし、目的とするダイオードを
完成させる。Next, a predetermined portion of this insulating film 3 is removed by etching to form an opening 3a. Next, an n-type impurity is ion-implanted into the epitaxial layer 2 through this opening 3a to form a semiconductor region 4. Next, for example, a photoresist (not shown) having an opening slightly larger than the opening 3a is provided on the insulating film 3, and using this photoresist as a mask, p-type impurity ions are ionized into the epitaxial layer 2=7- By implanting, a semiconductor region 5 is formed. Next, for example, an aluminum film is formed on the entire surface, and this aluminum film is patterned into a predetermined shape by etching to form the electrode 6. Next, after forming an insulating film 7 on the entire surface by, for example, CVD, a predetermined portion of this insulating film 7 is removed by etching to form an open lower a. Next, after forming a metal film 8 on the entire surface, this metal film 9 is patterned into a predetermined shape by etching to complete the intended diode.
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。The present invention has been specifically explained above based on examples, but
It goes without saying that the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the spirit thereof.
例えば、絶縁膜7の代わりに例えばタングステン、モリ
ブデン、チタン、タンタル等の硬度の高い高融点金属膜
やこれらのシリサイド膜を用いてもよい。また、これら
の絶縁膜7、高融点金属膜等が前記電極6を覆う部分の
形状は必要に応じて変更可能であり、例えばこれらをプ
ローブ9が立てられる部分の金属膜8の下方にのみ設け
てもよい。さらに、本発明は、接合の浅いツェナーダイ
オード、低電流電圧特性を有するショットキーバリアダ
イオード等の接合を有する各種半導体装置に適用するこ
とができる。For example, instead of the insulating film 7, a film of a high-hardness, high-melting point metal such as tungsten, molybdenum, titanium, or tantalum, or a silicide film of these metals may be used. Further, the shape of the portion where the insulating film 7, high-melting point metal film, etc. cover the electrode 6 can be changed as necessary; for example, these may be provided only under the metal film 8 where the probe 9 is erected. It's okay. Furthermore, the present invention can be applied to various semiconductor devices having junctions such as Zener diodes with shallow junctions and Schottky barrier diodes with low current-voltage characteristics.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
すなわち、電気的特性の測定時におけるプローブの針圧
による悪影響を除去することができる。That is, it is possible to eliminate the adverse effects caused by the stylus pressure of the probe when measuring electrical characteristics.
第1図は、本発明の一実施例によるバリキャップダイオ
ードを示す平面図、
第2図は、第1図のX−X線に沿っての断面図である。
図中、1・・・半導体基板、2・・エピタキシャル層、
3・・・絶縁膜、4.5・・・半導体領域、6・・電極
、7・・・絶縁膜(物質層)8・・・金属膜、9 ・プ
ローブである。FIG. 1 is a plan view showing a varicap diode according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line XX in FIG. 1. In the figure, 1... semiconductor substrate, 2... epitaxial layer,
3... Insulating film, 4.5... Semiconductor region, 6... Electrode, 7... Insulating film (material layer) 8... Metal film, 9 - Probe.
Claims (1)
られている電極と、この電極の上に部分的に設けられ、
かつこの電極よりも硬度の高い物質層と、少なくともこ
の物質層上に設けられ、かつ前記電極と接続されている
金属膜とを具備することを特徴とする半導体装置。 2、前記物質層が絶縁膜であることを特徴とする特許請
求の範囲第1項記載の半導体装置。 3、前記絶縁膜が二酸化シリコン膜又は窒化シリコン膜
であることを特徴とする特許請求の範囲第2項記載の半
導体装置。 4、前記物質層が硬度の高い金属膜又は金属シリサイド
膜であることを特徴とする特許請求の範囲第1項記載の
半導体装置。 5、前記電極がアルミニウム膜又はアルミニウム−シリ
コン合金膜から成ることを特徴とする特許請求の範囲第
1項〜第4項のいずれか一項記載の半導体装置。 6、前記半導体装置がバリキャップダイオード、ツェナ
ーダイオード又はショットキーバリアダイオードである
ことを特徴とする特許請求の範囲第1項〜第5項のいず
れか一項記載の半導体装置。[Claims] 1. A semiconductor device having a junction, comprising: an electrode provided at the junction; and a semiconductor device partially provided on the electrode;
A semiconductor device comprising: a material layer having a harder hardness than the electrode; and a metal film provided at least on the material layer and connected to the electrode. 2. The semiconductor device according to claim 1, wherein the material layer is an insulating film. 3. The semiconductor device according to claim 2, wherein the insulating film is a silicon dioxide film or a silicon nitride film. 4. The semiconductor device according to claim 1, wherein the material layer is a metal film or a metal silicide film with high hardness. 5. The semiconductor device according to any one of claims 1 to 4, wherein the electrode is made of an aluminum film or an aluminum-silicon alloy film. 6. The semiconductor device according to any one of claims 1 to 5, wherein the semiconductor device is a varicap diode, a Zener diode, or a Schottky barrier diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144987A JPS63199459A (en) | 1987-02-16 | 1987-02-16 | semiconductor equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144987A JPS63199459A (en) | 1987-02-16 | 1987-02-16 | semiconductor equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63199459A true JPS63199459A (en) | 1988-08-17 |
Family
ID=12331561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3144987A Pending JPS63199459A (en) | 1987-02-16 | 1987-02-16 | semiconductor equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63199459A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113471277A (en) * | 2020-03-30 | 2021-10-01 | 三菱电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
-
1987
- 1987-02-16 JP JP3144987A patent/JPS63199459A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113471277A (en) * | 2020-03-30 | 2021-10-01 | 三菱电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619050A (en) | Semiconductor acceleration sensor with beam structure | |
| KR100785605B1 (en) | Semiconductor device and manufacturing method thereof | |
| US7772669B2 (en) | Semiconductor device having an improved structure for high withstand voltage | |
| EP3591698A1 (en) | Unidirectional esd protection with buried breakdown thyristor device | |
| US5869876A (en) | Semiconductor strain sensor | |
| EP0057135B1 (en) | Low resistance schottky diode on polysilicon/metal-silicide | |
| US4908679A (en) | Low resistance Schottky diode on polysilicon/metal-silicide | |
| US10545055B2 (en) | Electronic device including a temperature sensor | |
| JP3590207B2 (en) | MOS capacitor | |
| JPS63199459A (en) | semiconductor equipment | |
| EP4386855A1 (en) | Semiconductor device with improved mechanical stress resistance | |
| EP0151004A2 (en) | Schottky barrier diodes | |
| US11195772B2 (en) | CMOS based devices for harsh media | |
| JP2002162303A (en) | Pressure sensor | |
| CN100446276C (en) | Punch-through diode and method for manufacturing the same | |
| US5883416A (en) | Gate-contact structure to prevent contact metal penetration through gate layer without affecting breakdown voltage | |
| JPH08107222A (en) | Zener diode | |
| JPS63208231A (en) | Semiconductor device | |
| JPH0587137B2 (en) | ||
| JPS5936915Y2 (en) | semiconductor equipment | |
| CN112071899A (en) | Semiconductor structure and method of making the same | |
| JPH0216771A (en) | Semiconductor device | |
| JPS62272568A (en) | Semiconductor device | |
| JPH0529553A (en) | Semiconductor device | |
| JPH07153859A (en) | Semiconductor integrated circuit and its manufacture |