JPS63198434A - Synchronizing signal detecting system - Google Patents
Synchronizing signal detecting systemInfo
- Publication number
- JPS63198434A JPS63198434A JP62030812A JP3081287A JPS63198434A JP S63198434 A JPS63198434 A JP S63198434A JP 62030812 A JP62030812 A JP 62030812A JP 3081287 A JP3081287 A JP 3081287A JP S63198434 A JPS63198434 A JP S63198434A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- frame synchronization
- synchronizing signal
- frame synchronizing
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 238000012937 correction Methods 0.000 claims abstract description 13
- 230000005540 biological transmission Effects 0.000 claims abstract description 8
- 238000004891 communication Methods 0.000 claims abstract description 5
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 238000013481 data capture Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、通信回線によるディジタル・データ伝送にお
ける同期信号検出方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a synchronization signal detection method in digital data transmission over a communication line.
本発明は、通信回線によるディジタル・データ伝送にお
いて、フレーム同期信号として、第１のフレーム同期信
号に加えて誤り検出・訂正能力を持たせた第２のフレー
ム同期信号を採用することにより、データ部の開始点の
検出能力を向上させたものである。In digital data transmission via a communication line, the present invention employs, as a frame synchronization signal, a second frame synchronization signal having error detection and correction capabilities in addition to the first frame synchronization signal. This improves the ability to detect the starting point.
通信回線を利用してディジタル・データ伝送を行う場合
、送信側ではビット同期信号、フレーム同期信号に続い
てデータ部を送信し、受信側ではビット同期信号の区間
で受信信号のクロックを再生しビット同期がとれた後、
データ部の開始点を検出すべくフレーム同期信号の照合
を行い、予め設定されているフレーム同期信号のパター
ンと比較した結果、一致した場合には以後の受信データ
をデータ部とみなす、しかし、もし受信フレーム同期信
号中に１ビツトあるいはそれ以上の誤りが発止すると、
フレーム同期信号には誤り検出・訂正能力がないため、
フレーム同期信号が検出できず、データ部の開始点がわ
からないことになる。When transmitting digital data using a communication line, the transmitting side transmits the data part following the bit synchronization signal and frame synchronization signal, and the receiving side regenerates the clock of the received signal during the bit synchronization signal section and transmits the bits. After synchronization,
The frame synchronization signal is checked to detect the starting point of the data part, and as a result of comparing it with a preset frame synchronization signal pattern, if they match, the subsequent received data is considered to be the data part.However, if If one or more bit errors occur in the received frame synchronization signal,
Since frame synchronization signals do not have error detection and correction capabilities,
The frame synchronization signal cannot be detected, and the starting point of the data section cannot be determined.
従来、この様な場合に受信側では、タイマーを用いて予
め設定しておいた時間内フレーム同期信号の検出に努め
、タイマーがタイムアツプした時点でフレーム同期信号
が検出されていないことで、フレーム同期信号が検出で
きなかったと判断するか、あるいは、フレーム同期信号
のパターンに対して１ビツトあるいは２ビツト程度の誤
りがあってもこれを擬似的なフレーム同期信号とみなし
以後の受信データをデータ部として取り込み、データ部
の復号化、エラー訂正処理後エラーが検出された時点で
フレーム同期信号を検出できなかったと判断するなどの
手段によってフレーム同期信号を検出できなかったこと
を認識し、その旨を送信側に伝え、送信側では改めてビ
ット同期信号からの再伝送を行っていた。Conventionally, in such cases, the receiving side uses a timer to try to detect a frame synchronization signal within a preset time, and if the frame synchronization signal is not detected when the timer times up, the frame synchronization is It is determined that the signal cannot be detected, or even if there is an error of about 1 or 2 bits in the frame synchronization signal pattern, this is regarded as a pseudo frame synchronization signal and the subsequent received data is treated as the data part. It recognizes that the frame synchronization signal could not be detected by means such as determining that the frame synchronization signal could not be detected at the time when an error is detected after importing, decoding the data part, and error correction processing, and transmits a message to that effect. The transmitting side then retransmitted the bit synchronization signal.
しかしながら、上記の様な方式ではフレーム同期信号に
誤りが発生した場合に、受信側でフレーム同期信号の検
出を行えなかったことを認識するまでに多くの時間を要
してしまうこと、又フレーム同期信号に発生したわずか
な誤りのために、全データの再伝送が必要になってしま
うこと、などのためにシステムの伝送効率の低下を招く
という欠点を有していた。However, with the above method, if an error occurs in the frame synchronization signal, it takes a long time for the receiving side to recognize that the frame synchronization signal could not be detected. This method has the disadvantage that a slight error that occurs in the signal requires retransmission of all the data, resulting in a reduction in the transmission efficiency of the system.
上記問題点を解決するために本発明においては、従来の
フレーム同期信号の直後に誤り検出・訂正能力をもたせ
た第２のフレーム同期信号を配置することにより、受信
側におけるフレーム同期信号の検出手段を強化した。In order to solve the above problems, in the present invention, a frame synchronization signal detection means on the receiving side is provided by placing a second frame synchronization signal having error detection and correction capabilities immediately after the conventional frame synchronization signal. has been strengthened.
上記の様な構成によれば、第１のフレーム同期（３号に
誤りが含まれている場合においても、誤り検出・訂正能
力をもつ第２のフレーム同期信号を用いてフレーム同期
信号の検出の可能性を高くすることができ、一方誤りの
発生が多くフレーム同期信号を検出できなかった場合に
おいても、その情報を短時間で認識することができる。According to the above configuration, even if the first frame synchronization (no. On the other hand, even if many errors occur and a frame synchronization signal cannot be detected, the information can be recognized in a short time.
以下にこの発明の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described below based on the drawings.
送信データの構成を示す第１図において、ビット同期信
号１、第１のフレーム同期信号２に続いて誤り訂正能力
をもつ第２のフレーム同期信号３があり、その後にデー
タ部４が配置されている。In FIG. 1 showing the structure of transmission data, a bit synchronization signal 1 and a first frame synchronization signal 2 are followed by a second frame synchronization signal 3 having an error correction capability, followed by a data section 4. There is.
第２のフレーム同期信号として、例えば第１のフレーム
同期信号と同一のパターンにパリティ・ビットを付加し
、ハーゲルバーガ−符号に符号化したものを用いる。As the second frame synchronization signal, for example, a signal obtained by adding parity bits to the same pattern as the first frame synchronization signal and encoding it into a Hagelberger code is used.
第２図はフレーム同期信号検出部のハードウェアイメー
ジを示すブロック図で、５は受信データ、６はピント同
期信号により再生したクロフク、７は第１のフレーム同
期信号検出回路、８は第２のフレーム同期信号復号・訂
正回路、９は前記第２のフレーム同期信号復号・訂正回
路８の結果について第２のフレーム同期信号に含まれて
いるパリティ・ビットを用いてエラーの有無を調べるパ
リティ・チェック回路、１０はデータ部取り込み回路、
１１は第２のフレーム同期信号がエラーなしで検出でき
た場合に前記データ取り込み回路１０へのデータ部の取
り込み開始のトリガーとなる第２フレーム同期ＯＫ信号
、１２は第２のフレーム同期信号でエラーを検出した際
、フレーム同期信号エラー処理部へエラー検出を伝える
第２フレーム同期エラー信号、１４は前記第１のフレー
ム同期信号検出回路７において、予め設定したある条件
を満たして第１のフレーム同期信号パターンと一致した
ことを前記第２のフレーム同期信号復号・訂正回路８へ
伝える第１フレーム同期ＯＫ信号である。ここである条
件とは、第１のフレーム同期信号中にどの様なパターン
の誤りがどの程度台まれても第１のフレーム同期信号と
みなすかの制限条件であり、予め設定してお（。FIG. 2 is a block diagram showing the hardware image of the frame synchronization signal detection section, where 5 is the received data, 6 is the clock reproduced by the focus synchronization signal, 7 is the first frame synchronization signal detection circuit, and 8 is the second frame synchronization signal detection circuit. A frame synchronization signal decoding/correction circuit 9 performs a parity check to check whether or not there is an error in the result of the second frame synchronization signal decoding/correction circuit 8 using the parity bit included in the second frame synchronization signal. circuit, 10 is a data section import circuit;
Reference numeral 11 indicates a second frame synchronization OK signal that triggers the start of importing the data portion into the data capture circuit 10 when the second frame synchronization signal is detected without error, and reference numeral 12 indicates an error in the second frame synchronization signal. When a preset condition is met, a second frame synchronization error signal 14 conveys error detection to the frame synchronization signal error processing section. This is a first frame synchronization OK signal that conveys to the second frame synchronization signal decoding/correction circuit 8 that the signal pattern matches the first frame synchronization signal pattern. Here, the condition is a limiting condition that determines what type of error pattern and how much error may occur in the first frame synchronization signal to be considered as the first frame synchronization signal, and is set in advance (.
本実施例では、第１のフレーム同期信号全ビット中に誤
りビットが２ビツト以内であることを条件としている。In this embodiment, the condition is that there are no more than two error bits in all the bits of the first frame synchronization signal.
次に動作について説明する。第３図は動作の流れを示す
フローチャートである。受信側ではまずビット同期がと
れた後、受信データ列の中に第１のフレーム同期信号パ
ターンと誤りが２ビツト以内の検出を行う、これが検出
されると次に第２のフレーム同期信号を取り込む、前述
した様に、第２のフレーム同期信号は誤り検出・訂正能
力をもつものであり、本実施例では第１のフレーム同期
信号と同一のパターンにパリティ・ビットを付加し、そ
れをハーゲルバーガ−符号に符号化したものである。そ
こで、取り込んだデータを復号・訂正しパリティ・チェ
ックによりエラーの有無を調べた結果、エラーが存在し
なければ、仮に第１のフレーム同期信号に誤りが１ビツ
ト、あるいは２ビツト含まれていた場合でも、これをフ
レーム同期信号とみなすことができ、以後の受信データ
をデータ部として取り込むことができる。Next, the operation will be explained. FIG. 3 is a flowchart showing the flow of operations. On the receiving side, after bit synchronization is first achieved, the first frame synchronization signal pattern and the error within 2 bits are detected in the received data string. When this is detected, the second frame synchronization signal is taken in. As mentioned above, the second frame synchronization signal has error detection and correction capabilities, and in this embodiment, a parity bit is added to the same pattern as the first frame synchronization signal, and the Hagelberger It is encoded into a code. Therefore, if the captured data is decoded and corrected and checked for errors using a parity check, and if there are no errors, then what if the first frame synchronization signal contains one or two bits of error? However, this can be regarded as a frame synchronization signal, and subsequent received data can be taken in as the data part.
一方、パリティ・チェックの結果エラーが存在した場合
には、伝送中のエラー発生が多かったためにフレーム同
期信号を検出することができなかったとみなし、エラー
処理として以後のデータ受信を中止する。On the other hand, if an error is found as a result of the parity check, it is assumed that the frame synchronization signal could not be detected because many errors occurred during transmission, and subsequent data reception is stopped as error processing.
−その後、送信側にデータの受信がエラー終了した旨を
伝え、再伝送の受信動作に移ることになる。- After that, it will notify the transmitting side that the data reception has ended due to an error, and move on to the retransmission reception operation.
以上説明した様に本発明によれば、フレーム同期信号受
信時の誤りピント発生によるフレーム同期信号検出エラ
ーを減らしめることによって、データ部開始点の検出精
度を高めることができ、一方フレーム同期信号検出エラ
ーが発生した場合においても、即座にそのエラー処理に
移行できることなどから、システムの伝送効率を向上さ
せることができる。As explained above, according to the present invention, by reducing frame synchronization signal detection errors caused by incorrect focus occurring when receiving a frame synchronization signal, it is possible to improve the detection accuracy of the data section start point, while detecting a frame synchronization signal. Even if an error occurs, it is possible to immediately shift to error handling, thereby improving the transmission efficiency of the system.
第１図は本発明の実施例におけるデータ構成図、第２図
は本発明の実施例のブロック図、第３図は本発明の実施
例のフローチャートである。
２・・・第１のフレーム同期信号
３・・・第２のフレーム同＋ＩＪ４信号７・・・第１の
フレーム同期信号検出回路８・・・第２のフレーム同期
信号復号・訂正回路９・・・パリティ・チェック回路
１１・・・第２フレーム同期ＯＫ信号
１４・・・第１フレーム同期ＯＫ信号
以上
出願人 セイコー電子工業株式会社
ｆｌＥＢＦ４１’１ ％’ｊｅ４：ｆ’Ｊｌ＝Ｒ＋７３
−７’ニア膚／ＮＩＩＺ第１図
オ砺５日月外大フ性９７のγ口、７図
第２図FIG. 1 is a data configuration diagram in an embodiment of the invention, FIG. 2 is a block diagram of the embodiment of the invention, and FIG. 3 is a flowchart of the embodiment of the invention. 2...First frame synchronization signal 3...Second frame synchronization signal +IJ4 signal 7...First frame synchronization signal detection circuit 8...Second frame synchronization signal decoding/correction circuit 9...・Parity check circuit 11...Second frame synchronization OK signal 14...First frame synchronization OK signal and above Applicant Seiko Electronic Industries Co., Ltd.flEBF41'1 %'je4:f'Jl=R+73
-7' Near Skin/NIIZ Figure 1 Oto 5 Sun Moon Gaidaifu Sex 97's γ Mouth, Figure 7 Figure 2
Claims (1)
号の検出において、送信側では第１のフレーム同期信号
を送出し、その直後に誤り検出・訂正能力をもたせた第
２のフレーム同期信号を送出した後データ部を送信し、 受信側では前記第１のフレーム同期信号及び第２のフレ
ーム同期信号をもとに、その後に送られてくる前記デー
タ部の開始点を検出することを特徴とする同期信号検出
方式。[Claims] In detecting a synchronization signal in digital data transmission via a communication line, the transmitting side sends out a first frame synchronization signal, and immediately thereafter a second frame synchronization signal having error detection and correction capabilities. after sending out the data part, and the receiving side detects the starting point of the data part sent thereafter based on the first frame synchronization signal and the second frame synchronization signal. Synchronous signal detection method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62030812A JPS63198434A (en) | 1987-02-13 | 1987-02-13 | Synchronizing signal detecting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62030812A JPS63198434A (en) | 1987-02-13 | 1987-02-13 | Synchronizing signal detecting system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63198434A true JPS63198434A (en) | 1988-08-17 |
Family
ID=12314102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62030812A Pending JPS63198434A (en) | 1987-02-13 | 1987-02-13 | Synchronizing signal detecting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63198434A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102957A (en) * | 1991-10-09 | 1993-04-23 | Matsushita Electric Ind Co Ltd | Circuit and method for detecting frame synchronization pattern |
-
1987
- 1987-02-13 JP JP62030812A patent/JPS63198434A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102957A (en) * | 1991-10-09 | 1993-04-23 | Matsushita Electric Ind Co Ltd | Circuit and method for detecting frame synchronization pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430740A (en) | Indication of data blocks in a frame received by a mobile phone | |
| JPH05508508A (en) | How to correct errors in transmitted data words | |
| EP0777354A3 (en) | Digital transmission apparatus using differential coding and forward error correction | |
| EP0817503B1 (en) | Decoding apparatus and decoding method | |
| JPS63198434A (en) | Synchronizing signal detecting system | |
| JPS62101173A (en) | Data retransmission system | |
| JP3316730B2 (en) | Data communication device | |
| JPS62141875A (en) | Preventing system for propagation of decoding error | |
| JP3118170B2 (en) | Moving image signal encoding / decoding method and encoding / decoding device | |
| JP2652398B2 (en) | Data transmission method | |
| JP2655099B2 (en) | Serial communication method | |
| JP2596357B2 (en) | Burst data transmission method and apparatus | |
| JPH08293801A (en) | Method and device for controlling error of digital information | |
| JP2600581B2 (en) | Code synchronization circuit | |
| JPH11298467A (en) | Frame synchronization system | |
| JP3118233B2 (en) | Moving image signal encoding / decoding method and encoding / decoding device | |
| JP2985173B2 (en) | Digital information receiver | |
| JP2751271B2 (en) | Digital transceiver | |
| JPS60236533A (en) | Data communication equipment | |
| JPH0440123A (en) | Picture data transmitting system | |
| JPH09284144A (en) | Coder, decoder, transmitter and receiver | |
| JPH08335930A (en) | Communication equipment and communication method | |
| JPH03192932A (en) | Frame constitution method and decoder | |
| JPH0761059B2 (en) | Route identification method | |
| JPH01276854A (en) | Packet transmitting system |