JPS63191474A - Masking processor - Google Patents

Masking processor

Info

Publication number
JPS63191474A
JPS63191474A JP62023855A JP2385587A JPS63191474A JP S63191474 A JPS63191474 A JP S63191474A JP 62023855 A JP62023855 A JP 62023855A JP 2385587 A JP2385587 A JP 2385587A JP S63191474 A JPS63191474 A JP S63191474A
Authority
JP
Japan
Prior art keywords
color
data
image data
masking
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62023855A
Other languages
Japanese (ja)
Other versions
JP2568187B2 (en
Inventor
Hiroyuki Ichikawa
弘幸 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62023855A priority Critical patent/JP2568187B2/en
Publication of JPS63191474A publication Critical patent/JPS63191474A/en
Application granted granted Critical
Publication of JP2568187B2 publication Critical patent/JP2568187B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Color Image Communication Systems (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Color, Gradation (AREA)
  • Color Electrophotography (AREA)

Abstract

PURPOSE:To perform a proper masking process by an inexpensive device by masking color sequential color image data consisting of plural color component signals as it is. CONSTITUTION:Respective chrominance components from a CCD line sensor 100 are converted by an analog-digital converter 110 into digital values in order. The A/D converter 110 outputs digital data in the order of B, G, R, B, G, R,.... The obtained digital data are converted by a complementary color converting circuit 120 into complementary color data Y, M, and C and outputted in the order of Y, M, C, Y, M, C.... The obtained color sequential color image data are sent to an image delay part 201, and through image data, one-clock delayed image data, and two-clock delayed image are sent to a masking part 202 respectively. The masking part 202 corrects the color blur of output ink.

Description

【発明の詳細な説明】 〔発明の属する分野〕 本発明は、カラー画像をデジタル画像処理するマスキン
グ処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to a masking processing device that digitally processes a color image.

〔従来技術の説明〕[Description of prior art]

従来、例えばデジタルカラー複写機では各色R4G、 
Hのデータを読み取り、読み取った画像データをデジタ
ル信号に変換した後、データ処理を行い、レーザービー
ムプリンタ、液晶プリンタ、インクジェットプリンタ等
を用いて画像を形成している。
Conventionally, for example, in digital color copying machines, each color R4G,
After reading the H data and converting the read image data into digital signals, the data is processed and an image is formed using a laser beam printer, liquid crystal printer, inkjet printer, etc.

そして、かかるデータ処理に於いて読み取り。And read in such data processing.

書き込みの色特性を補正する為、通常入力カラー画像デ
ータに対し、色補正(マスキング)処理が行われる。
In order to correct the color characteristics of writing, color correction (masking) processing is normally performed on input color image data.

マスキング処理は、例えば入力されるR、 G、 B或
いはY、M、Cのカラー画像信号の任意に決められた画
素内のデータ(R,G、  B或いはY、 M。
Masking processing is performed, for example, by processing data (R, G, B or Y, M) within arbitrarily determined pixels of input R, G, B or Y, M, C color image signals.

C)で、画素内の各色の色データのマスキング演算が並
列に行われている。しかし、並列処理を行う場合、回路
規模が大きくなってしまうという欠点があった。
In C), masking calculations for color data of each color within a pixel are performed in parallel. However, when performing parallel processing, there is a drawback that the circuit scale becomes large.

又、インラインに各色のセンサーが配列されたセンサー
で画像を読み取り、色順次カラー画像データを形成する
系に於いては、任意に決められた画素内で、マスキング
処理を行うと適正なマスキングができないという欠点が
あった。例えば第1a図に示す様に2画素にまたがって
黒線データを読み取った場合、1画素内のデータに対し
、ブルーしか読みとってない画素と、レッド、グリーン
を読み取っている画素がある。当然画素内でマスキング
を行った場合、1画素は黒データを本来読んでいるにも
かかわらず、ブルーの補色であるイエローしか出力され
ないという欠点があった。
In addition, in a system that reads images with a sensor in which sensors of each color are arranged in-line and forms color image data sequentially, proper masking cannot be achieved if masking processing is performed within arbitrarily determined pixels. There was a drawback. For example, when black line data is read across two pixels as shown in FIG. 1a, there are pixels in which only blue is read, and pixels in which red and green are read. Naturally, when masking is performed within a pixel, there is a drawback that only yellow, which is the complementary color of blue, is output even though each pixel originally reads black data.

〔発明の目的〕[Purpose of the invention]

本発明は、上述従来例に鑑みなされたもので、入力され
る色順次カラー画像データを各色別々な回路を持つ事な
く色順次のままリアルタイム処理を行い、かつ適正なマ
スキング処理を行うマスキング処理装置を提供する事を
目的とする。
The present invention has been made in view of the above-mentioned conventional example, and is a masking processing device that performs real-time processing of inputted color sequential color image data as it is color sequential without having separate circuits for each color, and performs appropriate masking processing. The purpose is to provide.

〔実施例〕〔Example〕

第1b図に本実施例のカラー画像処理ブロック図を示す
FIG. 1b shows a color image processing block diagram of this embodiment.

図においてCCDラインセンサー100は、夫々原稿の
R,G、  B成分を検出するCCDラインセンサてあ
り、■RGBセンサが順次並べられたインラインセンサ
ーである。ラインセンサからの各色信号はアナログデジ
タル変換器110て各色信号を順にデジタル値に変換さ
れる。
In the figure, a CCD line sensor 100 is a CCD line sensor that detects the R, G, and B components of a document, and is an in-line sensor in which RGB sensors are sequentially arranged. Each color signal from the line sensor is sequentially converted into a digital value by an analog-to-digital converter 110.

従ッ”CA / D変換器1]、0はB、 G、 R,
B、 G。
"CA/D converter 1], 0 is B, G, R,
B, G.

R・・・の順にデジタルデータを出力する。Digital data is output in the order of R...

得られたデジタルデータは補色変換回路120で補色デ
ータY、M、Cに変換され、Y、  M、  C。
The obtained digital data is converted into complementary color data Y, M, and C by the complementary color conversion circuit 120.

Y、  M、  C・・・の順に出力される。Y, M, C... are output in this order.

得られた色順次のカラー画像データは画像遅延部201
に送られ、スルーの画像データ、1クロツク遅延された
画像データ、2クロツク遅延された画像データがそれぞ
れマスキング部202に送られる。
The obtained color sequential color image data is sent to the image delay unit 201.
The through image data, the image data delayed by one clock, and the image data delayed by two clocks are sent to the masking section 202, respectively.

マスキング部202では、出力インクの色のにごりを補
正する為の回路で、次式の様な演算を行っている。
The masking unit 202 is a circuit for correcting cloudiness in the output ink color, and performs calculations as shown in the following equation.

Y1’ =a HY1+a 12 M、+a 13 C
OJ’ ==a 21 Y1+a 22 M、+a 2
3 C3C1’  ”a 3) Y2’+ a 32 
Ml+a 33 c。
Y1' =a HY1+a 12 M, +a 13 C
OJ' ==a 21 Y1+a 22 M, +a 2
3 C3C1' ``a 3) Y2'+ a 32
Ml+a 33 c.

co!  y、 +  MI +  CI +  Y2
 ’入力データy 、 /・ M、’ 、  C,’ 
    :出力データこれら9つの係数は制御部200
がらのマスキング制御信号により決定されるマスキング
部202でインクのにごりを補正した後、時間軸変換部
203に送られる。時間軸変換部は、入力される画像デ
ータとそれ以降の画像データとで周波数が異なる為、時
間軸変換部203で制御部200より送られる時間軸変
換制御信号によって周波数変換が行われ出力される。出
力されるシリアル画像データは、黒抽出部204に入力
される。一画素におけるY、M。
co! y, + MI + CI + Y2
'Input data y, // M,', C,'
: Output data These nine coefficients are output by the control unit 200.
After the ink cloudiness is corrected by the masking unit 202 determined by a blank masking control signal, the ink is sent to the time axis conversion unit 203. Since the input image data and the subsequent image data have different frequencies, the time axis conversion unit 203 performs frequency conversion according to the time axis conversion control signal sent from the control unit 200 and outputs the result. . The output serial image data is input to the black extraction section 204. Y, M in one pixel.

Cの最小値を黒データとする為、黒抽出部204てはY
、M、Cの最小値を検出している。検出された黒データ
は、TJCR部205に入力される。
In order to use the minimum value of C as black data, the black extraction unit 204 uses Y
, M, and C are detected. The detected black data is input to the TJCR section 205.

UCR部205ではY、M、Cの各信号より抽出した黒
データ分をさし引いている。又、黒データに関しては単
に係数をかけている。UCR部205に入力された黒デ
ータはマスキング部202より送られる画像データとの
時間のズレを補正した後、次式の演算が行われる。
The UCR unit 205 subtracts the extracted black data from each of the Y, M, and C signals. Furthermore, black data is simply multiplied by a coefficient. After correcting the time difference between the black data input to the UCR unit 205 and the image data sent from the masking unit 202, the following calculation is performed.

Y’=Y−a、Bk M’=M−a2Bk C’  =  C−’a3Bk Bk’  =  a4Bk Y、  M、 C,Bk   二抽出部、入力データY
′、 M’、 C’、 Bk:抽出部、出力データ係数
(al、a2.a3.a4)は制御部200より送られ
るUCR制御信号により決定される。
Y'=Y-a, Bk M'=M-a2Bk C' = C-'a3Bk Bk' = a4Bk Y, M, C, Bk Two extractors, input data Y
', M', C', Bk: extraction section, output data coefficients (al, a2.a3.a4) are determined by the UCR control signal sent from the control section 200.

UCR部205より出力されたデータは、次にγ。The data output from the UCR unit 205 is then γ.

オフセット部206に入力される。The signal is input to offset section 206 .

γ、、オフセツト206では、次式の様な階調補正が行
われる。
At the γ, offset 206, gradation correction is performed as shown in the following equation.

y’  =  b、  (y−c、) M′=b2(M−02) C’  −b3(CC3) Bk’  =  b4(Bk  C4)Y、M、C,B
k :γ、オフセット部入力データ Y’ 、  M’ 、  C’ 、  Bk:γ、オフ
セット部比出力デー タ、上式での係数(b+〜b4.c、〜C4)は制御部
200より送られるγ、オフセット制御信号により決定
される。
y' = b, (y-c,) M' = b2 (M-02) C' -b3 (CC3) Bk' = b4 (Bk C4) Y, M, C, B
k: γ, offset section input data Y', M', C', Bk: γ, offset section ratio output data, coefficients (b+~b4.c, ~C4) in the above equation are γ sent from the control unit 200. , determined by the offset control signal.

γ、、オフセツト206で階調補正された信号は、次に
Nライン分の画像データを記憶するラインバッファ20
7に人力される。このラインバッファ207では、制御
部200より送られるメモリー制御信号により後段の平
滑化、エツジ強調部208に必要な5ラインのデータを
5ラインパラレルで出力する。この5ライン分の信号は
、制御部200からのフィルター制御信号によりフィル
ターサイズ可変の空間フィルターに入力され、平滑化、
その後エツジ強調が行われる。平滑化では、注目画素と
周辺画素の平均値を注目画素の濃度値とする事により画
像のノイズの除去を行う。又、第2図に示す様に注目画
素データと平滑化された信号の差分をエツジ信号とし、
これを注目画素データに加算する事によりエツジ強調が
行われる。平滑化エツジ強調部208の詳細な説明は後
述する。
The signal gradation-corrected by the offset 206 is then sent to the line buffer 20 which stores image data for N lines.
7 will be powered by humans. This line buffer 207 outputs 5 lines of data necessary for the subsequent smoothing and edge emphasis section 208 in 5 lines in parallel according to the memory control signal sent from the control section 200. These 5 lines worth of signals are input to a spatial filter whose filter size is variable according to a filter control signal from the control unit 200, and smoothed.
Edge enhancement is then performed. In smoothing, image noise is removed by using the average value of the pixel of interest and surrounding pixels as the density value of the pixel of interest. Also, as shown in Figure 2, the difference between the pixel data of interest and the smoothed signal is used as an edge signal,
Edge enhancement is performed by adding this to the pixel data of interest. A detailed explanation of the smoothed edge enhancement unit 208 will be given later.

平滑化、エツジ強調部208より出力された画像データ
は、色変換部209に入力され、制御部200からの色
変換制御信号により、色変換が行われる。
The image data output from the smoothing and edge enhancement unit 208 is input to a color conversion unit 209, and color conversion is performed in response to a color conversion control signal from the control unit 200.

デジタイザー装置等により、あらかじめ変換する色と変
換される色、及びその信号が有効な領域を入力しておき
、そのデータにもとづき色変換部209で画像データの
置き換えを行っている。本実施例では、色変換部209
の詳細な説明は省略する。平滑化、エツジ強調部208
より出力される画像信号と色変換後の画像信号は、セレ
クター210に入力され、セレクター制御信号2により
出力すべき画像データを選択する。どちらの画像データ
を選択するかは、前記、デジタイザー装置等より入力さ
れる有効な領域を指定する事により決定される。セレク
ター210で選択された画像信号は、第9図バッファメ
モリ110と二値化処理部108に入力される。
The color to be converted, the color to be converted, and the area in which the signal is valid are input in advance using a digitizer device or the like, and the color conversion unit 209 replaces the image data based on the data. In this embodiment, the color conversion unit 209
A detailed explanation will be omitted. Smoothing and edge enhancement section 208
The image signal outputted from the image signal converter and the image signal after color conversion are input to the selector 210, and the image data to be output is selected by the selector control signal 2. Which image data to select is determined by specifying the valid area input from the digitizer device or the like. The image signal selected by the selector 210 is input to the buffer memory 110 and the binarization processing section 108 in FIG.

ここではバッファメモリ110に入力される系について
の説明を省略する。
A description of the system input to the buffer memory 110 will be omitted here.

二値化処理部108について説明を行う。二値化処理部
108に入力される画像データは、第1図のディザ部2
11にY、、M、C,Bkの順にシリアル8bitで入
力される。
The binarization processing unit 108 will be explained. The image data input to the binarization processing section 108 is input to the dither section 2 in FIG.
11, Y, M, C, Bk are input serially in the order of 8 bits.

ディザ部211では、各色について主走査方向6bit
The dither unit 211 uses 6 bits in the main scanning direction for each color.
.

副走査6bit又は、主走査方向4bit、副走査方向
8bitのメモリ空間を有しており、制御部200から
のディザ制御信号によりディザマトリックスサイズ、及
びマトリックス内のディザ閾値が設定される。ディザ回
路動作時にメカ的主走査方向は、CCDラインセンサの
1ラインの画像読み取り区間信号、副走査方向は、画像
ビデオクロックをそれぞれカウントし、メモリー空間上
の設定ディザ閾値を読み出す。又、このメモリー空間を
シリアルにY、 M。
It has a memory space of 6 bits in the sub-scanning direction, 4 bits in the main scanning direction, and 8 bits in the sub-scanning direction, and the dither matrix size and the dither threshold value in the matrix are set by a dither control signal from the control unit 200. When the dither circuit is in operation, the mechanical main scanning direction counts the 1-line image reading interval signal of the CCD line sensor, and the sub-scanning direction counts the image video clock, and reads out the set dither threshold value in the memory space. Also, this memory space can be serialized as Y and M.

C,Bkと切り換える事によりシリアルなディザ閾値が
得られる。次にこの閾値は、図示しない比較器に入力さ
れセレクター210より入力される画像データと大小を
比較する。
A serial dither threshold value can be obtained by switching between C and Bk. Next, this threshold value is input to a comparator (not shown) and compared in size with image data input from the selector 210.

比較器からの出力は、 画像データ 〉 閾値:1 画像データ ≦ 閾値二〇 が出力される。このデータは、次にシリアル・パラレル
変換部においてパラレル4bitのデータとして出力さ
れる。
The output from the comparator is as follows: image data>threshold: 1 image data≦threshold 20. This data is then output as parallel 4-bit data in the serial-parallel converter.

次に第1b図の各処理装置の具体的回路について以下詳
細に説明する。
Next, specific circuits of each processing device shown in FIG. 1b will be explained in detail below.

まず、データ遅延部201について説明する。データ遅
延部201は第3a図に示す様に、フリップフロップ3
01,302の2つのフリップフロップより構成されて
おり、スルー画像データ、■クロック遅延された画像デ
ータ、2クロツク遅延された画像データが出力される。
First, the data delay section 201 will be explained. The data delay section 201 includes a flip-flop 3 as shown in FIG. 3a.
It is composed of two flip-flops 01 and 302, and outputs through image data, image data delayed by two clocks, and image data delayed by two clocks.

それぞれの色順次カラー画像データは、次にマスキング
部202に入る。
Each color sequential color image data then enters a masking section 202 .

マスキング部202では、第4図に示す様に乗算テーブ
ルRAM220〜222を用いて、テーブル変換が行わ
れている。第36図を用いて、説明を行うとマスキング
部202に入力された前記3種類の色順次カラー画像デ
ータは、それぞれRAM220〜222の3種類のRA
Mに入力される。入力された色順次カラー画像データは
、制御部200からの色情報により各色に対し係数を変
えている。これにより、スルー画像データに対しては、
a 12 Ml、  a 23 C1。
In the masking section 202, table conversion is performed using multiplication table RAMs 220 to 222, as shown in FIG. To explain using FIG. 36, the three types of color sequential color image data input to the masking unit 202 are stored in three types of RAMs 220 to 222, respectively.
It is input to M. In the input color sequential color image data, coefficients are changed for each color based on color information from the control unit 200. As a result, for through image data,
a 12 Ml, a 23 C1.

a3.Y2.1クロツク遅延された画像データに対して
は、a Hy、 、  a22 M、 、  a33 
c、 、2クロツク遅延された画像データに対しては、
a13 c、 o 、1a21 y、 、  a32 
M、の順に得られる。この後に加算器223で加算を行
う事により、下記の様な求めるデータの前後画像色デー
タによるマスキングが行われる。
a3. For image data delayed by Y2.1 clock, a Hy, , a22 M, , a33
c, , for image data delayed by two clocks,
a13 c, o, 1a21 y, , a32
M, is obtained in this order. Thereafter, by performing addition in the adder 223, masking of the desired data using the previous and previous image color data is performed as described below.

Yl’  −a 11 Y) + a 12 M1+ 
a 13 C0M、’  =a 2. Y、 +a 2
.、 M、 +a 23C。
Yl' -a 11 Y) + a 12 M1+
a 13 C0M,' = a 2. Y, +a 2
.. , M, +a 23C.

C1’  =a 31 Y2 +a 32 M1+ a
 33 C1次に時間軸変換部203について説明する
C1' = a 31 Y2 + a 32 M1+ a
33 C1 Next, the time axis conversion unit 203 will be explained.

時間軸変換部203は、第5a図に示す様にFiF。The time axis conversion unit 203 is a FiF as shown in FIG. 5a.

メモリー200’  (μPD42505C;日本電気
製)で構成されている。このFiFoメモリー200′
 は、書き込み及び読み出し用カウンターがそれぞれ独
立に内蔵されており、書き込み及び読み出しが独立に制
御できる構成となっている。
It consists of a memory 200'(μPD42505C; manufactured by NEC Corporation). This FiFo memory 200'
has independent write and read counters built-in, and has a configuration in which writing and reading can be controlled independently.

第5b図に示す様に−ライン分のデータが入力する前の
タイミングで発生するリセット信号R8TWが入力され
入力画像信号期間を示す信号WEがイネーブルになった
らFiFoメモリーの0番地よりイネーブルの間、順次
書き込みが行われる。又、読み出しも同様に−ライン分
のデータを出力する前のタイミングで発生するリセット
信号R8TRが入力され出力側からの読出要求信号RE
がイネーブルになったらFiFoメモリー200′ の
O番地よりイネーブルの間、順次読み出しが行われる。
As shown in FIG. 5b, when the reset signal R8TW, which is generated at the timing before the input of -line data, is input and the signal WE indicating the input image signal period is enabled, from address 0 of the FiFo memory, while the signal is enabled, Writing is performed sequentially. Similarly, for reading, the reset signal R8TR generated at the timing before outputting the data for the - line is input, and the read request signal RE from the output side is input.
When enabled, reading is performed sequentially from address O of the FiFo memory 200' while enabled.

又、REがディセーブル状態になったら、読み出しカウ
ンターは、そのアドレスで保持され、再びイネーブル状
態になるまで、データの読み出しは行われない構成とな
っている。
Furthermore, when the RE is disabled, the read counter is held at that address, and no data is read until the RE is enabled again.

本実施例では、第3b図に示す様に書き込み時、毎ライ
ンの頭でリセット信号R3TWを入力しデータの区間W
Eをイネーブル状態としO番地より順次書き込みを行う
。又、読み出しは毎ラインの頭でR3TWを入力し黒デ
ータを挿入する部分REをディセーブル状態にする事に
よりO番地より読み出しを行っている。従って第3b図
に示す如き信号DATAOUTが得られ、黒Bk用の空
時間が設けられる。尚それぞれのFiFo制御信号R3
TW、R3TR。
In this embodiment, as shown in FIG. 3b, during writing, the reset signal R3TW is input at the beginning of each line, and the data section W
Enable E and write sequentially from address O. Further, reading is performed from address O by inputting R3TW at the beginning of each line and disabling the portion RE where black data is inserted. Therefore, a signal DATAOUT as shown in FIG. 3b is obtained, and a vacant time for black Bk is provided. Furthermore, each FiFo control signal R3
TW, R3TR.

WE、REは、制御部200より送られる時間軸変換制
御信号に相当する。
WE and RE correspond to time axis conversion control signals sent from the control unit 200.

次に黒抽出部204について第6図を用いて説明する。Next, the black extraction section 204 will be explained using FIG. 6.

入力される画像データは、Y、 M、 C,α(空)の
順で入力される。ここでαは、8bitの画像データの
場合ならヘキサ表示(H)でFFHになる様にデータ補
正されている。この様な色順次の画像データは、コンパ
レータ224及びフリップフロップ225に入力される
。ここでαのデータ(FFH)が入力された時は強制的
にフリップフロップ225でデータを保持する様になっ
ている。次にフリップフロップ225に保持されたデー
タと画像入力データが順次比較される。
The input image data is input in the order of Y, M, C, and α (empty). Here, in the case of 8-bit image data, α is data corrected so that it becomes FFH in hex display (H). Such color sequential image data is input to a comparator 224 and a flip-flop 225. Here, when the data (FFH) of α is input, the data is forcibly held in the flip-flop 225. Next, the data held in the flip-flop 225 and the image input data are sequentially compared.

入力画像データ〈フリップフロップ225保持データの
場合のみコンパレータ224からの信号によりラッチタ
イミング発生器227からフリップフロップ225にラ
ッチパルスが送られ、入力画像データが保持される。1
画素分の画像データ(Y、M、’C)の比較が行われた
らフリップフロップ225に保持されたY、M、Cの最
小画像データがフリップフロップ226に保持される。
Input image data (data held by flip-flop 225) A latch pulse is sent from the latch timing generator 227 to the flip-flop 225 in response to a signal from the comparator 224, and the input image data is held. 1
When the image data (Y, M, 'C) for pixels are compared, the minimum image data of Y, M, and C held in the flip-flop 225 is held in the flip-flop 226.

この様にして色順次の画像データのままY、M、Cの最
小値の抽出、即ち黒抽出が行われ抽出された黒データが
出力される。
In this way, extraction of the minimum values of Y, M, and C, ie, black extraction, is performed on the color-sequential image data, and the extracted black data is output.

次にUCRについて第7図を用いて説明を行う。Next, UCR will be explained using FIG. 7.

黒データは、係数乗算テーブルRAM228に入る。The black data enters the coefficient multiplication table RAM 228.

又、この他に制御部200から色判別用の色モード信号
が入力されている。一画素の黒データが入力されている
間に色モードがY、M、C,Bkと変わる。この色情報
により、色ごとに係数のテーブルが切り換わり、各色ご
と独立に係数の乗算が行われる。係数を乗じた黒データ
は、次の減算器229で色順次に送られる画像データか
ら減算され出力される。
In addition to this, a color mode signal for color discrimination is input from the control section 200. While one pixel of black data is being input, the color mode changes to Y, M, C, and Bk. Based on this color information, the coefficient table is switched for each color, and multiplication of coefficients is performed independently for each color. The black data multiplied by the coefficient is subtracted from the image data sent in color sequentially by the next subtracter 229 and output.

次にγオフセット部(第8図)について説明する。Next, the γ offset portion (FIG. 8) will be explained.

γオフセット部では、第7図の係数乗算テーブルRAM
228と同様にRAM160で次式の様な演算が行われ
る。
In the γ offset section, the coefficient multiplication table RAM shown in FIG.
Similar to 228, the RAM 160 performs calculations as shown in the following equation.

Y′ −α+  (y−β1) M′ −C2(M−R2) c’  =  C3(c−R3) Bk’ −C4(c−R4) 入力されたデータは色モード信号により各色ごとにテー
ブルが切り換えられ色ごとにγ、オフセットの演算が行
われ出力される。
Y' -α+ (y-β1) M' -C2 (M-R2) c' = C3 (c-R3) Bk' -C4 (c-R4) The input data is divided into tables for each color by the color mode signal. γ and offset are calculated and output for each switched color.

次に第9図を用いて平滑化処理について説明する。Next, the smoothing process will be explained using FIG. 9.

次にラインバッファ207に色順次のままラインごとに
画像データが記憶される。今回のフィルターは、5×5
のエリアで行う為、色順次の画像データが、5ラインパ
ラレルに出力される。例えば平滑化処理について説明す
ると第9図に示す様に入力される色順次の5ラインのデ
ータは、加算器230で加算され、その後にフリップフ
ロップ231〜234で遅延される。ここでフリップフ
ロップ231〜234は、各々フリップフロップ4つを
シリアルに接続する事により4画素遅延される様な構成
となっている。
Next, the image data is stored line by line in the line buffer 207 in color sequential order. This time the filter is 5×5
Since this is performed in an area of 1, color-sequential image data is output in 5 lines in parallel. For example, to explain the smoothing process, as shown in FIG. 9, five lines of input color sequential data are added by an adder 230, and then delayed by flip-flops 231-234. Here, the flip-flops 231 to 234 are each configured to be delayed by four pixels by serially connecting four flip-flops.

これにより色順次に画像データが入力されても各色ごと
にフィルタリングができる様になっている。
This allows filtering to be performed for each color even if image data is input sequentially.

今回はフィルターマトリクスが5×5であるがサイズは
規程しない。この様に遅延された画素データは加算器2
35に入力され加算された後、除算RAM236で1/
25にテーブル変換され色順次に出力される。
This time, the filter matrix is 5×5, but the size is not specified. The pixel data delayed in this way is sent to the adder 2.
35 and is added, the division RAM 236 calculates 1/
25 and output in color sequential order.

エツジ強調、色変換部についての説明は省略する。A description of the edge enhancement and color conversion sections will be omitted.

又、ディザに関しては、第1O図を用いて説明を行う。Further, dither will be explained using FIG. 1O.

各色ごとにディザを変える事が可能な様に各色ごとにカ
ウンター237〜240を有している。
Counters 237 to 240 are provided for each color so that dithering can be changed for each color.

4色分のカウンター値(YD、MD、CD、BkD)は
、パラレルシリアル変換部241でYD、MD。
The counter values for the four colors (YD, MD, CD, BkD) are converted to YD and MD by the parallel-serial converter 241.

CD、BkDの順に順次ディザRAM242に出力され
る。ディサRAM242では、色情報で上位アドレスを
切り換える事により、各色のディザ閾値を独立に変えて
いる。この様にしてディザRAM242より色順次に出
力されるディザ閾値は、コンパレータ243に入力され
る。コンパレータ243では、色順次に送られて来る画
像データと色順次に送られてくるディザ閾値との比較が
行われ、二値化された後、シリアルパラレル変換部21
2で変換されY。
CD and BkD are sequentially output to the dither RAM 242 in this order. In the dither RAM 242, the dither threshold value for each color is changed independently by switching the upper address based on the color information. The dither threshold values output from the dither RAM 242 color-sequentially in this manner are input to the comparator 243. The comparator 243 compares the image data sent in color sequence with the dither threshold value sent in color sequence, and after binarizing the image data, the serial-parallel conversion unit 24
2 is converted to Y.

M、C,Bk各1ビット計4ビットの信号が出力される
A total of 4-bit signals, 1 bit each for M, C, and Bk, are output.

以上の様にしてマスキング処理を除いて黒抽出、UCR
,γ補正、ディザ処理、平滑化及びエツジ強調処理等が
色順次信号をそのまま用いて実行することが可能となる
As described above, excluding masking processing, black extraction and UCR
, γ correction, dither processing, smoothing, edge enhancement processing, etc. can be performed using color sequential signals as they are.

尚、本実施例の色順次信号処理の為の回路は種々設計変
更が可能である。
Note that the circuit for color sequential signal processing in this embodiment can be modified in various ways.

〔効果の説明〕[Explanation of effects]

以上説明したように、本発明によれば、入力される色順
次カラー画像データのマスキングすべきデータの前後の
色データによりマスキング処理を行う事により、色順次
カラー画像データのままマスキング処理ができ、従来に
比べ非常に安価なマスキング処理装置が提供でき、かつ
インラインカラーセンサーで読み取った画像データに対
し、適正なマスキング処理ができるという効果がある。
As described above, according to the present invention, by performing the masking process using the color data before and after the data to be masked in the input color sequential color image data, the masking process can be performed on the color sequential color image data as it is. This has the advantage of being able to provide a masking processing device that is much cheaper than conventional ones, and also being able to perform appropriate masking processing on image data read by an in-line color sensor.

【図面の簡単な説明】[Brief explanation of the drawing]

第1a図はインラインセンサーの構成を示す図、第1b
図は本実施例のカラー画像処置装置のブロック図、第2
図は平滑化及びエツジ強調処理のタイミングチャート、
第3a図はデータ遅延部の詳細回路図、第3b図は第4
図のRAM出力のタイミングチャート、第4図はマスキ
ング部の詳細回路図、第5a図は時間軸変換回路図、第
5b図は第5a図の各部のタイミングチャート、第6図
は黒抽出部の詳細回路図、第7図はUCR部の詳細回路
図、第8図はγオフセット回路図、第9図は平滑化の詳
細回路図、第10図はディザ処理部の詳細回路図である
Figure 1a shows the configuration of the in-line sensor, Figure 1b
The figure is a block diagram of the color image processing device of this embodiment.
The figure is a timing chart of smoothing and edge enhancement processing,
Fig. 3a is a detailed circuit diagram of the data delay section, and Fig. 3b is a detailed circuit diagram of the data delay section.
Figure 4 is a detailed circuit diagram of the masking section, Figure 5a is a time axis conversion circuit diagram, Figure 5b is a timing chart of each part of Figure 5a, and Figure 6 is a diagram of the black extraction section. 7 is a detailed circuit diagram of the UCR section, FIG. 8 is a γ offset circuit diagram, FIG. 9 is a detailed circuit diagram of smoothing, and FIG. 10 is a detailed circuit diagram of the dither processing section.

Claims (2)

【特許請求の範囲】[Claims] (1)複数のカラーコンポーネント信号より成る色順次
カラー画像データを色順次データのままマスキング処理
を行う事を特徴とするマスキング処理装置。
(1) A masking processing device characterized by performing masking processing on color sequential color image data consisting of a plurality of color component signals as the color sequential data.
(2)上記マスキング処理は、入力される色順次カラー
画像データにおけるマスキングすべき主色データの前後
の複数色の色データを用いマスキングを行う事を特徴と
する第1項記載のマスキング処理装置。
(2) The masking processing apparatus according to item 1, wherein the masking process is performed using color data of a plurality of colors before and after the main color data to be masked in the input color sequential color image data.
JP62023855A 1987-02-03 1987-02-03 Color masking method Expired - Fee Related JP2568187B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62023855A JP2568187B2 (en) 1987-02-03 1987-02-03 Color masking method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62023855A JP2568187B2 (en) 1987-02-03 1987-02-03 Color masking method

Publications (2)

Publication Number Publication Date
JPS63191474A true JPS63191474A (en) 1988-08-08
JP2568187B2 JP2568187B2 (en) 1996-12-25

Family

ID=12122042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62023855A Expired - Fee Related JP2568187B2 (en) 1987-02-03 1987-02-03 Color masking method

Country Status (1)

Country Link
JP (1) JP2568187B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60207189A (en) * 1984-03-31 1985-10-18 株式会社東芝 Image signal processor
JPS61111071A (en) * 1984-11-06 1986-05-29 Canon Inc Color-image forming device
JPS6348965A (en) * 1986-08-18 1988-03-01 Ricoh Co Ltd Picture processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60207189A (en) * 1984-03-31 1985-10-18 株式会社東芝 Image signal processor
JPS61111071A (en) * 1984-11-06 1986-05-29 Canon Inc Color-image forming device
JPS6348965A (en) * 1986-08-18 1988-03-01 Ricoh Co Ltd Picture processor

Also Published As

Publication number Publication date
JP2568187B2 (en) 1996-12-25

Similar Documents

Publication Publication Date Title
JP2977232B2 (en) Color shift correction device
US6016370A (en) Image data processing apparatus having pixel quantity conversion and error diffusion functions
US8264730B2 (en) Image processing apparatus and image forming apparatus
JPS63191474A (en) Masking processor
JP2004193970A (en) Picture data processor
JP2547738B2 (en) Color image processing device
JP2547939B2 (en) Color image processor
JP4132264B2 (en) Image signal processing circuit
JP2738902B2 (en) Color image processing equipment
JP2001333287A (en) Color image recorder
JP2547940B2 (en) Color image processor
JPH09200550A (en) Image processing system
JP2703897B2 (en) Image processing device
JPS63191480A (en) Black signal extracting circuit
JPS63191640A (en) Color image processor
JPS63191639A (en) Intermediate tone processor
JPH09179973A (en) Picture processor and its method
JP2001320593A (en) Image processing unit, and image forming device provided with it, and image processing method
JPH10233900A (en) Image reader
JPS63132571A (en) Image read processor
JP3347349B2 (en) Image synthesis device
JPH03234178A (en) Picture input device
JP2618894B2 (en) Image signal processing device
JPH01160177A (en) Picture reader
JPS62107572A (en) Image processor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees