JPS6319051A - Memory acquiring system - Google Patents

Memory acquiring system

Info

Publication number
JPS6319051A
JPS6319051A JP16331686A JP16331686A JPS6319051A JP S6319051 A JPS6319051 A JP S6319051A JP 16331686 A JP16331686 A JP 16331686A JP 16331686 A JP16331686 A JP 16331686A JP S6319051 A JPS6319051 A JP S6319051A
Authority
JP
Japan
Prior art keywords
area
bit
bmt
memory
history
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16331686A
Other languages
Japanese (ja)
Inventor
Hiroshi Hatakama
博 幡鎌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16331686A priority Critical patent/JPS6319051A/en
Publication of JPS6319051A publication Critical patent/JPS6319051A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To display the success, or the failure of area acquisition on a large memory device, and also, on a logging damp, or an output device, at time of a testing, or a fault analyzing, by recording the success, or the failure of the area acquisition on a bit map table, at the time of acquiring an area. CONSTITUTION:The bit map table BMT in which a bit representing the availability of the area corresponding to a unit area 20 is arranged, a history bit table NBT which records the acquisition history of the unit area 20, and an assign point AP which points out the bit position of the bit map table BMT, are provided in a memory 5 in which plural unit areas 20 having prescribed size lengths are bundled. And by acquiring the unit area 20, and also, setting the display of the bit in use in the bit map table BMT, when the bit in nonuse in the bit map table BMT is displayed, the availability of the area of the memory 5, and the acquisition history are recorded.

Description

【発明の詳細な説明】[Detailed description of the invention] 【概要】【overview】

本発明はメモリの動的獲得制御方式に係り、特に、同一
サイズのメモリ領域の獲得にビットマツプテーブルをサ
イクリックに用い、その時の獲得履歴を履歴ビットテー
ブルに記録するようにしたメモリ獲得方式である。
The present invention relates to a dynamic memory acquisition control method, and particularly to a memory acquisition method in which a bitmap table is used cyclically to acquire memory areas of the same size, and the acquisition history at that time is recorded in a history bit table. be.

【従来技術】[Prior art]

従来、同一サイズのメモリ単位領域を複数まとめたメモ
リ領域に対し、単位領域を個別に占有使用する際に、第
4図(a、b、c)に示すような三種類の制御が行なわ
れていた。 第4図falの制御方式は、未使用な状態にある単位領
域をポインタ(p )で指摘する単位領域制御ブロック
(ICl3 )を用意し、この単位領域制御ブロック(
ICl3 )を空き単位領域キューターミナル(10)
に接続用ポインタ(q )で接続しておく。単位領域の
使用要求が発生すると、前記空き単位領域キューに接続
用ポインタ(q )で接続された単位領域制御ブロック
(11,12)により、所望の単位領域を先頭位置から
獲得して、空きキューから離脱させるキュー管理方式で
ある。 第4図fblの制御方式は、単位領域の個数対応に用意
したビットマツプテーブルBMTを用い、単位領域の使
用要求が発生するとき、常にビットマツプテーブルBM
Tの所定ビット位置からの空き領域をアサインポインタ
奸を移動してサーチを行ない、非使用な単位領域位置、
(例えば最下位からサーチする場合は第6ビット位置)
にアサインポインタAPが到達したときは、その当該ビ
ット位置(第6ビット位置)に領域獲得の表示をするよ
うにした制御方式である。 第4図(C)の制御方式は、上記第4図(blのビット
マツプテーブルBMTにおけるアサインポインタAPの
サーチを前回の獲得位置から始め、以後はサイクリック
に行なう制御方式である。
Conventionally, three types of control as shown in Fig. 4 (a, b, c) have been performed when a unit area is individually occupied for a memory area made up of a plurality of memory unit areas of the same size. Ta. The control method of FIG. 4 fal prepares a unit area control block (ICl3) that points out an unused unit area with a pointer (p), and this unit area control block (
ICl3) to free unit area queue terminal (10)
Connect with the connection pointer (q). When a request to use a unit area occurs, the unit area control block (11, 12) connected to the free unit area queue by the connection pointer (q) acquires the desired unit area from the head position and fills the free unit area queue. This is a queue management method that allows users to leave the queue. The control method shown in FIG. 4 fbl uses a bitmap table BMT prepared according to the number of unit areas.
The free area from a predetermined bit position of T is searched by moving the assignment pointer, and the unused unit area position,
(For example, when searching from the lowest position, use the 6th bit position)
This is a control method in which when the assignment pointer AP reaches the bit position (sixth bit position), an area acquisition indication is displayed at the corresponding bit position (sixth bit position). The control method shown in FIG. 4C is a control method in which the search for the assignment pointer AP in the bit map table BMT shown in FIG.

【発明が解決しようとする問題点] 上記三種類の制御方式は、いずれも一長一短があった。 即ち、第1のキューターミナルによるキュー管理方式で
は空きキューに接続するための個々のポインタ用ブロッ
ク、即ち単位領域制御ブロックを必要とし、制御用の領
域が大きくなる不都合がある。 また、第2のビットマツプテーブルによる制御方式では
、常にビットマツプテーブル上におけるアサインポイン
タのサーチ開始位置が固定(最下位、又は、最上位)で
あるため、オーハーヘソドが太き(なるか、若しくは同
一の単位領域が頻繁に使用されるようなメモリの不均一
な使用分布が生じる不都合もある。 更に、第3のビットマツプテーブルによる制御方式では
、上記第1のキュー管理方式による制御領域の増大もな
く、また第2の制御方式における使用領域の不均一また
オーハーヘソドが大きくなる問題も解消されるけれども
、要求発生による単位領域の占有がどのような順序で行
なわれているのかが不明であり、業務対応に必要な領域
の大きさを知ろうとしても、何の情報も残っていないと
いう不都合があった。 【問題点を解決するための手段] 上記の問題点を解決するための本発明になる構成は、所
定長サイズの単位領域(20)を複数個まとめたメモリ
 (5)に対し、該単位領域(20)対応に領域の使用
状態を表示するビットを配列したビットマップテーブル
(BHT )と該単位領域(20)の獲得履歴を記録す
る履歴ビットテーブル(NBT )と該ビットマップテ
ーブル(BHT )のビット位置を指摘するアサインポ
インタ(AP)とを設けたものである。 【作用】 上記構成を備えるので、該ビットマップテーブル(BH
T )のビット位置を指摘するアサインポインタ(AP
)で該ビットマップテーブル(BHT)のピント内容を
循環サーチし、該ビットマップテーブル(BHT )内
のビットに使用中表示が在るときは、該履歴ビットテー
ブル(NBT )内で対応するビットに占有不可を記録
し、該ビットマップテーブル(BMT )内のビットに
非使用表示あるときは、当該単位領域(20)を獲得す
ると共にビットマップテーブル(BHT )内のビット
に使用中表示を設定することで、メモリ(5)領域の使
用状態と獲得履歴を記録するようにした。
[Problems to be Solved by the Invention] The above three types of control methods all have advantages and disadvantages. That is, the queue management method using the first queue terminal requires individual pointer blocks, ie, unit area control blocks, for connecting to free queues, which has the disadvantage of increasing the area for control. In addition, in the control method using the second bitmap table, the search start position of the assignment pointer on the bitmap table is always fixed (lowest or highest), so There is also the disadvantage that an uneven memory usage distribution occurs, such that the unit area of the queue is frequently used.Furthermore, in the third control method using the bitmap table, the control area increases due to the first queue management method. Although the second control method solves the problem of non-uniform usage of areas and large overheating, it is unclear in what order unit areas are occupied due to request generation, and Even when trying to find out the size of the area required for the response, there was the inconvenience that no information remained. [Means for solving the problem] The present invention aims to solve the above problem. The configuration consists of a memory (5) containing a plurality of unit areas (20) of a predetermined length, and a bitmap table (BHT) in which bits are arranged to indicate the usage status of the area corresponding to the unit areas (20). A history bit table (NBT) that records the acquisition history of the unit area (20) and an assignment pointer (AP) that points out the bit position of the bitmap table (BHT) are provided. [Operation] The above configuration. Since the bitmap table (BH
Assign pointer (AP) that points to the bit position of T
) is used to cyclically search the focus contents of the bitmap table (BHT), and if a bit in the bitmap table (BHT) is indicated as being in use, the corresponding bit in the history bit table (NBT) is searched. If the bits in the bitmap table (BMT) are marked as unoccupied and the bits in the bitmap table (BMT) are marked as unused, the unit area (20) is acquired and the bits in the bitmap table (BHT) are marked as in use. As a result, the usage status and acquisition history of the memory (5) area are recorded.

【実施例】【Example】

以下に本発明の実施例を図を用いて説明する。 第1図は本発明のシステム構成図、第2図は本発明の状
態説明図であって、同図(a)は領域の使用要求発生時
点の状態図で、同図(blは領域獲得時点の状態図、ま
た、第3図は動作説明のフローチャートである。 図中、1はアサインポインタの制御部1八とビットの比
較部IBを内蔵する制御部CPU 、2は記憶装置、3
は大記憶装置、4は出力装置、5はメモリ、20は単位
領域、APはアサインポインタ、BMTはビットマツプ
テーブル、NBTは履歴ビソトテーブルである。 以下の説明では、メモリ5内の単位領域をO〜9番地番
地状態で説明する。 第1図の制御部1は第3図に図示のフローチャートで示
す動作手順を遂行するものであり、記憶装置2内にはメ
モリ5及びメモリ5を構成する単位領域20(以降は領
域20と略称する)と、ビットマツプテーブルBMT及
び履歴ビットテーブルNBTが格納され、大記憶装置3
はロギング用であり、出力装置4は表示または印字出力
に用いる。 また、第2図で、メモリ5内の領域20で白抜きは未使
用領域、斜線は使用中領域を示し、ビットマツプテーブ
ルBMT内の“1 ”は対応する領域20が使用中であ
ることを示し、“0 ″は対応する領域20が未使用で
あることを示している。また、ビットマツプテーブルB
MTと同一サイズを持つ履歴ビットテーブルNBT内で
“1 ”は対応するビットマツプテーブルBMTのヒツ
トが“1 ”であるから領域20の獲得が出来なかった
こと(失敗)をしめし、“0”は獲得が成功したことを
示している。 従って、領域要求発生時点での第2図(alでは、メモ
リ5内で使用中の領域20はro、1.3〜6,9」で
あり、未使用の領域20は「2,7.8」である。この
領域20の使用状態はビットマツプテーブルBMTに反
映されているから、ビットのオン/オフ状態はrllo
llllool」となる。また、このときの履歴ビット
テーブルNBTの状態はro 001000100Jで
あるから、領域20のr3,7Jは前回において獲得に
失敗したことを示している。また、ビットマツプテーブ
ルBMTの矢印はアサインポインタAPを示し、現在は
、領域20の「5番地」を指している。 次に、領域の使用要求が発生すると、アサインポインタ
APはビットマツプテーブルBMTの現在「5」位置か
ら例えば下位(アドレス増加)方向にサーチを開始し、
以後は空き領域を見つけるまではサイクリックにサーチ
を行なう。 第2図(blは空き領域20を「7番地」に獲得したこ
とを示し、アサインポインタΔPは「8」に移行してい
る。従って、メモリ5の領域20は二重斜線部が今回獲
得され、ビットマツプテーブルBMTは「7」のビット
がオフからオンに変化してrl 101111101J
となり、履歴ビットテーブルNBTはrooololl
ooojとなり、即ちr5,6Jで失敗し「7」で成功
したことを示すことになる。 以上の動作を、制御部1が行う第3図のフローチャート
によって説明する。 領域の使用要求が発生すると、 (1)現在のアサインポインタAP位置「5」からサー
チを開始する。 (2)アサインポインタAPがビットマツプテーブルB
MTを一巡したかを調べ、イエスならば(5)のエラー
処理へ分岐する。 (3)アサインポインタAPが指す位置のビットがオン
ならば(4)の処理へ、オフならば(6)の処理へ分岐
する。 (4)当該履歴ビットテーブルNBTのビットをオンに
し、アサインポインタAPを1進めてから、再度(2)
の処理へ戻る。 (5)エラー終了/WAIT (6)当該履歴ビットテーブルNBTのビットをオフに
、ビットマツプテーブルBMTのピントをオンにして、
当該する領域20を獲得する。 上記説明では、履歴ビットテーブルNBTを1つだけ用
意したが、これを複数用意することも本発明に包含され
る構成であり、このようにすれば、領域の獲得の履歴を
更に深く残せるようになる。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a system configuration diagram of the present invention, and FIG. 2 is a state explanatory diagram of the present invention. FIG. Fig. 3 is a flowchart explaining the operation.In the figure, 1 is a control unit CPU that includes an assignment pointer control unit 18 and a bit comparison unit IB, 2 is a storage device, and 3 is a control unit CPU.
4 is a large storage device, 4 is an output device, 5 is a memory, 20 is a unit area, AP is an assignment pointer, BMT is a bitmap table, and NBT is a history bisot table. In the following explanation, the unit area in the memory 5 will be explained in terms of addresses O to 9. The control unit 1 shown in FIG. 1 executes the operation procedure shown in the flowchart shown in FIG. ), a bitmap table BMT and a history bit table NBT are stored in the large storage device 3.
is for logging, and the output device 4 is used for display or printout. In addition, in FIG. 2, in the area 20 in the memory 5, the white area indicates an unused area, the diagonal line indicates an area in use, and "1" in the bitmap table BMT indicates that the corresponding area 20 is in use. "0" indicates that the corresponding area 20 is unused. Also, bitmap table B
“1” in the history bit table NBT which has the same size as MT indicates that the area 20 could not be acquired (failure) because the hit in the corresponding bitmap table BMT is “1”; This indicates that the acquisition was successful. Therefore, in FIG. 2 (al) at the time of area request generation, the area 20 in use in the memory 5 is ro, 1.3 to 6, 9, and the unused area 20 is ro, 2, 7, 8. ". Since the usage state of this area 20 is reflected in the bitmap table BMT, the on/off state of the bit is rllo
llllool”. Furthermore, since the state of the history bit table NBT at this time is ro 001000100J, this indicates that r3 and 7J in the area 20 failed to be acquired last time. Further, the arrow in the bitmap table BMT indicates the assignment pointer AP, which currently points to "address 5" in the area 20. Next, when a request to use an area occurs, the assignment pointer AP starts searching from the current "5" position of the bitmap table BMT, for example, in the lower (increasing address) direction.
Thereafter, the search is performed cyclically until a free area is found. FIG. 2 (bl indicates that the free area 20 has been acquired at "address 7", and the assignment pointer ΔP has moved to "8". Therefore, in the area 20 of the memory 5, the double diagonal shaded area has been acquired this time. , bit map table BMT changes bit "7" from off to on and rl 101111101J
So, the history bit table NBT is rooololl
oooj, which means that r5, 6J failed and "7" succeeded. The above operation will be explained with reference to the flowchart of FIG. 3 performed by the control section 1. When a request to use an area is generated, (1) Search is started from the current assignment pointer AP position "5". (2) Assign pointer AP is bitmap table B
It is checked whether one cycle of MT has been completed, and if YES, the process branches to error processing (5). (3) If the bit at the position pointed to by the assignment pointer AP is on, the process branches to step (4); if it is off, the process branches to step (6). (4) Turn on the bit in the history bit table NBT, advance the assignment pointer AP by 1, and then repeat (2)
Return to processing. (5) Error end/WAIT (6) Turn off the bit of the history bit table NBT, turn on the focus of the bit map table BMT,
The corresponding area 20 is acquired. In the above explanation, only one history bit table NBT was prepared, but the present invention also includes the preparation of a plurality of these, and by doing so, it is possible to keep a deeper history of area acquisition. Become.

【発明の効果】【Effect of the invention】

以上説明したように、領域獲得に際して、その獲得に成
功若しくは失敗を、メモリを多く使うことなく履歴とし
て残せるようになるので、テストや障害解析時に大記憶
装置3にロギング・ダンプまたは出力装置4等に表示す
ることができ、簡易メモリログとしてのツールに利用で
きる。 また、領域獲得成功/失敗の結果が一巡分残るので、領
域の管理(例えば、一定間隔で領域獲得成功率を算出し
、ある確率以下ならば領域を増やすようなチューニング
制御等)にも利用できるので、ソフトウェアの開発設計
時におけるメモリの増設計画や同時走行可能なタスクの
設計等々が容易になるという効果が得られる。
As explained above, when acquiring an area, the success or failure of acquiring the area can be recorded as a history without using much memory. It can be displayed as a simple memory log and can be used as a tool. In addition, since the results of area acquisition success/failure remain for one round, it can be used for area management (for example, calculating the area acquisition success rate at regular intervals, and tuning control such as increasing the area if the probability is below a certain probability). Therefore, it is possible to easily plan a memory increase during software development and design, design tasks that can run simultaneously, etc.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のシステムの構成図、第2図は本発明の
状態説明図であって、同図(alは領域の使用要求発生
時点の状態図で、同図(blは領域獲得時点の状態図、
第3図は動作説明のフローチャート、第4図は領域占有
方式の従来技術になる領域占有説明図で、図中、1は制
御部(CPU)、IAはポインタ制御部、1Bは比較部
、2は記憶装置、3は大記憶装置、4は出力装置、5は
メモリ、20は単位領域、什はアサインポインタ、BM
Tはビットマツプテーブル、NBTは履歴ビットテーブ
ルである。 本梵s’Ffのシステム清収圀 博 1  口 P 几 NE3T回o+oooqoo]  HB7、t−侘 5
月 め」入゛璽叉゛會兇日1鋒 ztJ AP’ ル in ’n(γ1冗BFJのフローチイート 縛 ’3flJ B/″4ア           −・?P 従未援@。願広呵側説岨n 算4 国
FIG. 1 is a configuration diagram of the system of the present invention, and FIG. 2 is a state diagram of the present invention. state diagram,
FIG. 3 is a flowchart explaining the operation, and FIG. 4 is a diagram explaining area occupancy, which is a conventional technology of the area occupancy method. In the figure, 1 is a control unit (CPU), IA is a pointer control unit, 1B is a comparison unit, is a storage device, 3 is a large storage device, 4 is an output device, 5 is a memory, 20 is a unit area, y is an assignment pointer, BM
T is a bitmap table and NBT is a history bit table. Honsan s'Ff's system clearing Kunihiro 1 mouth P 几NE3T times o+oooqoo] HB7, t-Wabi 5
Moon's entry ゛璽叉゛1日拒 ztJ AP' run in 'n (γ1 BFJ's flow chart binding '3flJ B/''4A -・?P Follow us @. Request for support @. n arithmetic 4 country

Claims (1)

【特許請求の範囲】[Claims] 所定長サイズの単位領域(20)を複数個まとめて構成
したメモリ(5)の領域獲得方式であって、該単位領域
(20)対応に領域の使用状態を表示するビットを配列
したビットマップテーブル(BMT)と該単位領域(2
0)の獲得履歴を記録する履歴ビットテーブル(NBT
)を設け、該ビットマップテーブル(BHT)のビット
位置を指摘するアサインポインタ(AP)で該ビットマ
ップテーブル(BMT)のビット内容を循環サーチし、
該ビットマップテーブル(BMT)内のビットに使用中
表示が在るときは、該履歴ビットテーブル(NBT)内
で対応するビットに占有不可を記録し、該ビットマップ
テーブル(BMT)内のビットに非使用表示あるときは
、当該単位領域(20)を獲得すると共にビットマップ
テーブル(BMT)内のビットに使用中表示を設定する
ことで、メモリ (5)領域の使用状態と獲得履歴を記
録するようにしたことを特徴とするメモリ獲得方式。
A bitmap table that is an area acquisition method for a memory (5) that is configured by combining a plurality of unit areas (20) of a predetermined length, and in which bits that indicate the usage status of the area are arranged corresponding to the unit areas (20). (BMT) and the unit area (2
A history bit table (NBT) that records the acquisition history of
), and cyclically searches the bit contents of the bitmap table (BMT) with an assignment pointer (AP) pointing to the bit position of the bitmap table (BHT),
When a bit in the bitmap table (BMT) is indicated as being in use, the corresponding bit in the history bit table (NBT) is recorded as non-occupied, and the bit in the bitmap table (BMT) is If there is an indication that it is not in use, acquire the unit area (20) and set the bit in the bitmap table (BMT) to indicate that it is in use, thereby recording the usage status and acquisition history of the memory (5) area. A memory acquisition method characterized by the following.
JP16331686A 1986-07-11 1986-07-11 Memory acquiring system Pending JPS6319051A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16331686A JPS6319051A (en) 1986-07-11 1986-07-11 Memory acquiring system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16331686A JPS6319051A (en) 1986-07-11 1986-07-11 Memory acquiring system

Publications (1)

Publication Number Publication Date
JPS6319051A true JPS6319051A (en) 1988-01-26

Family

ID=15771517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16331686A Pending JPS6319051A (en) 1986-07-11 1986-07-11 Memory acquiring system

Country Status (1)

Country Link
JP (1) JPS6319051A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3680142B2 (en) * 1997-12-05 2005-08-10 東京エレクトロンデバイス株式会社 Storage device and access method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3680142B2 (en) * 1997-12-05 2005-08-10 東京エレクトロンデバイス株式会社 Storage device and access method

Similar Documents

Publication Publication Date Title
US5519861A (en) Sampled data storage and editing system for the time series data being displayed according to collection location
CN107229555A (en) Mark generating method and device
US8190857B2 (en) Deleting a shared resource node after reserving its identifier in delete pending queue until deletion condition is met to allow continued access for currently accessing processor
US6279025B1 (en) Parallel processing procedure selecting apparatus and method selecting and implementing parallel-executable processing procedures
JPS6319051A (en) Memory acquiring system
CN111030874B (en) Service arranging method, equipment, storage medium and device
CN110597829B (en) Method, device and equipment for generating primary key
CN112001617A (en) Report generation progress method, device, equipment and readable storage medium
JPH02201552A (en) Transaction trace information picking system
JP2872841B2 (en) Semiconductor process support equipment
JPH07182404A (en) Designing support device
JP2815716B2 (en) Message transmission processing method
JP2901786B2 (en) Schedule creation device
JP2518390B2 (en) System performance monitoring method
CN115328624A (en) Configuration-based triggered task scheduling device
JPH03132830A (en) Trace information storing system
JPS62168225A (en) Automatic numbering system for document number of electronic slip
JPH08287104A (en) Time-series data management system
CN110674368A (en) System debugging result information processing method and device
JPH11202013A (en) Setting method for executing order of radio apparatus test item
JPH113345A (en) Overlapped processing control system
JPS63133232A (en) System for generating task discrimination name
JPH04271446A (en) System for executing test and diagnosis of shared storage device
JPS59226945A (en) Program selection system
JPH04241639A (en) Execution covering degree measurement system