JPS63180150A - Processing system for input/output buffer area acquisition - Google Patents

Processing system for input/output buffer area acquisition

Info

Publication number
JPS63180150A
JPS63180150A JP62012036A JP1203687A JPS63180150A JP S63180150 A JPS63180150 A JP S63180150A JP 62012036 A JP62012036 A JP 62012036A JP 1203687 A JP1203687 A JP 1203687A JP S63180150 A JPS63180150 A JP S63180150A
Authority
JP
Japan
Prior art keywords
page
area
input
processing
real
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62012036A
Other languages
Japanese (ja)
Other versions
JPH0544691B2 (en
Inventor
Takao Oku
奥 隆男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62012036A priority Critical patent/JPS63180150A/en
Publication of JPS63180150A publication Critical patent/JPS63180150A/en
Publication of JPH0544691B2 publication Critical patent/JPH0544691B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To decrease the number of dynamic steps needed to fix pages of an input/output buffers by using a means which allocates the real pages instantaneously when a request is given for acquisition of an input/output buffer area of an extended region, etc. CONSTITUTION:When an input/output buffer area request part 10 request an extended region by an area acquisition macroinstruction 13, an area acquisition processing part 11 secures an idle area. Then it is decided whether said secured area is equal to a new page or the extended area. If a new page of the extended area is confirmed, an extended region real page allocation processing part 12 is called out and an idle real page is allocated to a logical page of the secured area. Then the allocated real page number is set at the corresponding page table entry and the CPU-DAT invalid display is erased. When the part 10 is reset, a real page is allocated to an acquired page and a page fixing error is not reset with the following process of an input/output request macroinstruction 14. Thus the useless dynamic steps are eliminated.

Description

【発明の詳細な説明】 〔概要〕 プログラム管理が使用する拡張リージョン等の入出力バ
ッファ用領域の領域獲得要求時に、即時に実ページを割
り付ける手段を設けることにより。
Detailed Description of the Invention [Summary] By providing means for immediately allocating a real page when a request is made to acquire an area for an input/output buffer such as an extended region used by program management.

入出力バッファのページ固定に要するダイナミックステ
ップ数を削減する。
Reduce the number of dynamic steps required to fix pages in the I/O buffer.

〔産業上の利用分野〕[Industrial application field]

本発明は入出力バッファ用領域獲得処理方式。 The present invention is an input/output buffer area acquisition processing method.

特に領域l!傅ママクロ命令より、論理空間上の空き領
域を獲得する処理機能を有するデータ処理システムにお
いて、プログラムフェッチ処理等が行う入出力要求時に
おける処理性能を向上させる入出力バッファ用領域獲得
処理方式に関するものである。
Especially the area l! This relates to an input/output buffer area acquisition processing method that improves processing performance during input/output requests such as program fetch processing in a data processing system that has a processing function that acquires free space in logical space using Fuma macro instructions. be.

〔従来の技術〕[Conventional technology]

第3図はプログラムフェッチ処理の説明図、第4図は従
来方式の例を示す。
FIG. 3 is an explanatory diagram of program fetch processing, and FIG. 4 shows an example of a conventional method.

第3図において、30はメモリ、31は拡張リージョン
、32はリージヨン、33は入出力バソファ、34はプ
ログラムライブラリを表す。
In FIG. 3, 30 represents a memory, 31 an extended region, 32 a region, 33 an input/output bus sofa, and 34 a program library.

プログラムをユーザ領域であるリージョン32にローデ
ィングするプログラムフェッチ処理は。
The program fetch process loads the program into the region 32 which is the user area.

次のように行われる。It is done as follows.

+11  人出力バッファ33をシステム作業域である
拡張リージョン31から確保する。サイズは。
+11 The human output buffer 33 is secured from the extended region 31 which is the system work area. The size is.

例えば16KBまたは32KBである。For example, it is 16KB or 32KB.

(2)  リージョン32中にプログラム領域を確保す
る。
(2) Secure a program area in region 32.

(3)  プログラムライブラリ34中のプログラム八
を、入出力バッファ33に読み込むためのチャネルプロ
グラムを作成する。
(3) Create a channel program for reading program 8 in the program library 34 into the input/output buffer 33.

(4)  いわゆるEXCPマクロ命令により、入出力
制御部に対し、入出力を依鯨する。
(4) A so-called EXCP macro instruction is used to control input/output to the input/output control unit.

(5)入出力バッファ33に読み込まれたテキスト・デ
ータをプログラム領域へ転送し、再配置等を行う。
(5) The text data read into the input/output buffer 33 is transferred to the program area and rearranged.

(6)入出力バッファ33を返却する。(6) Return the input/output buffer 33.

以上のような処理において、第4図に示すようなプログ
ラムの実行が行われる。
In the above processing, a program as shown in FIG. 4 is executed.

プログラムフェッチ処理部20は、入出力バッファを拡
張リージョンから確保するため、領域獲得マクロ命令(
GE、TMA I N)L 3を発行する。
The program fetch processing unit 20 uses an area acquisition macro instruction (
GE, TMA IN) L 3 is issued.

これによりGETMA I N処理部40が動作し。This causes the GETMA IN processing section 40 to operate.

論理空間上の空き領域が確保される。Free space in the logical space is secured.

プログラムを読み込むため、入出力要求マクロ命令(E
XCP)14を発行する。これにより。
To load the program, input/output request macro instruction (E
XCP) 14 is issued. Due to this.

入出力要求処理部22が動作する。入出力要求処理部2
2は、ページ固定処理ルーチンを呼び出し。
The input/output request processing unit 22 operates. Input/output request processing unit 2
2 calls the page fixation processing routine.

チャネルDATを有効にするために1人出力バッファを
ページ固定(チャネル固定)する、このページ固定処理
は、実ページを保有していないので。
This page fixing process, which fixes the page (channel fixation) of a single output buffer to enable channel DAT, does not hold real pages.

エラー復帰となる。このとき、バッファの先頭から途中
までページ固定したものの解除処理も行われる。入出力
要求処理部22は、ページ固定処理の復帰コードを判定
し、エラーのとき1人出力バッファに対してページロー
ド要求を出し、実ページを割り付け、再度、ページ固定
処理ルーチンを呼び出す。
An error will be returned. At this time, the page fixation from the beginning to the middle of the buffer is also canceled. The input/output request processing unit 22 determines the return code of the page fixing process, issues a page load request to the single output buffer in the event of an error, allocates a real page, and calls the page fixing process routine again.

ページ固定が正常に完了したならば3人出力を起動し、
テキスト・データの読み込み処理を行う。
If the page fixing is completed successfully, start the three-person output,
Performs text data reading processing.

その後、ページフリー処理により、ページ固定を解除し
、入出力要求マクロ命令14の発行元に制御を戻す。
Thereafter, the page fixing is canceled by page free processing and control is returned to the issuer of the input/output request macro instruction 14.

プログラムフェッチ処理部20は、プログラムをプログ
ラム領域に転送し、不要となった人出カバ・7フアを+
 fiI域解放マクロ命令(F RE E M AIN
)15により、FREEMAIN処理部23を呼び出し
て解放する。
The program fetch processing unit 20 transfers the program to the program area, and removes unnecessary crowd covers.
fiI area release macro instruction (FREEMAIN
) 15 calls the FREEMAIN processing unit 23 and releases it.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

プログラムを読み込むための入出力バッファは。 I/O buffer for loading programs.

例えば16KB〜32KB必要であり、入出力要求時に
は、バッファ領域のすべてに実ページが割り付けられて
いない場合がほとんどである。従って、入出力要求処理
部22が、ページ固定処理ルーチンにチャネル固定要求
をすると、処理が完了できずエラー復帰する。そのため
、入出力要求処理部22は、ページロード処理を行った
後、再度チャネル固定を行うが、エラーとなるチャネル
固定処理は、全く無駄な処理であるため、入出力処理の
ダイナミックステップ数を増加させてしまうという問題
がある。
For example, 16 KB to 32 KB is required, and in most cases, real pages are not allocated to all of the buffer area at the time of an input/output request. Therefore, when the input/output request processing unit 22 issues a channel fixing request to the page fixing processing routine, the processing cannot be completed and an error returns. Therefore, the input/output request processing unit 22 performs channel fixing again after performing page load processing, but since channel fixing processing that causes an error is completely wasteful processing, the number of dynamic steps for input/output processing is increased. There is a problem with letting it happen.

この問題を解決するため1例えば入出力バッファを、ペ
ージ固定領域に確保すると+ ell域を解放するまで
実ページを占有するため、メモリの有効利用に支障をき
たす。また2人出力要求処理部22では、ページロード
を行9てからチャネル固定を行うということも考えられ
るが、ページロード処理は処理ステップ数が多く、また
バッファ領域に実ページが割り付けられている場合には
、ページロード処理が無駄になるという問題がある。
To solve this problem, for example, if an input/output buffer is secured in a page fixed area, the real page will be occupied until the ELL area is released, which will impede the effective use of memory. It is also possible that the two-person output request processing unit 22 loads the page after line 9 and then fixes the channel, but the page load process requires a large number of processing steps, and if the real page is allocated to the buffer area. has the problem that page load processing is wasted.

本発明は上記問題点の解決を図り、プログラムフェッチ
処理等が発行する入出力要求におけるメモリ固定処理に
よるダイナミックステップ数を削減することを目的とし
ている。
The present invention aims to solve the above problems and to reduce the number of dynamic steps due to memory fixing processing in input/output requests issued by program fetch processing and the like.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の原理ブロック図を示す。 FIG. 1 shows a block diagram of the principle of the present invention.

第1図において、10は拡張リージョンの領域を要求す
る入出力バッファ用領域要求部、11は空き領域を管理
し領域を要求元に付与する領域獲得処理部、12は領域
の要求が拡張リージョンである場合に即時に実ページを
割り付ける処理を行う拡張リージッン用実ページ割付は
処理部、13は領域獲得マクロ命令、14は入出力要求
マクロ命令を表す。
In FIG. 1, 10 is an input/output buffer area requesting unit that requests an area in an extended region, 11 is an area acquisition processing unit that manages free space and allocates the area to a request source, and 12 is an area requesting unit that requests an area in an extended region. The extended region real page allocation processing unit performs the process of immediately allocating a real page in a certain case, 13 represents an area acquisition macro instruction, and 14 represents an input/output request macro instruction.

入出力バッファ用領域要求部10が、領域獲得マクロ命
令13により、入出力バッファ用領域(拡張リージョン
)を要求すると+ 81域獲得処理部11は、要求され
た論理空間上の空き領域を確保する0本発明の場合、さ
らに領域獲得処理部11は、確保した領域が新規ページ
であるか否かを判定し、また拡張リージョンの要求であ
るか否かを判定する。
When the input/output buffer area requesting unit 10 requests an input/output buffer area (extension region) using the area acquisition macro instruction 13, the +81 area acquisition processing unit 11 secures an empty area in the requested logical space. In the case of the present invention, the area acquisition processing unit 11 further determines whether the secured area is a new page, and also determines whether or not it is a request for an extended region.

確保した領域が、拡張リーノぢンにおける新規ページで
ある場合には、拡張リージョン用実ページ割付は処理部
12を呼び出す、拡張リージョン用実ページ割付は処理
部12は、確保した領域の論理ページに空き実ページを
割り当てる。そして。
If the secured area is a new page in the extended region, the processing unit 12 is called for real page allocation for the extended region, and the processing unit 12 calls the processing unit 12 for real page allocation for the extended region. Allocate free real pages. and.

8亥当するページテーフ゛ルエントリ (PGTE) 
に割り当てた実ページ番号をセットし、CPU−DAT
無効表示を消すなどの処理を行う。即ち、従来、入出力
要求処理部におけるページロード処理で行っていた処理
を+ 11域獲得処理部11の処理の延長上で行う。
8. Page table entry (PGTE)
Set the real page number assigned to CPU-DAT.
Perform processing such as erasing the invalid display. That is, the processing that was conventionally performed in the page load processing in the input/output request processing section is performed as an extension of the processing of the +11 area acquisition processing section 11.

その後、入出力バッファ用領域要求部10へ復帰すれば
、獲得したページには実ページが割り付けられているの
で、続く入出力要求マクロ命令14の処理において、ペ
ージ固定のエラー復帰がなくなり、無駄なダイナミック
ステップ数が削減される。
After that, when returning to the input/output buffer area requesting unit 10, a real page has been allocated to the acquired page, so in the processing of the subsequent input/output request macro instruction 14, error recovery due to page fixation is eliminated, resulting in unnecessary error recovery. The number of dynamic steps is reduced.

〔作用〕[Effect]

論理ページに実ページを割り付ける機能としては、従来
、ページフォルトおよびページロードがある0人出力バ
ッファが実ページを保有していない場合には、一般には
、ページロードによって割付けが行われる。
As for the function of allocating a real page to a logical page, conventionally, when a zero-person output buffer with a page fault and a page load does not hold a real page, allocation is generally performed by a page load.

本発明は、プログラムフェッチ処理等では、入出力バッ
ファ用領域を拡張リージョンから獲得し。
The present invention acquires an input/output buffer area from an extended region during program fetch processing and the like.

人出力バッファ獲得後に、すぐに入出力要求を行うとい
う点に注目したもので、拡張リージョンの領域獲得時に
、実ページを割り付けてしまうので。
This focuses on the fact that an input/output request is made immediately after acquiring the human output buffer, and a real page is allocated when acquiring the area of the extended region.

入出力要求処理部は何ら変更することなく、ダイナミッ
クステップ数を削減することができる。
The number of dynamic steps can be reduced without making any changes to the input/output request processing section.

また、実ページを割り付ける処理において、いわゆるペ
ージリクレイム(ページ取す戻し)やページインの必要
性のチェックを省略できるので。
Also, in the process of allocating real pages, it is possible to omit checking the necessity of so-called page reclaim (taking back pages) and page-in.

処理を簡素化できる。さらにまた、拡張リージョンに対
する獲得要求があったときに、実ページを割り付けるだ
けなので、このページはページング可能領域であり、ペ
ージ固定領域を獲得するのと異なり、ページを返却する
まで、実ページを占有することはないので、実メモリを
有効に利用できる。
Processing can be simplified. Furthermore, when there is an acquisition request for an extended region, a real page is simply allocated, so this page is a pageable area, and unlike acquiring a page fixed area, the real page is occupied until the page is returned. Therefore, real memory can be used effectively.

〔実施例〕〔Example〕

第2図は本発明の一実施例を示す。 FIG. 2 shows an embodiment of the invention.

第2図において、13は領域獲得マクロ命令。In FIG. 2, 13 is an area acquisition macro instruction.

14は入出力要求マクロ命令、15は領域解放マクロ命
令、20はプログラムフェッチ処理部、21はCETM
AI N処理部、22は入出力要求処理部、23はFR
EEMAIN処理部を表す。
14 is an input/output request macro instruction, 15 is an area release macro instruction, 20 is a program fetch processing unit, and 21 is a CETM
AIN processing section, 22 is input/output request processing section, 23 is FR
Represents the EEMAIN processing unit.

プログラムフェッチ処理部20は、第4図に示した従来
例と同様に、拡張リージョンに対する領域獲得マクロ命
令13の発行、プログラムを読み込むための入出力要求
マクロ命令14の発行、また不要となった入出力バッフ
ァを返却するための領域解放マクロ命令15の発行など
を行う。
Similar to the conventional example shown in FIG. It issues an area release macro instruction 15 to return the output buffer.

領域獲得マクロ命令13によって起動されるGETMA
 I N処理部21では、要求された領域が拡張リージ
ョンである場合には、直ちに実ページの割付けを行う、
この実ページの割付は処理では。
GETMA activated by area acquisition macro instruction 13
If the requested area is an extended region, the IN processing unit 21 immediately allocates a real page.
This real page allocation is done in the process.

獲得される領域が常に新規な領域であるため、ページ取
り戻し処理が必要であるか否か、ページインが必要であ
るか否かなどのチェックが不要であり、そのため、一般
のページロード処理における実ページ割付は処理よりも
少ないステップ数で。
Since the acquired area is always a new area, there is no need to check whether page retrieval processing is necessary or whether page-in is necessary. Page allocation takes fewer steps than processing.

処理を完了できる。なお、この実ページ割付は処理は、
上記チェックが不要となる以外については。
The process can be completed. Note that this actual page layout is processed as follows.
Except for the above check being unnecessary.

従来、ページロード処理等で行われていた処理と同様で
よい。
The processing may be similar to the processing conventionally performed in page load processing and the like.

入出力要求マクロ命令14の発行により、入出力要求処
理部22が動作するが、!!L初に実行するページ固定
処理では、実ページが既に割り当てられているため、エ
ラーとならず、ページロード処理を行うことなく、スタ
ー)Ilo(310)命令によって、入出力を起動でき
る。その後、ページフリー処理によって、チャネル固定
を解除すれば、その入出力バッファは、ページングの対
象となる。
Issuance of the input/output request macro instruction 14 causes the input/output request processing unit 22 to operate, but! ! In the page fixing process executed for the first time, since a real page has already been allocated, no error occurs and input/output can be activated by the star) Ilo (310) instruction without performing page load processing. Thereafter, if the channel is unfixed by page free processing, that input/output buffer becomes a paging target.

プログラムフェッチ処理部20は、入出力バッファ上の
テキスト・データを、リージッン内のプログラム領域に
転送し、不要となった人出力バッファを領域解放マクロ
命令15により、FREEMAIN処理部23を呼び出
して、返却する。
The program fetch processing unit 20 transfers the text data on the input/output buffer to the program area in the region, and calls the FREEMAIN processing unit 23 using the area release macro instruction 15 to return the human output buffer that is no longer needed. do.

例えば、第4図に示す従来方式によれば2本発明に関連
する部分のおおよそのダイナミックステップ数は、以下
の通りとなる。
For example, according to the conventional method shown in FIG. 4, the approximate number of dynamic steps in the part related to the present invention is as follows.

GETMArN処理 ・・・・・・  800ステツプ
ページ固定処理(エラー)・・・ 400ステツプペー
ジロード処理  ・・・・・・ 4.000ステツプペ
ージ固定処理(正常)・・・  500ステツプページ
フリー処理  ・・・・・・  500ステツプこれに
対して2本発明の場合には、トータルのダイナミックス
テップ数は、第2図に示すように。
GETMARN processing... 800 steps page fixing processing (error)... 400 steps page load processing... 4.000 steps page fixing processing (normal)... 500 steps page free processing... ... 500 steps In contrast, in the case of the present invention, the total number of dynamic steps is 2, as shown in FIG.

以下の通りとなる。It will be as follows.

GETMA I N処理 ・・・・・・ 1,500ス
テツプページ固定処理(正常)・・・  500ステツ
プページフリー処理  ・・・・・・  500ステッ
プ即ち、従来に比べて、約53.6%のダイナミックス
テップ数が削減されることとなる。
GETMA IN processing ... 1,500 steps Page fixed processing (normal) ... 500 steps Page free processing ... 500 steps, approximately 53.6% more dynamic than before The number of steps will be reduced.

〔発明の効果〕〔Effect of the invention〕

以上説明したように1本発明によれば、ページャプル領
域である拡張リージョンの獲得時に、実ページの割付け
が行われるので2例えばプログラムフェッチ処理等にお
いて、関連処理のダイナミックステップ数が50%以上
も削減可能となり。
As explained above, (1) according to the present invention, real pages are allocated when acquiring an extended region, which is a pager pull area, (2) the number of dynamic steps in related processing is reduced by more than 50%, for example, in program fetch processing, etc. It becomes possible.

システムの処理性能が向上する。System processing performance is improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理ブロック図、第2図は本発明の一
実施例、第3図はプログラムフェッチ処理の説明図、第
4図は従来方式の例を示す。 図中、10は入出力バッファ用領域要求部、11は領域
獲得処理部、12は拡張リージョン用実ページ割付は処
理部、13は領域獲得マクロ命令。 14は入出力要求マクロ命令を表す。
FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is an embodiment of the present invention, FIG. 3 is an explanatory diagram of program fetch processing, and FIG. 4 is an example of a conventional system. In the figure, 10 is an input/output buffer area requesting unit, 11 is an area acquisition processing unit, 12 is an extended region real page allocation processing unit, and 13 is an area acquisition macro instruction. 14 represents an input/output request macro instruction.

Claims (1)

【特許請求の範囲】 領域獲得マクロ命令(13)により、論理空間上の空き
領域を獲得する処理機能を有するデータ処理システムに
おいて、 上記領域獲得マクロ命令(13)による入出力バッファ
用領域の獲得要求に対し、要求された論理空間上の空き
領域を確保すると共に、 該領域獲得マクロ命令(13)による一連の処理の中で
、確保された上記空き領域に実ページが割り付けられて
いないときに、即時に実ページを割り付ける手段(11
、12)を備えたことを特徴とする入出力バッファ用領
域獲得処理方式。
[Scope of Claims] In a data processing system having a processing function of acquiring a free area in a logical space by an area acquisition macro instruction (13), a request to acquire an input/output buffer area by the area acquisition macro instruction (13) is provided. , while securing a free area in the requested logical space, and in a series of processing by the area acquisition macro instruction (13), when no real page is allocated to the secured free area, Means for immediately allocating real pages (11)
, 12).
JP62012036A 1987-01-21 1987-01-21 Processing system for input/output buffer area acquisition Granted JPS63180150A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62012036A JPS63180150A (en) 1987-01-21 1987-01-21 Processing system for input/output buffer area acquisition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62012036A JPS63180150A (en) 1987-01-21 1987-01-21 Processing system for input/output buffer area acquisition

Publications (2)

Publication Number Publication Date
JPS63180150A true JPS63180150A (en) 1988-07-25
JPH0544691B2 JPH0544691B2 (en) 1993-07-07

Family

ID=11794379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62012036A Granted JPS63180150A (en) 1987-01-21 1987-01-21 Processing system for input/output buffer area acquisition

Country Status (1)

Country Link
JP (1) JPS63180150A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5697419A (en) * 1994-08-19 1997-12-16 Toyota Jidosha Kabushiki Kaisha Method for coating a die surface with release agent

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201011854D0 (en) 2010-07-14 2010-09-01 Isis Innovation Vane assembly for an axial flow turbine
US10107204B2 (en) 2013-03-15 2018-10-23 United Technologies Corporation Compact aero-thermo model base point linear system based state estimator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117779A (en) * 1979-03-01 1980-09-10 Fujitsu Ltd Buffer control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117779A (en) * 1979-03-01 1980-09-10 Fujitsu Ltd Buffer control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5697419A (en) * 1994-08-19 1997-12-16 Toyota Jidosha Kabushiki Kaisha Method for coating a die surface with release agent

Also Published As

Publication number Publication date
JPH0544691B2 (en) 1993-07-07

Similar Documents

Publication Publication Date Title
US5860126A (en) Controlling shared memory access ordering in a multi-processing system using an acquire/release consistency model
KR100242484B1 (en) Apparatus and method for optimizing performance of cache memory
US4403283A (en) Extended memory system and method
JPS60501824A (en) Demand paging method for a storage processing system that shares multiple address translation buffer storage devices
US5016169A (en) Data processor capable of correctly re-executing instructions
US20030177288A1 (en) Multiprocessor system
US4949247A (en) System for transferring multiple vector data elements to and from vector memory in a single operation
JPS63180150A (en) Processing system for input/output buffer area acquisition
JP2005521937A (en) Context switching method and apparatus in computer operating system
US20080072009A1 (en) Apparatus and method for handling interrupt disabled section and page pinning apparatus and method
JPS6329292B2 (en)
JPS6351288B2 (en)
JPH0133856B2 (en)
TW399176B (en) Microprocessor access control unit upon fetching address queue
JP3727452B2 (en) Data processing apparatus and data processing system
JP2535584B2 (en) Real memory fixed processing computer
JPH0734186B2 (en) Cash system
JPH03256127A (en) Microprocessor system
JPS58103039A (en) Data base system
JPH01280854A (en) Input/output control system
JPH0810448B2 (en) Semaphore access control method
JPH07200408A (en) Information processor
JP2000194668A (en) Computer system and intermediate code execution device and method applied to the computer system
JPS6341106B2 (en)
JPS6069740A (en) Electronic computer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees