JPS63179550U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の電卓の一実施例の回路図であ
る。 １…電池、２…電源スイツチ、３…連動スイツ
チ、４…単安定マルチバイブレータ回路、５…積
分回路、６…電源スイツチ用トランジスタ、７…
電卓回路、８…各種計算用スイツチ。

Claims (1)

1. 【実用新案登録請求の範囲】 電池を電源として使用する電卓において、 電源スイツチと電卓回路の間の電源ラインに設
   けられた電源スイツチ用トランジスタと、 一端が電源スイツチと電源スイツチ用トランジ
   スタの間の電源ラインに接続され、電源スイツチ
   がオンされると、これと連動して所定の時間オン
   し、オフしているとき、各種計算用スイツチが押
   されたとき、これと連動して前記所定の時間オン
   する連動スイツチと、 入力が連動スイツチの他端に接続され、出力パ
   ルス幅が前記所定の時間よりも大きい単安定アル
   チバイブレータ回路と、 単安定マルチバイブレータ回路の出力パルスを
   入力とし、時定数が単安定マルチバイブレータ回
   路のパルス幅よりも大きく、電源スイツチ用トラ
   ンジスタのオン／オフを出力電圧により制御する
   積分回路とを有することを特徴とする節電機能付
   電卓。