JPS63175810U - - Google Patents

Info

Publication number
JPS63175810U
JPS63175810U JP6761787U JP6761787U JPS63175810U JP S63175810 U JPS63175810 U JP S63175810U JP 6761787 U JP6761787 U JP 6761787U JP 6761787 U JP6761787 U JP 6761787U JP S63175810 U JPS63175810 U JP S63175810U
Authority
JP
Japan
Prior art keywords
input terminal
inputs
input
output signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6761787U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP6761787U priority Critical patent/JPS63175810U/ja
Publication of JPS63175810U publication Critical patent/JPS63175810U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

【図面の簡単な説明】
第1図はこの考案の一実施例を示すレゾルバ・
デイジタル変換装置の構成を示す図、第2図は従
来のレゾルバ・デイジタル変換器を示す構成図、
第3図は第2図の主要部分の波形を示す図、第4
図は180度入力が入つてきた時の第2図の主要
部分の波形を示す図であり、図において、2は象
限選択器、3,3A,3Bは余弦乗算器、4,4
A,4Bは正弦乗算器、5は引き算器、7,7A
,7Bは位相検波器、8は電圧制御発信器、9は
可逆カウンタ、10は加算器、11a,11bは
電圧判定器、12は論理ゲートである。なお、図
中同一符号は同一または相当部分を示すものとす
る。

Claims (1)

    【実用新案登録請求の範囲】
  1. レゾルバ信号を入力し、角度の象限により出力
    する象限選択器と、正弦乗算器と、余弦乗算器と
    、加算器と、引き算器と位相検波器と、電圧判定
    器と、論理積ゲートと、電圧制御発信器と、可逆
    カウンタとを備えたトラツキング型レゾルバ・デ
    イジタル変換装置において、2つの入力端の第一
    の入力端に上記象限選択器の2つの出力の一方の
    正弦波の信号を入力し、第2の入力端に上記可逆
    カウンタのデイジタル値を入力しそのデイジタル
    値の余弦の掛け算をする第一の余弦乗算器と、2
    つの入力端の第一の入力端に上記象限選択器の2
    つの出力の一方の余弦波の信号を入力し、第2の
    入力端に上記可逆カウンタのデイジタル値を入力
    しそのデイジタル値の正弦の掛け算をする第一の
    正弦乗算器と、2つの入力端の第一の入力端に上
    記第一の余弦乗算器の出力の信号を入力し、第二
    の入力端に上記第一の正弦乗算器の出力の信号を
    入力し、2つの信号を引き算する引き算器と、2
    つの入力端の第一の入力端に上記引き算器の出力
    信号を入力し、第二の入力端に搬送波を入力し、
    第一の入力端の信号の搬送波を検波・整流する第
    一の位相検波器と、第一の位相検波器の出力信号
    を入力し、電圧値を判定する第一の電圧判定器と
    、2つの入力端の第一の入力端に上記象限選択器
    の2つの出力の一方の正弦波の信号を入力し、第
    二の入力端に上記可逆カウンタのデイジタル値を
    入力しそのデイジタル値の正弦の掛け算をする第
    二の正弦乗算器と、2つの入力端の第一の入力端
    に上記象限選択器の2つの出力の一方の余弦波の
    信号を入力し、第二の入力端に上記可逆カウンタ
    のデイジタル値を入力しそのデイジタル値の余弦
    の掛け算をする第二の余弦乗算器と、2つの入力
    端の第一の入力端に上記第二の正弦乗算器の出力
    信号を入力し、第二の入力端に上記第二の余弦乗
    算器の出力信号を入力し、2つの信号を加え合わ
    せる加算器と、2つの入力端の第一の入力端に上
    記加算器の出力信号を入力し第二の入力端に搬送
    波を入力し、第一の入力端の信号の搬送波を検波
    ・整流する第二の位相検波器と、第二の位相検波
    器の出力信号を入力し、電圧値を判定する第二の
    電圧判定回路と、2つの入力端の第一の入力端に
    上記第一の電圧判定回路の出力信号を入力し、第
    二の入力端に上記第二の電圧判定回路の出力信号
    を入力し、両方の論理が1のとき論理1の出力を
    行う論理積ゲートと、上記第一の位相検波器の出
    力信号を入力しクロツク信号を出力する電圧制御
    発信器と、4つの入力端の第一の入力端に上記第
    一の位相検波器の出力信号を入力し、第二の入力
    端に上記電圧制御発信器のクロツク信号を入力し
    、第三の入力端に上記論理積ゲートの出力信号を
    入力し、第四の入力端に制御信号を入力し、上昇
    又は下降のカウントをする可逆カウンタとを備え
    たことを特徴とするレゾルバ・デイジタル変換装
    置。
JP6761787U 1987-05-06 1987-05-06 Pending JPS63175810U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6761787U JPS63175810U (ja) 1987-05-06 1987-05-06

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6761787U JPS63175810U (ja) 1987-05-06 1987-05-06

Publications (1)

Publication Number Publication Date
JPS63175810U true JPS63175810U (ja) 1988-11-15

Family

ID=30906687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6761787U Pending JPS63175810U (ja) 1987-05-06 1987-05-06

Country Status (1)

Country Link
JP (1) JPS63175810U (ja)

Similar Documents

Publication Publication Date Title
JPS63175810U (ja)
JPH0175816U (ja)
JPH0161613U (ja)
JPH0184018U (ja)
JPH0243618U (ja)
JPH0158115U (ja)
JPH0189319U (ja)
JPH0189317U (ja)
JPH0189318U (ja)
JPH0255119U (ja)
JPH0184017U (ja)
JPS6453911U (ja)
JPS6448614U (ja)
JPS6448616U (ja)
JPH0189316U (ja)
JPH01179215U (ja)
JPH0312115U (ja)
JPS6448617U (ja)
JPH0161614U (ja)
JPH01105807U (ja)
JPH0239118U (ja)
JPH03101419U (ja)
JPH01105809U (ja)
JPH0376116U (ja)
JPH0312116U (ja)