JPS63170740A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パイプライン処理機能と分岐命令の飛び先
予測機構を備えたデータ処理装置に関するものである。

（従来の技術〕 第３図は、バイブライン処理機能と分岐命令の飛び先予
測機構を備えた従来のデータ処理装置のブロック図であ
り、図において、１は命令ブリフェッチキュー、２は命
令デコード部、３は命令実行部、４は分岐命令の分岐予
測機構、５は分岐先番地生成回路、６は命令デコード部
２でデコードされる命令が分岐を起こすかどうかを予測
した分岐予測ビットデータの信号線、７は次に命令デコ
ード部２でデコードされる命令の番地が出力される信号
線、８は現在命令実行部３で実行中の命令の番地が出力
される信号線である。第４図は、第３図の分岐予測機構
４の分岐予測テーブルの詳細を示したもので、図中９は
分岐命令番地、１０はその分岐命令で分岐が起こるかど
うかを過去の履歴をもとに予測した分岐予測ビットデー
タである。

次に前記データ処理装置の動作について説明する。命令
実行部３で一定規則に従って番地付けされた命令データ
を実行している間に命令デコード　　・部２では次に実
行すべき命令をデコードしており、命令実行部３での実
行が終了すると命令デコード部２でデコードが終了して
いる次の命令が速やかに実行される。また、命令ブリフ
ェッチキュー１は主記憶がアクセスされていない時間を
利用して命令をあらかじめ取り込んでおき、命令デコー
ド部２が命令ブリフェッチキュー１から次にデコードす
べき命令データをフェッチすることにより、命令フェッ
チにかかる時間を短縮している。このように、このデー
タ処理装置内では各部が並列に動作するバイブライン処
理が行われ、これにより実効的な速度を上げている。し
かし、命令の流れが乱れた場合、たとえば分岐命令が実
行された時には、命令デコード部２でのデコード結果お
よび命令ブリフェッチキュー１に取り込まれている命令
データはキャンセルされ、命令ブリフェッチキュー１は
飛び先番地から新たにキューイングを行う。すなわち、
分岐命令実行後始めて実行される命令は主記憶から直接
数−り込まなければならず、次に実行すべき命令がフェ
ッチされてデコードされるまで命令実行部３は命令の実
行を中断しなければならない。

そこで、従来のデータ処理装置では、この点を改〃する
ために分岐予測機構４を設けている。これは、分岐命令
番地９とその分岐命令が過去に実行された時の履歴をも
とに、次回実行された時に分岐するかどうかを予測した
分岐予測ビットデータ１０を組にして記憶したものであ
り、条件分岐命令等を実際に命令実行３部で実行する前
に分岐が起こるかどうかを予測するものである。この予
測の方法によってはかなり高い確率でプログラムの流れ
が予測できることがわかフている。簡単に説明すると、
分岐予測機構４は次に命令デコード部２でデコードされ
る命令の番地を信号線７により検索し、信号線６から得
られた分岐予測ビットデータを命令デコード部２に送る
。この分岐予測ビットデータは、過去の履歴によりその
命令が次回実行された時分岐を起こすかどうかを予測し
たものである。そして、命令ブリフェッチキュー１より
命令デコード部２に命令データが取り込まれると、上記
分岐予測ビットデータと共に命令デコードを開始する。

命令デコードの結果、デコードした命令が分岐命令であ
り、かつ分岐が起こると予測されると、命令ブリフェッ
チキューｌに取り込まれている命令データはクリアされ
て、分岐先番地生成回路５から出力される飛び先番地よ
り再びキューイングを行い、取り込まれた命令データを
命令デコード部２に渡す。予測が的中した場合には、分
岐処理が命令実行部３で行なわれた場合に比べ命令実行
部３が次に実行すべき命令がより早期に主記憶より取り
込まれるため、次の命令実行までの待ち時間を短縮する
ことができる。予測が外れた時には分岐信号線８から得
られる命令の番地により分岐予測機構４の分岐予測テー
ブルへの登録操作を行う。このように分岐予測機構４の
付加により、分岐命令実行後のパイプライン処理の乱れ
を抑えデータ処理装置の実効的な計算速度を上げている
。

〔発明が解決しようとする問題点〕

従来のバイブライン処理機能を備えたデータ処理装置は
、以上のように構成されており、分岐予測機構４を備え
ることにより飛び先番地の予測を行ってパイプライン処
理の乱れを抑えているが、次に処理すべき命令データの
番地はデコードの結果確定される命令長を現在のプログ
ラムカウンタの値に加えることにより得られるので、次
にデコードする命令データの番地を命令デコードを開始
する前に決定することは困難であり、特に可変長命令の
命令セットを持つデータ処理装置では命令長の確定に時
間がかかるため、より一層困難であった。また分岐予測
ビットデータは次にデコードする命令データの番地によ
り検索されるので、命令データと分岐予測ビットデータ
を同時に命令デコード部２に取り込むことが困難である
という問題点があった。

この発明は、上記のような問題点を改善するためになさ
れたもので、次にデコードする命令データの番地の確定
を待たずに命令データと分岐子側ビットデータを同時に
命令デコード部で処理できるデータ処理装置を得ること
を目的とする。

〔問題点を解決するための手段〕

この発明のデータ処理装置は、一定規則に従って番地付
けされた命令データを実行する命令実行部と、その命令
が実行されている間に次の命令データを解析する命令解
析部と、その命令が解析されている間に次に解析すべき
命令データを先取りして取り込む命令先取装置と、この
先取りした命令データを実行した後に分岐が起こるかど
うかを過去の履歴をもとに予測する分岐予測機構とを備
え、前記命令先取装置に分岐予測機構で予測されたデー
タを先取りした命令データと共に格納するようにしたも
のである。

（作用ン この発明のデータ処理装置においては、命令の先取りを
行うと同時に分岐予測を行い、得られた予測データを先
取りした命令データと共に命令先取装置に格納する。そ
して、命令解析時には命令先取装置から命令データと分
岐予測データとを同時に取り込む。

〔実施例〕

以下この発明の一実施例を図面について説明する。第１
図はこの発明に係るバイブライン処理機能と分岐命令の
飛び先予測機構を備えたデータ処理装置のブロック図で
あり、図において、１１は命令ブリフェッチキュー（命
令先取装置）、２は命令デコード部（命令解析部）、３
は命令実行部、４は分岐命令の分岐予測機構、５は分岐
先番地生成回路、６は現在命令ブリフェッチキュー１１
でプリフェッチ中の命令が分岐を起こすかどうかを予測
した分岐予測ビットデータの信号線、７は現在命令ブリ
フェッチキュー１１でブリフェッチ中の命令データの番
地を伝達するアドレスバス、８は命令実行５３で現在実
行中の命令の番地が出力される信号線である。第２図は
、第１図の命令ブリフェッチキュー１１の構成例を示し
ており、図において、１２は命令データ、１３は分岐予
測ビットデータであり、ｎ個のエントリから構成されて
いる。なお、ここでは説明を簡単にするために、１回の
アクセスで主記憶装置より命令ブリフェッチキュー１１
に取り込まれる命令データの長さ及び命令ブリフェッチ
キューｉｔの各エントリの命令データ１２の長さは命令
の最小単位に等しいものとする。

次に上記構成のデータ処理装置の動作について説明する
。命令ブリフェッチキュー１１が命令データのブリフェ
ッチを行うと、分岐予測機構４はアドレス７からの現在
プリフェッチ中の命令の番地によりブリフェッチした命
令の分岐予測ビットデータを信号線６を通して命令ブリ
フェッチキュー１１に送る。この分岐予測ビットデータ
は、過去の履歴によりブリフェッチされた命令が実行さ
れた時分岐を起こすかどうかを予測したものである。そ
して、命令ブリフェッチキュー１１はブリフェッチした
命令と分岐予測ビットデータを組にして格納しておく。

次に命令ブリフェッチキュー１１より命令デコード部２
に命令データが取り込まれると、同時に取り込まれた分
岐予測ビットデータ１３と共に命令データがデコードさ
れる。命令デコードの結果、デコードした命令が分岐命
令であり、かつ分岐が起こると予測されると、命令ブリ
フェッチキュー１１に取り込まれている命令データ１２
及び分岐予測ビットデータ１３は全てクリアされて、分
岐先番地生成回路５から出力される予測飛び先番地より
再びキューイングを開始する。予測が的中した時には、
分岐処理が命令実行部３で行われた場合に比べ命令実行
部３が次に実行すべき命令がより早期に主記憶より取り
込まれるため、次の命令実行までの待ち時間を短縮する
ことができる。また、分岐命令が命令実行部３で実行さ
れた時、その命令が初めて実行された時のように分岐予
測機構４に登録されていなかったり、分岐予測機構４に
よる予測が外れていた場合には、その分岐命令の命令番
地により分岐予測機構４の分岐予測テーブルへの登録操
作を行う。このように命令のブリフェッチを行うと同時
に分岐予測を行い、得られた分岐予測ビットデータを取
り込まれた命令データと共に命令ブリフェッチキュー１
１に格納することにより、命令デコード部２は次にデコ
ードを行うべき命令番地の確定を待たずに命令ブリフェ
ッチキュー１１より命令データ１２と分岐予測ビットデ
ータ１３を同時に取り込むことができる。

なお、上記実施例では命令ブリフェッチキュー１１の各
エントリの命令データ１２の長さが命令の最小単位と等
しいとしているが、命令ブリフェッチキュー１１の各エ
ントリの命令データ１２が複数の命令の最小単位よりな
り、命令の最小単位毎に１ビツトづつ分岐予測ビットデ
ータを持つようにしてもよい。また、１回のプリフェッ
チで主記憶より取り込まれる命令データの長さは命令の
最小単位と等しいとしているが、命令ブリフェッチキュ
ー１１が１回のプリフェッチで複数（ｋ個）の命令の最
小単位よりなる命令データを取り込み、分岐予測機構４
より出力されたにビットの分岐予測ビットと共に格納す
るようにしてもよい。更に、現在ブリフェッチ中の命令
の番地により予測を行っているが、現在ブリフェッチ中
の命令の番地の一部により予測を行ってもよい。

〔発明の効果〕

以上説明したように、この発明によれば、命令プリフェ
ッチを行うと同時に分岐予測を行い、その分岐予測結果
を取り込まれた命令データと共に格納する命令ブリフェ
ッチキューを備えたことにより、次に命令デコードを行
うべき命令番地の確定を待たずに命令データとそれに対
応する分岐予測ビットを同時に取り込むことができると
いう効果がある。また、次に命令デコードを行うべき命
令番地を早期に得るための特別な回路を付加する必要が
ないので、少ないハードウェアで分岐予測を行うことが
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の命令ブリフェッチキューの構成図、第３図は
従来のデータ処理装置のブロック図、第４図は第３図の
分岐予測機構の分岐予測テーブルの詳細図である。 １．１１・−命令ブリフェッチキュー （命令先取装置） ２−−−−−−命令デコード部（命令解析部）３−−−
−−−−−命令実行部 ４−−−−−−、−分岐予測機構 ５−−、、、、−分岐先番地生成回路 １２−−−−−−一命令データ １３−−−−−分岐予測ビットデータ なお、図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 一定規則に従って番地付けされた命令データを実行する
   命令実行部と、その命令が実行されている間に次の命令
   データを解析する命令解析部と、その命令が解析されて
   いる間に次に解析すべき命令データを先取りして取り込
   む命令先取装置と、この先取りした命令データを実行し
   た後に分岐が起こるかどうかを過去の履歴をもとに予測
   する分岐予測機構とを備え、前記命令先取装置に分岐予
   測機構で予測されたデータを先取りした命令データと共
   に格納するようにしたことを特徴とするデータ処理装置
   。