JPS63169087A - Semiconductor laser - Google Patents

Semiconductor laser

Info

Publication number
JPS63169087A
JPS63169087A JP68287A JP68287A JPS63169087A JP S63169087 A JPS63169087 A JP S63169087A JP 68287 A JP68287 A JP 68287A JP 68287 A JP68287 A JP 68287A JP S63169087 A JPS63169087 A JP S63169087A
Authority
JP
Japan
Prior art keywords
layer
inp
conductivity type
semiconductor laser
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP68287A
Other languages
Japanese (ja)
Inventor
Hirohiko Katsuta
勝田 洋彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Japan Science and Technology Agency
Original Assignee
Fujikura Ltd
Research Development Corp of Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd, Research Development Corp of Japan filed Critical Fujikura Ltd
Priority to JP68287A priority Critical patent/JPS63169087A/en
Publication of JPS63169087A publication Critical patent/JPS63169087A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、光通信等に用いて好適な電流狭窄構造を有
する半導体レーザに関する。
DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to a semiconductor laser having a current confinement structure suitable for use in optical communications and the like.

「従来の技術」 半導体レーザは光通信等の分野において、広く用いられ
ており、また、その構造ら種々のものが用いられている
。この場合、半導体レーザの基板としては、n型とp型
のものがあるが、p型基板を用いた従来の半導体レーザ
の製造方法について、第3図を参照して説明する。なお
、第3図は、埋込型の半導体レーザを光軸に直行する面
で切った場合の横断面図である。
"Prior Art" Semiconductor lasers are widely used in fields such as optical communications, and various structures are used. In this case, there are n-type and p-type substrates for semiconductor lasers, and a conventional method for manufacturing a semiconductor laser using a p-type substrate will be described with reference to FIG. Note that FIG. 3 is a cross-sectional view of the embedded semiconductor laser taken along a plane perpendicular to the optical axis.

まず、1回目の成長工程として、第3図(イ)に示4′
ようにp型基板l上にp−InPバッファ層2、アンド
ープのInGaAsP活性層3およびn−InPクラッ
ド層4を順次エピタキシャル成長させる。
First, as the first growth step, 4′ shown in FIG.
A p-InP buffer layer 2, an undoped InGaAsP active layer 3, and an n-InP cladding layer 4 are sequentially epitaxially grown on a p-type substrate l as shown in FIG.

次に、n−InPクラッド層の上面に5i02等による
マスクを光軸方向に施し、その後に同図(ロ)に示すよ
うな逆メサ状のエツチングを行って光軸方向に長いスト
ライプを形成し、さらに、活性層3の幅を狭くするため
に、選択エツチングを行って活性層3のみを少しエツチ
ングする。
Next, a mask such as 5i02 is applied to the top surface of the n-InP cladding layer in the optical axis direction, and then an inverted mesa-like etching process is performed as shown in the same figure (b) to form long stripes in the optical axis direction. Furthermore, in order to narrow the width of the active layer 3, selective etching is performed to slightly etch only the active layer 3.

そして、2回目の成長工程として、第3図(ハ)に示す
ように、n−InP埋込層6、p−1nP埋込層7およ
びn−1nGaAsP埋込層As類次エピタキシャル成
長させ、これによってストライプ構造を埋め込む。
Then, as a second growth step, as shown in FIG. Embed striped structure.

「発明が解決しようとする問題点」 ところで、上述した従来のp型基板半導体装置ザの製造
においては、以下に述べる欠点があった。
"Problems to be Solved by the Invention" By the way, in manufacturing the above-described conventional p-type substrate semiconductor device, there were the following drawbacks.

■デバイスを作成する条件としては、次の3条件がある
が、これらを同時に満たしてデバイス作成を行うことは
極めて難しい。
■There are the following three conditions for creating a device, but it is extremely difficult to create a device while satisfying all of these conditions at the same time.

(イ)n−1nP埋込層6はなるべく厚<(1μm以上
)する。
(a) The n-1nP buried layer 6 should be as thick as possible (1 μm or more).

(ロ)n−1nP埋込屓6は、n−InPクラッド層4
とつながってはならない。すなわち、n−1nP埋込層
6がストライプ構造の側面をせり上がり過ぎてn−1n
Pクラツド層4に接してはならない。
(b) The n-1nP buried layer 6 is the n-InP cladding layer 4
must not be connected to In other words, the n-1nP buried layer 6 rises too much on the side surface of the stripe structure and becomes n-1nP.
It must not touch the P cladding layer 4.

(ハ)上記(イ)、(ロ)の双方の条件を満足するには
ストライブ構造の幅を広くする必要があるが、この場合
においても活性層3の幅は広くなってはいけない。
(c) In order to satisfy both conditions (a) and (b) above, it is necessary to widen the width of the stripe structure, but even in this case, the width of the active layer 3 must not be widened.

■ストライブ構造を作成するための逆、メサエッヂフグ
後において、活性層幅を狭くするための選択エツチング
を行うが、この際に活性層脇に空隙が生じ、この空隙内
に埋め込み成長時のn−1nPメルトが入り込み良好な
埋め込み成長ができない。
■ After reverse mesa edge blowing to create a stripe structure, selective etching is performed to narrow the active layer width, but at this time a void is created beside the active layer, and this void is filled with n- 1nP melt enters and good buried growth cannot be achieved.

このため、リーク電流の抑制が充分に行えず、素子特性
の精度に問題があった。
For this reason, leakage current could not be suppressed sufficiently, resulting in a problem with the accuracy of device characteristics.

この発明は、上述した事情に鑑みてなされたもので、作
成が容易であるとともに、埋込成長を良好にし得て素子
特性の向上が図れる半導体レーザを提供ずろことを目的
としている。
The present invention has been made in view of the above-mentioned circumstances, and it is an object of the present invention to provide a semiconductor laser that is easy to manufacture, allows for good buried growth, and improves device characteristics.

F問題点を解決するための手段J この発明は」二足問題点を解決するために、上面中央部
に光軸方向に長い凸状のストライプが設けられている第
1導電型の半導体基板、例えばp−InP基板と、この
基板の上面で前記ストライプ以外の部分に上面の高さが
前記ストライプの上面と同一になるように設けられるn
−1nPまたはn−I nGaAsPなる第2導電型の
電流ブロック層と、この電流ブロック層および前記スト
ライプの各上面全面に設けられる第1のp−1nP層と
、この第1のp−1nP層の上面であって前記ストライ
プの上方に対応する位置に光軸方向に細長く設けられる
選択的に幅を狭くしたアンドープのInGaAsP活性
導波路層と、この活性導波路層の上面に前記活性導波路
層より幅広く、かつ光軸方向に長く設けられる、例えば
逆メサ状のn−1nPクラッド層と、前記第1のp−1
nPの上面に設けられ前記活性導波路層および面記n−
InPクラッド層の下部の両側面を埋め込む第2のp−
InP層と、この第2のp−1nP層の上面に設けられ
前記n−1nPクラツド層の上部両側面を埋め込むn−
1nGaAsP層とを有している。
Means for Solving Problem F J In order to solve the two-legged problem, the present invention provides a semiconductor substrate of a first conductivity type, in which a convex stripe long in the optical axis direction is provided at the center of the upper surface; For example, with a p-InP substrate, an n
a second conductivity type current blocking layer made of -1nP or n-I nGaAsP; a first p-1nP layer provided on the current blocking layer and the entire upper surface of each of the stripes; an undoped InGaAsP active waveguide layer with a selectively narrowed width provided elongated in the optical axis direction at a position corresponding to above the stripe on the upper surface; an n-1 nP cladding layer that is wide and long in the optical axis direction, for example, in the shape of an inverted mesa;
The active waveguide layer and the surface area n-
A second p-
an InP layer, and an n-layer which is provided on the top surface of this second p-1nP layer and embeds both upper sides of the n-1nP cladding layer.
It has a 1nGaAsP layer.

「作用 」 活性導波路層の幅が、選択エツチングにより他の条件と
かかわりなく調整され、また、第1のp−InP層が素
子上部と下部の中間に介在し、n −InPクラッドと
n1nP電流ブロツク層の接触を防止する。
"Function" The width of the active waveguide layer is adjusted by selective etching regardless of other conditions, and the first p-InP layer is interposed between the top and bottom of the device, and the n-InP cladding and the n1nP current Prevent contact between blocking layers.

「実施例」 以下、図面を参照してこの発明の実施例について説明す
る。
"Embodiments" Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図はこの発明の一実施例の構成を示す横断面図であ
る。図において、10はp−InP基板であり、その上
面中央部に光軸方向に長い凸状のストライプIOaが設
けられている。11は基板10の上面でストライプIO
a以外の部分に、上面の高さがストライプlOaの上面
と同一になるように設けられるn−1nP(あるいはn
−1nGaAsP)の電流ブロック層、I2は電流ブロ
ック層Ilおよびストライプloaの上面に設けられる
p−InP層、15はp−1nP層の上面であってスト
ライプ10aの上方に対応する位置に光軸方向に細長く
設けられろアンドープのI nG aA sP活性導波
路層、16は活性導波路層I5の上面に光軸方向に細長
く設けられる逆メサ状のn−1nPクラツド層である。
FIG. 1 is a cross-sectional view showing the structure of an embodiment of the present invention. In the figure, 10 is a p-InP substrate, and a convex stripe IOa long in the optical axis direction is provided at the center of the upper surface of the substrate. 11 is a stripe IO on the top surface of the substrate 10
n-1nP (or n
-1nGaAsP) current blocking layer, I2 is a p-InP layer provided on the current blocking layer Il and the upper surface of the stripe loa, 15 is the upper surface of the p-1nP layer and is placed in the optical axis direction at a position corresponding to above the stripe 10a. An undoped InGaA sP active waveguide layer 16 is provided elongated in the optical axis direction on the upper surface of the active waveguide layer I5.

また、I3はp−InPnP2O5面に設けられ活性導
波路層15およびn−1nPクラツド層16の下部の両
側面を覆うp−1nP層であり、14は1)−InP層
の上面に設けられ1+−1nPクラツド層16の上部の
両側面を覆うn−1nGaAsP層である。
Further, I3 is a p-1nP layer provided on the p-InPnP2O5 surface and covers both sides of the lower part of the active waveguide layer 15 and the n-1nP cladding layer 16, and 14 is a p-1nP layer provided on the upper surface of the 1)-InP layer and 1+ This is an n-1n GaAsP layer covering both sides of the top of the -1nP cladding layer 16.

次に、上記構成によるこの実施例の製造方法について説
明する。
Next, a manufacturing method of this embodiment with the above configuration will be explained.

まず、第2図(イ)に示すように、基板IO上にフ」ト
リソグラフィ等により凸状のストライプl0aを形成す
る。その後に、電流ブロック層11としてn−1nP(
あるいはn−InGaAsP)を選択的に成長させ、こ
の電流ブロック層11の上面とストライプIOaの上面
とが均一になるようにする。そして、p−InP層12
、InGaAsP活性導波路層15およびn−1nl’
クラッド層16を順次エピタキシャル成長させて同図(
ロ)に示すような積層構造を形成する。なお、p−In
P層12を成長させる前にメルトバック処理をすること
によって、その下の面は平坦となる。
First, as shown in FIG. 2(a), convex stripes 10a are formed on the substrate IO by photolithography or the like. After that, as the current blocking layer 11, n-1nP (
Alternatively, n-InGaAsP) is selectively grown so that the upper surface of this current blocking layer 11 and the upper surface of the stripe IOa are uniform. And p-InP layer 12
, InGaAsP active waveguide layer 15 and n-1nl'
The cladding layer 16 is sequentially grown epitaxially as shown in the same figure (
A laminated structure as shown in b) is formed. In addition, p-In
By performing a melt-back process before growing the P layer 12, the surface beneath it becomes flat.

次に、n−1nPクラツド層16の上面中央部に光軸方
向に長(SiOx膜等を付して逆メサエツチングを行い
、第2図(ハ)に示すような逆メサ形状を形成する。こ
の場合のエツチングは、選択エツチングであり、p−I
nPnP2O5面でエツチングを止めるようにする。さ
らに、InGaAsP活性導波路層15のみ細くするた
めに、この層のみを選択エツチングし、同図に示すよう
にn−1nPクラツド層16の下面より狭い幅とする。
Next, a long (SiOx film, etc.) is attached to the center of the upper surface of the n-1nP cladding layer 16 in the optical axis direction, and reverse mesa etching is performed to form an inverted mesa shape as shown in FIG. The etching in this case is a selective etching, and p-I
Etching should be stopped at the nPnP2O5 surface. Furthermore, in order to make only the InGaAsP active waveguide layer 15 thinner, only this layer is selectively etched to make it narrower than the lower surface of the n-1nP cladding layer 16, as shown in the figure.

この場合、活性導波路層15の幅調整については、選択
エツチングを行うために、メサ形状とは何ら係わりなく
行うことができる。
In this case, the width of the active waveguide layer 15 can be adjusted independently of the mesa shape in order to perform selective etching.

次に、第2図(ニ)に示すように、p−1nP層12の
上面にp−rnP層13をn−InPクラッド層16の
中央部分付近までエピタキシャル成長させ、さらに、p
−1nP層13の上面にn−InGaAsP層I4を成
長させて、InGaAsP活性導波路層15およびクラ
ッド層16を埋め込む。以上の処理手順により、この実
施例の製造工程が完了する。
Next, as shown in FIG. 2(d), a p-rnP layer 13 is epitaxially grown on the upper surface of the p-1nP layer 12 to near the center of the n-InP cladding layer 16.
An n-InGaAsP layer I4 is grown on the top surface of the -1nP layer 13 to bury the InGaAsP active waveguide layer 15 and cladding layer 16. The above processing procedure completes the manufacturing process of this example.

なお、上記実施例はp−1nP基板を用いる場合の実施
例であったが、これに代えて、第2導電型、すなわちn
型基板を用いてもよいし、InP系以外にGaAs系の
半導体を用いてもよい。
Note that the above embodiment was an example in which a p-1nP substrate was used, but instead of this, a second conductivity type, that is, an nP substrate was used.
A type substrate may be used, and a GaAs-based semiconductor other than an InP-based semiconductor may be used.

「発明の効果」 以上説明したように、この発明によれば、上面中央部に
、光射出方向へ延びる突条が形成された第1導電型の半
導体基板と、前記第1導電型の半導体基板の上面であっ
て、前記突条の両側に形成された第2導電型の電流ブロ
ック層とを有したので以下に述べる利点を得ることがで
きる。
"Effects of the Invention" As explained above, according to the present invention, there is provided a semiconductor substrate of a first conductivity type in which a protrusion extending in the light emission direction is formed in the center of the upper surface, and a semiconductor substrate of the first conductivity type. Since the current blocking layer of the second conductivity type is formed on the upper surface of the ridge and on both sides of the protrusion, the following advantages can be obtained.

■n−1nP(あるいはn−I nGaAsP)電流ブ
ロック層11は第3図(ハ)に示すn−1nP層6に対
応するが、この発明においては、上記電流ブロック層1
1の厚さを他の構成要素とかかわりなく任意に設定する
ことができ、電流阻止作用を大とすることができる。
■The n-1nP (or n-I nGaAsP) current blocking layer 11 corresponds to the n-1nP layer 6 shown in FIG.
1 can be arbitrarily set irrespective of other constituent elements, and the current blocking effect can be increased.

■第1のp−InP層が素子の上下層を仕切っているの
で、n−1nP電流ブロツク層とn−InPクラッド層
とがつながることがない。
(2) Since the first p-InP layer partitions the upper and lower layers of the device, the n-1nP current blocking layer and the n-InP cladding layer are not connected.

■活性導波路層の幅を、他の条件にかかわりなく選択エ
ツチングにより容易に調整することができる。
(2) The width of the active waveguide layer can be easily adjusted by selective etching regardless of other conditions.

■n−1nP電流ブロック層を先に成長させるため、活
性導波路層の側面にn−InPが成長することがない。
(2) Since the n-1nP current blocking layer is grown first, n-InP does not grow on the side surfaces of the active waveguide layer.

そして、上記■〜■の利点が得られることにより、リー
ク電流の抑制を充分とすることができ、高光出力、低し
きい値電流の半導体レーザを得ることができる。
By obtaining the advantages (1) to (4) above, leakage current can be sufficiently suppressed, and a semiconductor laser with high optical output and low threshold current can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の構成を示す横断面図、第
2図は同実施例の製造方法を示す横断面図、第3図は従
来の半導体レーザおよびその製造方法を説明するための
横断面図である。 IO・・・・・・p−1nP基板、loa・・・・・・
ストライプ、11・・・・・・n−1nP’i流ブロツ
ク層、12・・・・・・第1のp−1nP層、13・・
・・・・第2のp−1nP層、14−− n −I n
G aA sP層、I 5−・・−1nG aA sP
活性導波路層、16・・・・・・n−1nPクラツド層
FIG. 1 is a cross-sectional view showing the configuration of an embodiment of the present invention, FIG. 2 is a cross-sectional view showing the manufacturing method of the same embodiment, and FIG. 3 is for explaining a conventional semiconductor laser and its manufacturing method. FIG. IO...p-1nP board, loa...
Stripe, 11... n-1nP'i style block layer, 12... first p-1nP layer, 13...
...Second p-1nP layer, 14-- n -I n
GaA sP layer, I5-...-1nGaA sP
Active waveguide layer, 16...n-1nP cladding layer.

Claims (1)

【特許請求の範囲】[Claims] 上面中央部に、光射出方向へ延びる突条が形成された第
1導電型の半導体基板と、前記第1導電型の半導体基板
の上面であって、前記突条の両側に形成された第2導電
型の電流ブロック層とを有することを特徴とする半導体
レーザ。
a first conductivity type semiconductor substrate having a protrusion extending in the light emission direction formed in the center of the upper surface; and a second conductivity type semiconductor substrate having a second conductivity type semiconductor substrate formed on the upper surface of the first conductivity type semiconductor substrate on both sides of the protrusion. 1. A semiconductor laser comprising a conductive current blocking layer.
JP68287A 1987-01-06 1987-01-06 Semiconductor laser Pending JPS63169087A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP68287A JPS63169087A (en) 1987-01-06 1987-01-06 Semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP68287A JPS63169087A (en) 1987-01-06 1987-01-06 Semiconductor laser

Publications (1)

Publication Number Publication Date
JPS63169087A true JPS63169087A (en) 1988-07-13

Family

ID=11480528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP68287A Pending JPS63169087A (en) 1987-01-06 1987-01-06 Semiconductor laser

Country Status (1)

Country Link
JP (1) JPS63169087A (en)

Similar Documents

Publication Publication Date Title
JPS6237911B2 (en)
JPS63169087A (en) Semiconductor laser
JPH06103775B2 (en) Semiconductor laser array device
JP2003177367A (en) Semiconductor optical element
JPS61102086A (en) Semiconductor laser
JPS589592B2 (en) Method for manufacturing semiconductor light emitting device
JPS63169093A (en) semiconductor laser
JP2822195B2 (en) Semiconductor laser manufacturing method
JP2839539B2 (en) Semiconductor light emitting device and method of manufacturing the same
JPH06216470A (en) Manufacture of semiconductor light-emitting element
JPS63302587A (en) Semiconductor laser
JPH01175281A (en) Semiconductor laser array device
JPS6318874B2 (en)
JP2550711B2 (en) Semiconductor laser
JPS6354234B2 (en)
JPS5858783A (en) Semiconductor laser
JPS63278288A (en) Semiconductor laser device
JPH04320083A (en) Semiconductor laser element and manufacture thereof
JPS5897887A (en) Semiconductor laser having buried structure
JPS63287079A (en) Manufacture of semiconductor laser
JPS6396981A (en) Buried semiconductor laser device
JPH0243789A (en) Manufacturing method of embedded semiconductor laser device
JPS62158386A (en) Semiconductor laser element
JPH0680863B2 (en) Semiconductor laser
JPS63250885A (en) Manufacture of semiconductor laser element