JPS63157543A - Address discriminating device - Google Patents

Address discriminating device

Info

Publication number
JPS63157543A
JPS63157543A JP30394986A JP30394986A JPS63157543A JP S63157543 A JPS63157543 A JP S63157543A JP 30394986 A JP30394986 A JP 30394986A JP 30394986 A JP30394986 A JP 30394986A JP S63157543 A JPS63157543 A JP S63157543A
Authority
JP
Japan
Prior art keywords
address
memory
received
information frames
information frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30394986A
Other languages
Japanese (ja)
Inventor
Yoichi Oteru
大照 洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30394986A priority Critical patent/JPS63157543A/en
Publication of JPS63157543A publication Critical patent/JPS63157543A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To prevent collision caused by the incoming of information frames during updating an address by preventing plural information frames from simultaneously flowing on a communication medium. CONSTITUTION:An address discriminating device 5 consists of an address memory 6 accumulating the address table to be transmitted and a control part 7 for changing the content of the address memory 6. The control part 7 has a function waiting until a transmitter-receiver transmits the information frames when the content of the address memory 6 needs to be changed, and changes the content o the address memory 6 simultaneously with transmission.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信装置において入来する情報フレームを受
信するべきか否かを判別するアドレス判別装置に関する
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an address discriminating device for determining whether an incoming information frame should be received in a communication device.

〔従来の技術〕[Conventional technology]

通信装置においては、自通信装置が接続された通信媒体
上を流れる情報フレームの宛先アドレス部分を見て、自
通信装置が受は取るべき情報フレームと受は取る必要の
ない情報フレームを判別する機能が必要である。通常の
通信装置では自通信装置のアドレスとい、うちのが唯一
固定的に与えられており、情報フレーム中の宛先アドレ
スが唯一の自通信装置のアドレスだった時だけ受信する
A communication device has a function that looks at the destination address part of the information frame flowing on the communication medium to which the communication device is connected, and determines which information frames the device should accept and which information frames it does not need to accept. is necessary. In a normal communication device, the address of the own communication device is the only one fixedly given, and the information frame is received only when the destination address in the information frame is the address of the only own communication device.

しかし通信網間の接続装置などにおいては受信すべきア
ドレスが複数個あり、しかもそれらが運用中に動的に変
化する可能性がある。
However, in connection devices between communication networks, there are multiple addresses to be received, and these addresses may change dynamically during operation.

従来、受信すべきアドレスが複数個の場合には、受信す
べき複数のアドレスを受信メモリ内にテーブルとして持
っ゛ており、一旦すべての情報フレームを受信メモリに
受信したのちアドレステーブルをCPUが参照して受信
すべきであったが否がの判別を行い、受信する必要がな
かった時には廃棄するという方法がとられていた。
Conventionally, when there are multiple addresses to receive, the multiple addresses to be received are stored as a table in the reception memory, and once all information frames have been received in the reception memory, the CPU refers to the address table. The method used was to determine whether the message should have been received or not, and then discard it if it was not necessary to receive it.

もう一つの考えられる方法は、入来した情報フレームを
受信メモリに受信する前に高速に宛先アドレスの判別を
行い、受信する必要のない情報フレームであった場合に
は受信メモリに入れる前に廃棄する方法である。以後、
このような方法をハードウェアフィルタリングと呼ぶこ
とにする。一般に宛先アドレスは情報フレームの先頭部
分に書かれているため、もしアドレスの判別が十分高速
で行われれば、受信メモリの前に小さなバッファメモリ
を設けることにより、このような方法も可能である。 
     ゛ 〔発明が解決しようとする問題点〕 前者の方法では、受信する必要のない情報フレームも一
旦受信メモリに受信するため、受信メモリのオーバーフ
ローの原因となる点、およびCPUの処理の負担が大き
いなどの欠点がある。
Another possible method is to quickly determine the destination address of an incoming information frame before it is received in the reception memory, and if it is an information frame that does not need to be received, it is discarded before it is placed in the reception memory. This is the way to do it. From then on,
This method will be referred to as hardware filtering. Generally, the destination address is written at the beginning of the information frame, so if the address can be determined quickly enough, such a method is possible by providing a small buffer memory in front of the receiving memory.
[Problems to be Solved by the Invention] In the former method, information frames that do not need to be received are also temporarily received in the reception memory, which causes an overflow of the reception memory and imposes a heavy processing load on the CPU. There are drawbacks such as.

後者の方法では、判別すべきアドレスが一つの場合には
ハードウェアフィルタリングが可能であったが、判別す
べきアドレスが複数個の場合には判別のための時間がか
かるためハードウェアフィルタリングは不可能であった
。しかし最近開発されつつある連想メモリ く内容読み
出しメモリ)あるいは特殊な高速サーチ機能付きメモリ
を用いれば、受信すべきアドレスが複数の場合でも十分
高速なマツチングが行え、受信する必要のない情報フレ
ームを受信メモリに一旦受信することなく判別すること
が可能となる。しかしこのような方法では、アドレステ
ーブルの内容を更新する場合の制御が問題となる。すな
わちハードウェアフィルタリングでは情報フレームの宛
先アドレス部分が直接アドレス判別装置に入力されるの
で、ルーティングテーブルの更新中に入力される場合が
あり、アドレス判別装置のアクセスに対するなんらかの
衝突制御が必要となる。
In the latter method, hardware filtering was possible when there was only one address to be discriminated, but hardware filtering was impossible when there were multiple addresses to discriminate because it took time to discriminate. Met. However, if you use a recently developed associative memory (content read memory) or special memory with a high-speed search function, you can perform sufficiently fast matching even when there are multiple addresses to receive, and receive information frames that do not need to be received. It becomes possible to make a determination without having to receive the data once into the memory. However, with this method, control when updating the contents of the address table poses a problem. That is, in hardware filtering, the destination address part of the information frame is directly input to the address discriminator, so it may be input during the updating of the routing table, and some kind of collision control for access by the address discriminator is required.

本発明の目的は、ハードウェアフィルタリングにおいて
アドレステーブルを更新中に情報フレームが入来するこ
とによる衝突を回避することが可能なアドレス判別装置
を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an address discrimination device that can avoid collisions caused by incoming information frames while updating an address table in hardware filtering.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、通信装置において受信すべき情報フレームと
受信する必要のない情報フレームとを判別するためのア
ドレス判別装置であって、受信すべきアドレスの表を蓄
えたメモリと、このメモリの内容を変更するための制御
部より構成され、前記制御部は前記メモリの内容を変更
する必要があるどきには、自通信装置が情報フレームを
送信するまで待って送信と同時に前記メモリの内容の変
更を行うことを特徴としている。
The present invention is an address discrimination device for discriminating between information frames that should be received and information frames that do not need to be received in a communication device, and includes a memory that stores a table of addresses that should be received, and a memory that stores a table of addresses that should be received. When it is necessary to change the contents of the memory, the control section waits until its own communication device transmits an information frame and simultaneously changes the contents of the memory. It is characterized by doing.

〔作用〕[Effect]

一般に通信網において、単一の通信装置の単一の送受信
部が接続された通信媒体上には同時に複数の情報フレー
ムが流れることはなく、従って自通信装置が送信してい
る最中には他の情報フレームが入来することはない。従
って本発明によるアドレス判別装置ではアドレスの更新
中に他の情報フレームが入来することはなく、衝突が起
こらないことが保証される。
Generally, in a communication network, multiple information frames do not flow at the same time on a communication medium connected to a single transmitting/receiving unit of a single communication device. information frame never comes in. Therefore, in the address determination device according to the invention, no other information frames come in during address updating, and it is ensured that no collisions occur.

〔実施例〕〔Example〕

次に本発明の実施例について図面を用いて説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明のアドレス判別装置を用いた送受信装置
の一例の構成図である。アドレス判別装置5は、受信す
べきアドレスの表を蓄えたアドレスメモリ6と、このア
ドレスメモリの内容を変更するための制御部7より構成
され、この制御部7はアドレスメモリ6の内容を変更す
る必要があるときには、送受信装置が情報フレームを送
信するまで待って送信と同時にアドレスメモリ6の内容
の変更を行う機能を有している。
FIG. 1 is a configuration diagram of an example of a transmitting/receiving device using the address discriminating device of the present invention. The address discrimination device 5 includes an address memory 6 that stores a table of addresses to be received, and a control section 7 for changing the contents of this address memory.The control section 7 changes the contents of the address memory 6. When necessary, it has a function of waiting until the transmitting/receiving device transmits the information frame and changing the contents of the address memory 6 at the same time as the transmission.

このようなアドレス判別装置5を有する送受信装置(通
信装置)2は、送受信インターフェイス3と、送受信制
御回路4と、送受信メモリ8とを備えており、送受信制
御回路4はファーストイン・ファーストアウト型のバン
ファを有している。
A transmitting/receiving device (communication device) 2 having such an address discriminating device 5 includes a transmitting/receiving interface 3, a transmitting/receiving control circuit 4, and a transmitting/receiving memory 8, and the transmitting/receiving control circuit 4 is a first-in/first-out type. It has Banfa.

以下に、動作を説明する。通信媒体1上を流れる情報フ
レームは、送受信インターフェイス3を介して通信装置
2に入力される。入力された情報フレームは送受信イン
ターフェイス3を通り抜けて送受信制御回路4に入力さ
れると共に、そのアドレス部分だけがアドレス判別装置
5内のアドレスメモリ6に入力される。アドレスメモリ
6には判別されるべきアドレスの表が蓄えられており、
受信すべきアドレスでなかった場合には廃棄信号を送受
信制御回路4に与える。送受信制御回路4はファースト
イン・ファーストアウト型のバッファを有しており、情
報フレームの入力から出力までに遅延がある。もしアド
レスメモリ6から廃棄信号が入力されなければ、送受信
制御回路4は入力された情報フレームを上記遅延時間遅
れで送受信メモリ8内の所定の番地に書き込む。廃棄信
号が与えられた場合には情報フレームを送受信メモリ8
側に出力せず廃棄する。
The operation will be explained below. Information frames flowing on the communication medium 1 are input to the communication device 2 via the transmission/reception interface 3 . The input information frame passes through the transmitting/receiving interface 3 and is inputted to the transmitting/receiving control circuit 4, and only its address portion is inputted to the address memory 6 in the address discriminating device 5. A table of addresses to be determined is stored in the address memory 6,
If the address is not the one to be received, a discard signal is given to the transmission/reception control circuit 4. The transmission/reception control circuit 4 has a first-in/first-out type buffer, and there is a delay from input to output of an information frame. If no discard signal is input from the address memory 6, the transmission/reception control circuit 4 writes the input information frame to a predetermined address in the transmission/reception memory 8 with the delay time described above. When a discard signal is given, the information frame is transmitted and received by the memory 8.
Discard it without outputting it to the side.

次に、アドレスメモリ6のアドレス表の内容を変更する
場合の動作を、第2図に示すアドレス表変更時のタイミ
ング図を参照しながら説明する。
Next, the operation when changing the contents of the address table in the address memory 6 will be explained with reference to the timing chart for changing the address table shown in FIG.

アドレスメモリ6のアドレス表の書き換え要求が制御部
7に対し発生すると、制御部7は送受信制御回路4から
、情報フレームの送信の開始を示す送信開始信号が与え
られるのを待つ。送信開始信号が与えられると、制御部
7は、アドレスメモリ6のアドレス表の書き換えを開始
し、情報フレームの送信中に書き換えを終了する。情報
フレームを送信している最中には他の情報フレームを入
来することはなく、従ってアドレス判別装置5ではアド
レスの更新中に他の情報フレームのアドレス部分が入来
することはなく、衝突が生じることはない。
When a request to rewrite the address table of the address memory 6 is issued to the control section 7, the control section 7 waits for a transmission start signal from the transmission/reception control circuit 4 indicating the start of transmission of an information frame. When the transmission start signal is given, the control unit 7 starts rewriting the address table in the address memory 6, and ends the rewriting while the information frame is being transmitted. While an information frame is being transmitted, no other information frame comes in. Therefore, in the address discriminator 5, the address portion of another information frame does not come in while the address is being updated, and collisions occur. will not occur.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、判別すべきアドレ
スの表の変更中に情報フレームが入来することによる衝
突が起こらないことが保証されたアドレス判別装置が得
られる。
As described above, according to the present invention, it is possible to obtain an address discriminating device that is guaranteed to prevent collisions due to incoming information frames while changing the table of addresses to be discriminated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の詳細な説明する構成図、第2図はアド
レス表変更時のタイミング図である。 1・・・・・通信媒体 2・・・・・通信装置 3・・・・・送受信インターフェイス 4・・・・・送受信制御回路 5・・・・・アドレス判別装置 6・・・・・アドレスメモリ 7・・・・・制御部 8・・・・・送受信メモリ
FIG. 1 is a block diagram explaining the present invention in detail, and FIG. 2 is a timing diagram when changing the address table. 1...Communication medium 2...Communication device 3...Transmission/reception interface 4...Transmission/reception control circuit 5...Address discrimination device 6...Address memory 7...Control unit 8...Transmission/reception memory

Claims (1)

【特許請求の範囲】[Claims] (1)通信装置において受信すべき情報フレームと受信
する必要のない情報フレームとを判別するためのアドレ
ス判別装置であって、受信すべきアドレスの表を蓄えた
メモリと、このメモリの内容を変更するための制御部よ
り構成され、前記制御部は前記メモリの内容を変更する
必要があるときには、自通信装置が情報フレームを送信
するまで待って送信と同時に前記メモリの内容の変更を
行うことを特徴とするアドレス判別装置。
(1) An address discrimination device for discriminating between information frames that should be received and information frames that do not need to be received in a communication device, which includes a memory that stores a table of addresses that should be received, and changes the contents of this memory. The controller comprises a control unit for changing the contents of the memory, and the control unit waits until the own communication device transmits the information frame and changes the contents of the memory at the same time as the transmission. Features of address discrimination device.
JP30394986A 1986-12-22 1986-12-22 Address discriminating device Pending JPS63157543A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30394986A JPS63157543A (en) 1986-12-22 1986-12-22 Address discriminating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30394986A JPS63157543A (en) 1986-12-22 1986-12-22 Address discriminating device

Publications (1)

Publication Number Publication Date
JPS63157543A true JPS63157543A (en) 1988-06-30

Family

ID=17927230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30394986A Pending JPS63157543A (en) 1986-12-22 1986-12-22 Address discriminating device

Country Status (1)

Country Link
JP (1) JPS63157543A (en)

Similar Documents

Publication Publication Date Title
US4715030A (en) Local area network bridge
JP2720957B2 (en) Packet buffer device
JP2577539B2 (en) bridge
KR970056525A (en) Method and apparatus for using multiple FIFO with improved flow control and routing in communication receiver
KR970056273A (en) In a data exchange system, a data transmission / reception method using distributed path control
US5835779A (en) Message transmission among processing units using interrupt control technique
EP0789302B1 (en) Communication network end station and adaptor card
JPS63157543A (en) Address discriminating device
JPS63157544A (en) Address discriminating device
US20030204662A1 (en) Use of bus transaction identification codes
EP0378422B1 (en) Look ahead bus transfer request
JP2563821B2 (en) Packet transmitter
US7089387B2 (en) Methods and apparatus for maintaining coherency in a multi-processor system
KR0182707B1 (en) Method and apparatus for monitoring communication message between processors in switching system
KR100231286B1 (en) The packet router
KR100365344B1 (en) Device for processing data of network access system and method thereof
JPS63146641A (en) Receiver
US6862266B1 (en) Loop test apparatus of packet routing bus in communication system and loop test method
JPH02189049A (en) Line controller
JP2601914B2 (en) Data transmission equipment
JPH0440551A (en) Data transfer system
JPS6180350A (en) Reception processor
JPH04318727A (en) Packet transmitter
JPS589620B2 (en) Peer communication system
JPS6188635A (en) Signal transmitting and receiving circuit