JPS6315675A - Transistor inverter device - Google Patents

Transistor inverter device

Info

Publication number
JPS6315675A
JPS6315675A JP61159063A JP15906386A JPS6315675A JP S6315675 A JPS6315675 A JP S6315675A JP 61159063 A JP61159063 A JP 61159063A JP 15906386 A JP15906386 A JP 15906386A JP S6315675 A JPS6315675 A JP S6315675A
Authority
JP
Japan
Prior art keywords
transistor
circuit
main circuit
reverse bias
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61159063A
Other languages
Japanese (ja)
Inventor
Kenji Hirose
広瀬 謙司
Hiromi Shibuya
渋谷 浩洋
Keiji Ogawa
啓司 小川
Takahiro Kita
北 貴裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Refrigeration Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Refrigeration Co filed Critical Matsushita Refrigeration Co
Priority to JP61159063A priority Critical patent/JPS6315675A/en
Publication of JPS6315675A publication Critical patent/JPS6315675A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To suppress increase of switch loss of a main circuit transistor, by a method wherein when current at primary side of a rectifying and smoothing circuit becomes over a prescribed value, reverse bias amount is increased at turning-off of the main circuit transistor and at OFF-state. CONSTITUTION:A main circuit transistor 2 constitutes main circuit of a transistor inverter. Primary current of a rectifying and smoothing circuit 1 is detected by a current detecting circuit 26, and the detected output is supplied to a power conversion circuit 27 for reverse bias. when the primary current of the rectifying and smoothing circuit 1 becomes over a prescribed value, reverse bias amount between base . emitter is increased at turning-off of the main circuit transistor 2 and OFF-state by the power conversion circuit 27 for reverse bias. Thereby increase of the turning-off time of the main circuit transistor 2 is suppressed.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電動機の回転数を制御するトランジスタインバ
ータ装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a transistor inverter device for controlling the rotational speed of an electric motor.

従来の技術 近年、電動機の回転数を可変にし、各種機器の能力を減
少または増加させて使用するために、トランジスタイン
バータ装置が多く利用されて来ている。
2. Description of the Related Art In recent years, transistor inverter devices have come into widespread use in order to vary the rotational speed of electric motors and reduce or increase the capacity of various devices.

以下図面を参照しながら、上述したトランジスタインバ
ータ装置の一例について説明する。
An example of the above-mentioned transistor inverter device will be described below with reference to the drawings.

第3図はトランジスタインバータ装置の概略構成図であ
り、第4図は従来のトランジスタインバータ装置のベー
スドライブ回路の回路図を示すものである。第3図にお
いて、1は整流平滑回路で、交流電源の直流化を行なっ
ている。2は主回路トランジスタ群で、トランジスタイ
ンバータ装置の主回路を構成している。3は主回路トラ
ンジスタで、直並列に6個接続され前記トランジスタイ
ンバータ装置の主回路を構成している。4は電動機で前
記主回路トランジスタ3の出力と接続されている。6は
電源回路で、交流商用電源を制御用の直流に変換する。
FIG. 3 is a schematic configuration diagram of a transistor inverter device, and FIG. 4 is a circuit diagram of a base drive circuit of a conventional transistor inverter device. In FIG. 3, reference numeral 1 denotes a rectifying and smoothing circuit, which converts an AC power supply into a DC power supply. 2 is a main circuit transistor group, which constitutes the main circuit of the transistor inverter device. Reference numeral 3 denotes main circuit transistors, six of which are connected in series and parallel to form the main circuit of the transistor inverter device. 4 is a motor connected to the output of the main circuit transistor 3; 6 is a power supply circuit that converts AC commercial power into DC for control.

6は周波数設定部である。7は制御部で、前記周波数設
定部らからの信号により、設定周波数の波形を発生する
。8はベースドライプ部で、前記制御部7にて発生され
た波形を前記主回路トランジスタ群2に伝える。9はベ
ースドライブ回路で、前記主回路トランジスタ3を動作
させる。第4図において、10はホトカプラで、前記制
御部7の出力を前記ベースドライブ回路9に伝える。1
1はホ)LED−で、12はホトトランジスタであシ、
前記ホトカプラ10を構成している。13は電源で、前
記ベースドライブ回路9に電圧を供給しているC14は
第1のNPN形トランジスタで、ベースは前記ホトトラ
ンジスタ12のエミッタより直列に接続された抵抗15
.16の接続点に接続され、コレクタは第1の抵抗17
を介して前記電源13と接続されている。18は第2の
PNPN上形ンジスタで、ベースは前記ホトトランジス
タ12のコレクタに接続され、かつ抵抗19を介して電
源13に接続されている。
6 is a frequency setting section. Reference numeral 7 denotes a control section that generates a waveform of a set frequency based on the signals from the frequency setting section. Reference numeral 8 denotes a base drive section, which transmits the waveform generated by the control section 7 to the main circuit transistor group 2. A base drive circuit 9 operates the main circuit transistor 3. In FIG. 4, a photocoupler 10 transmits the output of the control section 7 to the base drive circuit 9. 1
1 is e)LED-, 12 is a phototransistor,
It constitutes the photocoupler 10. 13 is a power supply; C14, which supplies voltage to the base drive circuit 9, is a first NPN transistor; the base thereof is a resistor 15 connected in series with the emitter of the phototransistor 12;
.. 16, and the collector is connected to the first resistor 17
It is connected to the power source 13 via. Reference numeral 18 denotes a second PNPN upper type transistor whose base is connected to the collector of the phototransistor 12 and connected to the power supply 13 via a resistor 19.

2oは第3のNPN形トランジスタで、ベースは前記第
1のNPN形トランジスタのコレクタと接続され、コレ
クタは第2の抵抗21を介して前記第2のPNPN上形
ンジスタのコレクタに接続され、かつ前記主回路トラン
ジスタ3のベースて接続されている。22はダイオード
を直列に接続したダイオード群であり、コンデンサ23
が並列に接続されており、第3の抵抗24を介して前記
電源13に接続され、かつ前記主回路トランジスタ3の
エミッタに接続されている。25はベースドライブ信号
回路である。
2o is a third NPN type transistor, the base is connected to the collector of the first NPN type transistor, the collector is connected to the collector of the second PNPN upper type transistor via a second resistor 21, and The base of the main circuit transistor 3 is connected. 22 is a group of diodes connected in series, and a capacitor 23
are connected in parallel, connected to the power supply 13 via the third resistor 24, and connected to the emitter of the main circuit transistor 3. 25 is a base drive signal circuit.

以上のように構成されたトランジスタインバータ装置に
ついて、以下にその動作について説明する。
The operation of the transistor inverter device configured as described above will be described below.

前記制御部7の出力がオンてなると前記ホトカプラ1o
の前記ホトLED11が発光し、ホトトランジスタ12
がオンする。このとき第2のPNPN上形ンジスタ18
のベース電流が流れ、オンすると同時に前記第1のNP
N形トランジスタ14のベース電流も流れ第1のNPN
形トランジスタはオンする。このため、前記抵抗17を
流れる電流は前記第1のNPN形トランジスタのコレク
タからエミッタに流れ、前記第3のNPN形トランジス
タ2Qには流れないため、前記第3のNPN形トランジ
スタ20はオフする。すなわち、前記制御部7の出力が
オンすれば前記第2のPNPN上形ンジスタ18はオン
し、前記第3のNPN形トランジスタ20はオフする。
When the output of the control section 7 is turned on, the photocoupler 1o
The photoLED 11 emits light, and the phototransistor 12
turns on. At this time, the second PNPN upper type resistor 18
When the base current flows and turns on, the first NP
The base current of the N-type transistor 14 also flows through the first NPN
type transistor turns on. Therefore, the current flowing through the resistor 17 flows from the collector to the emitter of the first NPN transistor and does not flow through the third NPN transistor 2Q, so the third NPN transistor 20 is turned off. That is, when the output of the control section 7 is turned on, the second PNPN transistor 18 is turned on and the third NPN transistor 20 is turned off.

このため、前記主回路トランジスタ3のベースには前記
第2の抵抗21で制限された電流が流れ込み前記主回路
トランジスタ3をオンする。
Therefore, a current limited by the second resistor 21 flows into the base of the main circuit transistor 3 and turns on the main circuit transistor 3.

次に、前記制御部7の出力がオンからオフになると、前
記ホトトランジスタ12がオフ、前記第2のPNPN上
形ンジスタ18がオフ、そして前記第1のNPN形トラ
ンジスタ14がオフするため、前記第3のNPN形トラ
ンジスタ2oはオンする。ここで前記ダイオード群22
と前記コンデンサ23にて前記主回路トランジスタ3の
ベースとエミッタ間が逆バイアスされ、ベース内にある
キャリアをベースより引き出す電流が流れるため前記主
回路トランジスタ3は急速にオンからオフへ移行する。
Next, when the output of the control section 7 changes from on to off, the phototransistor 12 is turned off, the second PNPN transistor 18 is turned off, and the first NPN transistor 14 is turned off. The third NPN transistor 2o is turned on. Here, the diode group 22
The base and emitter of the main circuit transistor 3 are reverse biased by the capacitor 23, and a current flows that draws carriers in the base from the base, so that the main circuit transistor 3 rapidly changes from on to off.

そしてこの引き出し電流がなくなると前記主回路トラン
ジスタ3はオフ状態で安定する。
When this drawing current disappears, the main circuit transistor 3 is stabilized in an OFF state.

発明が解決しようとする問題点 しかしながら上記のような構成では、前記主回路トラン
ジスタ3のベースとエミッタ間の逆バイアス量が一定で
あり、前記主回路トランジスタ3のコレクタ電流が増加
すると、前記主回路トランジスタ3のターンオフ時にベ
ース内に蓄積されているキャリア数が増加するためター
ンオフ時間が大きくなり、その結果前記主回路トランジ
スタ3のスイッチング損失が大きくなり、効率が低下す
るという問題点を有していた。
Problems to be Solved by the Invention However, in the above configuration, the amount of reverse bias between the base and emitter of the main circuit transistor 3 is constant, and when the collector current of the main circuit transistor 3 increases, the main circuit When the transistor 3 is turned off, the number of carriers accumulated in the base increases, resulting in a longer turn-off time.As a result, the switching loss of the main circuit transistor 3 increases, resulting in a decrease in efficiency. .

本発明は上記問題点に鑑み、主回路トランジスタのコレ
クタ電流が増加し、ターンオフ時にベース内に蓄積され
ているキャリア数が増加しても、整流平滑回路の1次側
の電流を検知し逆バイアス量を増加させてやることによ
って、主回路トランジスタのターンオフ時間の増加を抑
え、効率の低下を防ぐことのできるトランジスタインバ
ータ装置を提供するものである。
In view of the above problems, the present invention detects the current on the primary side of the rectifying and smoothing circuit and reverse biases it even when the collector current of the main circuit transistor increases and the number of carriers accumulated in the base at turn-off increases. To provide a transistor inverter device that can suppress an increase in the turn-off time of the main circuit transistor and prevent a decrease in efficiency by increasing the amount of the main circuit transistor.

問題点を解決するだめの手段 上記問題点を解決するために本発明のトランジスタイン
バータ装置は、整流平滑回路の1次側の電流を検知する
電流検知回路と、前記主回路トランジスタがターンオフ
時およびオフ状態のとき前記主回路トランジスタのベー
スとエミッタ間を逆バイアスする逆バイアス用電源と、
前記電流検知回路からの信号により前記逆バイアス用電
源の電圧値を変化させる逆バイアス用電源変換回路から
構成されている。
Means for Solving the Problems In order to solve the above problems, the transistor inverter device of the present invention includes a current detection circuit that detects the current on the primary side of the rectifying and smoothing circuit, and a current detection circuit that detects the current on the primary side of the rectifying and smoothing circuit, and when the main circuit transistor is turned off and off. a reverse bias power source that reverse biases between the base and emitter of the main circuit transistor when the main circuit transistor is in the state;
The reverse bias power supply conversion circuit changes the voltage value of the reverse bias power supply according to a signal from the current detection circuit.

作  用 本発明は上記した構成によって電流検知回路が整流平滑
回路の1次側の電流を検知し、主回路トランジスタのコ
レクタ電流が増加すると前記電流検知回路からの信号に
より、逆バイアス用電源変換回路が前記主回路トランジ
スタのターンオフ時およびオフ状態のときベースとエミ
ッタ間の逆バイアス量を増加させ、ターンオフ時間の増
加を抑え、効率の低下を抑えることとなる。
According to the present invention, the current detection circuit detects the current on the primary side of the rectifying and smoothing circuit with the above-described configuration, and when the collector current of the main circuit transistor increases, a signal from the current detection circuit causes the current detection circuit to detect the current on the primary side of the rectifying and smoothing circuit. increases the amount of reverse bias between the base and emitter when the main circuit transistor is turned off and in the off state, suppressing an increase in the turn-off time and suppressing a decrease in efficiency.

実施例 以下本発明の一実施例のトランジスタインバータ装置に
ついて、図面を参照しながら説明する。
Embodiment Hereinafter, a transistor inverter device according to an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例におけるトランジスタインバ
ータ装置のベースドライブ回路の構成図を示すものであ
シ、第2図は本発明の一実施例における逆バイアス用電
源変換回路の回路図を示すものである。第1図において
、1は整流平滑回路、3は主回路トランジスタ、13は
電源、18は第2のPNP形トランジスタ、20は第3
のNPN形トランジスタ、21は第2の抵抗、23はコ
ンデンサ、24は第3の抵抗、25はベースドライブ信
号回路で、以上は第4図の構成と同じものであるため詳
細な説明を省略する。2θは電流検知回路で、前記電流
平滑回路1の1次側の電流を検知し規定電流値以下であ
れば”L”の信号、規定電流値以上であれば”H”の信
号を発生するものである。27は逆バイアス用電源変換
回路で、前記電流検知回路26の信号により、前記主回
路トランジスタ3のターンオフ時およびオフ状態のとき
のベースとエミッタ間の逆バイアス量を制御するもので
あり、前記コンデンサ23が並列に接続されており、端
子aで前記第3の抵抗24と、端子すで前記ベースドラ
イブ信号回路25と、端子Cで前記コレクタ電流検知回
路28と接続されている。28は比較器で、基準電源2
9の基準電圧と端子Cより入力される信号とを比較し、
端子Cよシ入力される信号の方が大きければ”H”を、
小さければ”L”を出力するものである。3oは第4の
NPN形トランジスタで、ベースが前記比較器28の出
力と接続され、前記比較器28の出力が”H”であれば
ONし、L”であればOFFするものである。31はリ
レーで、前記第4のNPN形トランジスタ3oがOFF
であればNC端子と端子aとが接続され、前記第4のN
PN形トランジスタ3oがONであればNC端子と端子
aとが接続されるように動作するものである。
FIG. 1 shows a configuration diagram of a base drive circuit of a transistor inverter device according to an embodiment of the present invention, and FIG. 2 shows a circuit diagram of a reverse bias power conversion circuit according to an embodiment of the present invention. It is something. In FIG. 1, 1 is a rectifier and smoothing circuit, 3 is a main circuit transistor, 13 is a power supply, 18 is a second PNP type transistor, and 20 is a third transistor.
21 is a second resistor, 23 is a capacitor, 24 is a third resistor, and 25 is a base drive signal circuit. Since the above structure is the same as that shown in FIG. 4, detailed explanation will be omitted. . 2θ is a current detection circuit that detects the current on the primary side of the current smoothing circuit 1 and generates an "L" signal if it is below a specified current value, and an "H" signal if it is above the specified current value. It is. Reference numeral 27 denotes a power conversion circuit for reverse bias, which controls the amount of reverse bias between the base and emitter of the main circuit transistor 3 when it is turned off and when it is in the off state, based on the signal from the current detection circuit 26. 23 are connected in parallel, and the terminal a is connected to the third resistor 24, the terminal is also connected to the base drive signal circuit 25, and the terminal C is connected to the collector current detection circuit . 28 is a comparator, which is the reference power supply 2
Compare the reference voltage of 9 and the signal input from terminal C,
If the signal input from terminal C is larger, set it to “H”.
If it is smaller, "L" is output. 3o is a fourth NPN type transistor whose base is connected to the output of the comparator 28, which turns on when the output of the comparator 28 is "H" and turns off when the output of the comparator 28 is "L". 31 is a relay, and the fourth NPN transistor 3o is OFF.
If so, the NC terminal and terminal a are connected, and the fourth N
When the PN type transistor 3o is ON, it operates so that the NC terminal and the terminal a are connected.

32は第1の逆バイアス用電源であり、プラス側はNC
端子にマイナス側は端子すに接続されている。33は第
2の逆バイアス用電源であり、プラス側はNo端子にマ
イナス側は端子すに接続されており、前記第1の逆バイ
アス用電源32より大きい電圧値である。
32 is the first reverse bias power supply, and the positive side is NC
The negative side of the terminal is connected to the terminal. Reference numeral 33 denotes a second reverse bias power source, the positive side of which is connected to the No terminal, and the negative side of the second reverse bias power source 33 connected to the terminal No. 33, which has a voltage value larger than that of the first reverse bias power source 32.

以上のように構成されたトランジスタインバータ装置に
ついて、以下第1図、第2図を用いてその動作を説明す
る。
The operation of the transistor inverter device configured as described above will be explained below with reference to FIGS. 1 and 2.

前記電流平滑回路1の1次側の電流は電流検知回路26
で検知され、規定電流値以下であれば”L”の信号、規
定電流値以上であれば”H”の信号が前記逆バイアス用
電源変換用回路27の端子cK比出力れる。まず、端子
Cの入力信号が“L”のとき、前記比較器28は”L”
を出力し、前記第4のNPN形トランジスタ3oはオフ
状態であシ、端子aはNC端子に接続される。したがっ
て、前記主回路トランジスタ3のターンオフ時およびオ
フ状態のとき、前記第1の逆バイアス用電源32にて、
ベースとエミッタ間が逆バイアスされる。次に、端子C
の入力信号が“H”のとき、前記比較器28は”H”を
出力し、前記第4のNPN形トランジスタ30はON状
態であり、端子aはNo端子に接続される。したがって
、前記第2の逆バイアス用電源33にて、前記主回路ト
ランジスタ3のターンオフ時およびオフ状態のとき、ベ
ースとエミッタ間が逆バイアスされる。前記第2の逆バ
イアス用電源33は前記第1の逆バイアス用電源32よ
りも電圧値が大きいため、端子Cの入力信号が“H”の
とき、すなわち、前記整流平滑回路の1次側の電流が規
定電流値以上のときには、前記主回路トランジスタ3の
ターンオフ時およびオフ状態のときのベースとエミッタ
間の逆バイアス量が大きくなることとなる。
The current on the primary side of the current smoothing circuit 1 is detected by a current detection circuit 26.
If the current is below the specified current value, an "L" signal is output, and if the current is above the specified current value, an "H" signal is output from the terminal cK ratio of the reverse bias power conversion circuit 27. First, when the input signal of terminal C is "L", the comparator 28 is "L".
The fourth NPN transistor 3o is in an off state, and the terminal a is connected to the NC terminal. Therefore, when the main circuit transistor 3 is turned off or in the off state, the first reverse bias power supply 32
The base and emitter are reverse biased. Next, terminal C
When the input signal is "H", the comparator 28 outputs "H", the fourth NPN transistor 30 is in the ON state, and the terminal a is connected to the No terminal. Therefore, the second reverse bias power supply 33 applies a reverse bias between the base and the emitter when the main circuit transistor 3 is turned off or in the off state. Since the voltage value of the second reverse bias power supply 33 is larger than that of the first reverse bias power supply 32, when the input signal of the terminal C is "H", that is, on the primary side of the rectification and smoothing circuit. When the current is greater than the specified current value, the amount of reverse bias between the base and emitter of the main circuit transistor 3 increases when it is turned off and when it is in the off state.

以上のように本実施例によれば、整流平滑回路の1次側
の電流を検知する電流検知回路と、前記主回路トランジ
スタがターンオフ時およびオフ状態のとき前記主回路ト
ランジスタのベーストエミッタ間を逆バイアスする逆バ
イアス用電源と、前記電流検知回路からの信号により前
記逆バイアス用電源の電圧値を変化させる逆バイアス用
電源変換回路を設けることにより、前記整流平滑回路の
1次側の電流が規定電流値以上になれば、前記主回路ト
ランジスタのターンオフ時およびオフ状態のときベース
とエミッタ間の逆バイアス量を増加させ、ターンオフ時
間の増加を抑えることによって、前記主回路トランジス
タのスイッチング損失の増加を抑え、効率の低下を抑え
ることができ、また、前記主回路トランジスタの放熱の
増加が抑えられ、ヒートシンクが小さくできる。他にも
、前記主回路トランジスタのベースとエミッタ間の逆バ
イアス量を増加させることにより、コレクタとエミッタ
間の端圧が増加し、コレクタとベース間の耐圧に近づく
ために、サージ電圧や急峻なdv/dtに対しても前記
主回路トランジスタが誤動作を起こさないようにできる
という効果がある。
As described above, according to this embodiment, the current detection circuit that detects the current on the primary side of the rectifying and smoothing circuit reverses the current detection circuit between the base and emitter of the main circuit transistor when the main circuit transistor is turned off or in the off state. By providing a reverse bias power supply for biasing and a reverse bias power conversion circuit that changes the voltage value of the reverse bias power supply according to a signal from the current detection circuit, the current on the primary side of the rectifying and smoothing circuit is regulated. If the current exceeds the current value, the amount of reverse bias between the base and emitter is increased when the main circuit transistor is turned off and in the off state, thereby suppressing an increase in the turn-off time, thereby suppressing an increase in the switching loss of the main circuit transistor. In addition, an increase in heat dissipation from the main circuit transistor can be suppressed, and the heat sink can be made smaller. In addition, by increasing the amount of reverse bias between the base and emitter of the main circuit transistor, the terminal voltage between the collector and emitter increases, which approaches the withstand voltage between the collector and base, resulting in surge voltage and steep This also has the effect of preventing the main circuit transistor from malfunctioning with respect to dv/dt.

また、検知箇所として、整流平滑回路の1次側の電流を
検知しているため、2次側の電流を検知する時よシも主
回路トランジスタにて発生する高周波ノイズの影響を受
けることが小さく、このため誤動作の発生も少ないとい
う効果がある。
In addition, since the current on the primary side of the rectifier and smoothing circuit is detected as the detection point, it is less affected by high frequency noise generated by the main circuit transistor than when detecting the secondary side current. , This has the effect of reducing the occurrence of malfunctions.

なお、本発明は、この実施例に限るととなく逆バイアス
電圧を変化させるもので本発明の主旨を逸脱しない範囲
で有効である。
Note that the present invention is not limited to this embodiment, but is effective in changing the reverse bias voltage without departing from the gist of the present invention.

発明の効果 以上のように本発明はトランジスタインバータの主回路
を構成する主回路トランジスタと、整流平滑回路1次側
の電流を検知する電流検知回路と。
Effects of the Invention As described above, the present invention provides a main circuit transistor that constitutes the main circuit of a transistor inverter, and a current detection circuit that detects a current on the primary side of a rectifying and smoothing circuit.

前記主回路トランジスタがターンオフ時及びオフ状態の
とき前記主回路トランジスタのベースとエミッタ間を逆
バイアスする逆バイアス用電源と、前記電流検知回路か
らの信号により前記逆バイアス用電源の電圧値を変化さ
せる逆バイアス用電源変換回路とを設けることにより、
前記整流平滑回路1次側の電流が規定値以上になれば、
前記主回路トランジスタのターンオフ時及びオフ状態の
ときベースとエミッタ間の逆バイアス量を増加させター
ンオフ時間の増加を抑えることによって、前記主回路ト
ランジスタのスイッチ損失の増加を抑え、効率の低下を
抑えることができ、また、検知箇所として、整流平滑回
路の1次側電流を検知しているため、主回路トランジス
タにて発生する高周波ノイズの影響が小さく、誤動作発
生率が小さいという効果がある。
A reverse bias power source that reverse biases between the base and emitter of the main circuit transistor when the main circuit transistor is turned off or in an off state, and a voltage value of the reverse bias power source is changed by a signal from the current detection circuit. By providing a reverse bias power conversion circuit,
If the current on the primary side of the rectifying and smoothing circuit exceeds the specified value,
By increasing the amount of reverse bias between the base and emitter when the main circuit transistor is turned off and in the off state, and suppressing an increase in turn-off time, an increase in switch loss of the main circuit transistor is suppressed and a decrease in efficiency is suppressed. Moreover, since the primary side current of the rectifying and smoothing circuit is detected as the detection point, the effect of high frequency noise generated in the main circuit transistor is small, and the malfunction occurrence rate is low.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例におけるトランジスタインバ
ータのベースドライブ回路の構成図、第2図は第1図の
逆バイアス用電源変換回路の回路図、第3図はトランジ
スタインバータの装置の概略構成図、第4図は従来のト
ランジスタインバータ装置のベースドライブ回路の回路
図である。 1・・・・・・整流平滑回路、3・・・・・・主回路ト
ランジスタ、26・・・・・・電流検知回路、27・・
・・・・逆バイアス用電源変換回路、32・・・・・・
第1の逆バイアス用電源、33・・・・・・第2の逆バ
イアス用電源。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名/−
一一ダし九平;宵ロノ告 2−−一主回路トランジスタ z6−1九検知ci回路 d・−逆バイアス用電算g:横回路 第1図 1                        
   J?7−塘バイアス用電;源を遺ロ跨 3z−茶Iの逆バイアス用電;泳 、U=−事lの迭バイアス用電源 第2図 第4図
FIG. 1 is a configuration diagram of a base drive circuit of a transistor inverter according to an embodiment of the present invention, FIG. 2 is a circuit diagram of a reverse bias power conversion circuit of FIG. 1, and FIG. 3 is a schematic configuration of a transistor inverter device. 4 are circuit diagrams of a base drive circuit of a conventional transistor inverter device. 1... Rectifier smoothing circuit, 3... Main circuit transistor, 26... Current detection circuit, 27...
...Reverse bias power conversion circuit, 32...
First reverse bias power supply, 33...Second reverse bias power supply. Name of agent: Patent attorney Toshio Nakao and 1 other person/-
11 Dashi Kuhei; Yoirono Announcement 2--1 Main circuit transistor Z6-19 Detection ci circuit d.--Reverse bias computer G: Horizontal circuit 1 Figure 1
J? 7-Tang bias power supply; power source for reverse bias; 3z-Brown I reverse bias power supply;

Claims (1)

【特許請求の範囲】[Claims] トランジスタインバータの主回路を構成する主回路トラ
ンジスタと、前記主回路トランジスタの電源を供給する
整流平滑回路と、前記整流平滑回路の1次側の電流を検
知する電流検知回路と、前記主回路トランジスタがター
ンオフ時及びオフ状態のとき前記主回路トランジスタの
ベースとエミッタ間を逆バイアスする逆バイアス用電源
と、前記コレクタ電流検知回路からの信号により前記逆
バイアス用電源の電圧値を変化させる逆バイアス用電源
変換回路とを備えたことを特徴とするトランジスタイン
バータ装置。
A main circuit transistor constituting a main circuit of a transistor inverter, a rectifier and smoothing circuit that supplies power to the main circuit transistor, a current detection circuit that detects a current on the primary side of the rectifier and smoother circuit, and the main circuit transistor. a reverse bias power supply that reverse biases between the base and emitter of the main circuit transistor during turn-off and in the off state; and a reverse bias power supply that changes the voltage value of the reverse bias power supply according to a signal from the collector current detection circuit. A transistor inverter device comprising a conversion circuit.
JP61159063A 1986-07-07 1986-07-07 Transistor inverter device Pending JPS6315675A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61159063A JPS6315675A (en) 1986-07-07 1986-07-07 Transistor inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61159063A JPS6315675A (en) 1986-07-07 1986-07-07 Transistor inverter device

Publications (1)

Publication Number Publication Date
JPS6315675A true JPS6315675A (en) 1988-01-22

Family

ID=15685405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61159063A Pending JPS6315675A (en) 1986-07-07 1986-07-07 Transistor inverter device

Country Status (1)

Country Link
JP (1) JPS6315675A (en)

Similar Documents

Publication Publication Date Title
US7817450B2 (en) Method and apparatus for resetting a silicon controlled rectifier bridge
US4058758A (en) Cooperative primary and secondary current limiting to selectively limit aggregate and individual current outputs of a multi output converter
US5822199A (en) Controller for a power switch and method of operation thereof
JPH07101987B2 (en) Power supply
JP3369134B2 (en) DC-DC converter
JPH0622321B2 (en) Switching circuit for vibration damping
WO2023135885A1 (en) Driving device of semiconductor switching element and power conversion device
JPS6315675A (en) Transistor inverter device
JP4148570B2 (en) Power supply
JP3370065B2 (en) Ringing choke converter
JPS62285671A (en) Transistor inverter device
JPS62285673A (en) Transistor inverter device
JPS62285672A (en) Transistor inverter device
JPS6373885A (en) Transistor inverter
JPH0583956A (en) Transistor inverter apparatus
JPS62250879A (en) Transistor inverter unit
JP2903939B2 (en) Switching power supply
JP2002281749A (en) Switching power supply device
JPH01190268A (en) Transistor inverter
JPH0685496B2 (en) Gate drive circuit for electrostatic induction type self-extinguishing device
JP2696255B2 (en) Switching power supply
JPH0474929B2 (en)
JP4216379B2 (en) Power supply
JPH03150073A (en) Transistor inverter
JP3667927B2 (en) Simultaneous ON prevention means