JP3370065B2 - Ringing choke converter - Google Patents
Ringing choke converterInfo
- Publication number
- JP3370065B2 JP3370065B2 JP2000228973A JP2000228973A JP3370065B2 JP 3370065 B2 JP3370065 B2 JP 3370065B2 JP 2000228973 A JP2000228973 A JP 2000228973A JP 2000228973 A JP2000228973 A JP 2000228973A JP 3370065 B2 JP3370065 B2 JP 3370065B2
- Authority
- JP
- Japan
- Prior art keywords
- npn transistor
- circuit
- switching element
- input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リンギングチョー
クコンバータ回路に関するものであり、交流電源１から
の入力遮断時にスイッチング素子（ＦＥＴ）５を保護す
るとともに出力保持時間の差を少なくした回路に関する
ものである。
【０００２】
【従来の技術】図２は、従来より用いられているリンギ
ングチョークコンバータの回路図であり、交流入力遮断
時のスイッチング素子（ＦＥＴ）５の保護および出力保
持時間の設定を行うもので、交流入力を遮断すると平滑
コンデンサ３の電圧が下がり、ツェナーダイオード１０
がオフすると第３のＮＰＮトランジスタ９がオフして第
２のＮＰＮトランジスタ８がオンとなり、スイッチング
素子（ＦＥＴ）５のゲート・ソース間を短絡状態にする
ためスイッチング素子（ＦＥＴ）５の発振が停止し、出
力への電力の供給を停止することで出力保持時間が設定
される。また、第１の平滑コンデンサ３の電圧が低くな
ると、スイッチング素子（ＦＥＴ）５に流れる電流が増
加して、コンバータトランス４の飽和領域で破損してし
まうので、これをスイッチング素子（ＦＥＴ）５の発振
停止により防止している。ところが、上記のリンギング
チョークコンバータ回路においては、スイッチング素子
（ＦＥＴ）５を保護するため出力保持時間を設定しよう
とするとき、出力の負荷電流によって、交流入力遮断か
らスイッチング素子（ＦＥＴ）５の発振停止までの時間
に大きな差が生じるという問題があった。
【０００３】
【発明が解決しようとする課題】上記のような問題があ
ったため、出力の負荷電流に差があっても、交流入力遮
断からスイッチング素子（ＦＥＴ）５の発振停止までの
時間の差を少なくするとともに、速やかに発振停止させ
ることができる回路構成が要求されていた。
【０００４】
【課題を解決するための手段】本発明は、上記の課題を
解決するもので、図１のように、第１の平滑コンデンサ
３の電圧を検出して作動する第３のＮＰＮトランジスタ
９と交流入力の電圧を検出して作動する第４のＮＰＮト
ランジスタ２２をＯＲ接続することにより、スイッチン
グ素子（ＦＥＴ）５の発振停止時間の差を少なくすると
共にスイッチング素子（ＦＥＴ）５の破損を防止しよう
とするものである。すなわち、コンバータトランス４の
１次側に全波整流回路２と、第１の平滑コンデンサ３
と、スイッチング素子（ＦＥＴ）５と、制御回路７とを
備え、上記制御回路７に第１のＮＰＮトランジスタ６の
ベースを接続し、該トランジスタ６のコレクタと第２の
ＮＰＮトランジスタ８のコレクタとをスイッチング素子
（ＦＥＴ）５のゲートに接続するとともに、第１のＮＰ
Ｎトランジスタ６および第２のＮＰＮトランジスタ８の
エミッタ同士を接続し、ついで、第２のＮＰＮトランジ
スタ８のベースと第３のＮＰＮトランジスタ９のコレク
タを接続してなるリンギングチョークコンバータにおい
て、第３のＮＰＮトランジスタ９のエミッタと第４のＮ
ＰＮトランジスタ２２のコレクタを接続し、全波整流回
路２の入力側に各々ダイオード２３，２４を接続し、該
ダイオード２３，２４に接続した第２の抵抗２５とツェ
ナーダイオード２６の直列回路による入力電圧検出回路
と、第４のＮＰＮトランジスタ２２のベースとを接続
し、かつ、第４のＮＰＮトランジスタ２２のベース・エ
ミッタ間に第２の平滑コンデンサ２７と第１の抵抗２８
との平滑回路を構成し、入力電圧を遮断することによっ
て第２の平滑コンデンサ２７の電圧が低下すると、第４
のＮＰＮトランジスタ２２がオフになり、第２のＮＰＮ
トランジスタ８がオンして上記スイッチング素子（ＦＥ
Ｔ）５のゲート・ソース間が短絡状態となり、発振を停
止させることを特徴とするリンギングチョークコンバー
タである。
【０００５】
【発明の実施の形態】図１に示すリンギングチョークコ
ンバータにおいて、第３のＮＰＮトランジスタ９のエミ
ッタと第４のＮＰＮトランジスタ２２のコレクタを接続
し、全波整流回路２の入力側と第４のＮＰＮトランジス
タ２２のベースとを入力電圧検出回路で接続し、第４の
ＮＰＮトランジスタ２２のベース・エミッタ間に第２の
平滑コンデンサ２７と第１の抵抗２８との平滑回路を構
成する。そして、上記の入力電圧検出回路を、全波整流
回路２の入力側に各々ダイオード２３、２４を接続し、
該ダイオード２３、２４と第２の抵抗２５とツェナーダ
イオード２６の直列回路に第４のＮＰＮトランジスタ２
２のベースを接続して構成する。本発明は、上記のよう
に構成されているので、低コストでスイッチング素子
（ＦＥＴ）５の発振停止までの時間の差を少なくし、か
つ早期に発振停止できるようにして回路の品質を高める
ことができる。
【０００６】
【実施例】図１は、本発明の実施例によるリンギングチ
ョークコンバータ回路の基本回路図であり、図２は従来
例による基本回路図である。また、図３は実施例の回路
の交流入力遮断時の入力コンデンサ３の電圧−時間特性
図であり、図４は従来例による特性図である。本発明の
動作原理は、交流電源１からの入力電圧を整流・平滑す
る第２の平滑コンデンサ２７の電圧が交流入力の遮断に
よって低下すると、第４のＮＰＮトランジスタ２２がオ
フになり、第２のＮＰＮトランジスタ８がオンしてスイ
ッチング素子（ＦＥＴ）５のゲート・ソース間が短絡状
態になり、発振を停止させるものである。ここで、第２
の平滑コンデンサ２７の電圧は出力の負荷電流に無関係
であり、発振停止時間の差を小さくすることができる。
すなわち、図３と図４を比較すると明らかなように、実
施例のスイッチング素子（ＦＥＴ）５の発振を停止させ
る時の第１の平滑コンデンサ３の電圧ＶＢは、従来例の
ＶＣよりも第２の平滑コンデンサ２７の電圧分だけ高く
なるので、第４のＮＰＮトランジスタ２２をオフにし、
第２のＮＰＮトランジスタ８をオンにして、発振を停止
させる時間が早められることになる。また、図１の実施
例による回路は図３に示したとおり、重負荷時の第１の
平滑コンデンサ３の低下時間ｔ１が、第４のＮＰＮトラ
ンジスタ２２で決まる発振停止時間ｔ２より短い場合
（ｔ１＜ｔ２）には、第３のＮＰＮトランジスタ９によ
って時刻ｔ１で発振を停止させ、スイッチング素子（Ｆ
ＥＴ）５の破損を防止できる。
【０００７】
【発明の効果】上記したように、本発明によるリンギン
グチョークコンバータ回路は、出力の負荷に差がある場
合でも、交流入力遮断からスイッチング素子（ＦＥＴ）
５の発振停止までの時間の差を少なくすることができ、
かつ、早期に発振停止させることができると共に、重負
荷時のスイッチング素子（ＦＥＴ）５の破損を速やかに
防止する効果があり、回路の保安機能を大幅に改善する
ことができる。Description: BACKGROUND OF THE INVENTION [0001] 1. Field of the Invention [0002] The present invention relates to a ringing choke converter circuit, which protects a switching element (FET) 5 when an input from an AC power supply 1 is cut off and holds an output. The present invention relates to a circuit having a reduced time difference. 2. Description of the Related Art FIG. 2 is a circuit diagram of a ringing choke converter conventionally used, which protects a switching element (FET) 5 when an AC input is cut off and sets an output holding time. When the AC input is cut off, the voltage of the smoothing capacitor 3 drops, and the Zener diode 10
Is turned off, the third NPN transistor 9 is turned off and the second NPN transistor 8 is turned on, and the oscillation of the switching element (FET) 5 stops because the gate and source of the switching element (FET) 5 are short-circuited. The output holding time is set by stopping the supply of power to the output. Further, when the voltage of the first smoothing capacitor 3 decreases, the current flowing through the switching element (FET) 5 increases and the converter transformer 4 is damaged in the saturation region. This is prevented by stopping oscillation. However, in the ringing choke converter circuit described above, when setting the output holding time to protect the switching element (FET) 5, the output load current stops the AC input cutoff and stops the switching element (FET) 5 oscillation. There was a problem that there was a large difference in the time required for this. [0003] Due to the above-mentioned problem, even if there is a difference in the output load current, the difference in the time from the interruption of the AC input to the stop of the oscillation of the switching element (FET) 5. In addition, there has been a demand for a circuit configuration capable of reducing oscillation and stopping oscillation promptly. The present invention solves the above-mentioned problems. As shown in FIG. 1, a third NPN transistor which operates by detecting a voltage of a first smoothing capacitor 3 is provided. By OR-connecting the fourth NPN transistor 22 which operates by detecting the voltage of the AC input 9 and the AC input voltage, the difference in the oscillation stop time of the switching element (FET) 5 is reduced and the switching element (FET) 5 is damaged. We are trying to prevent it. That is, the full-wave rectifier circuit 2 and the first smoothing capacitor 3
And a switching element (FET) 5; and a control circuit 7. A base of the first NPN transistor 6 is connected to the control circuit 7, and a collector of the transistor 6 and a collector of the second NPN transistor 8 are connected to each other. Connected to the gate of a switching element (FET) 5 and a first NP
In a ringing choke converter in which the emitters of the N transistor 6 and the second NPN transistor 8 are connected to each other, and then the base of the second NPN transistor 8 is connected to the collector of the third NPN transistor 9, the third NPN The emitter of the transistor 9 and the fourth N
The collector of the PN transistor 22 is connected, the diodes 23 and 24 are connected to the input side of the full-wave rectifier circuit 2, respectively, and the input voltage by the series circuit of the second resistor 25 and the Zener diode 26 connected to the diodes 23 and 24. The detection circuit is connected to the base of the fourth NPN transistor 22, and the second smoothing capacitor 27 and the first resistor 28 are connected between the base and the emitter of the fourth NPN transistor 22.
When the voltage of the second smoothing capacitor 27 is reduced by cutting off the input voltage,
NPN transistor 22 is turned off and the second NPN
When the transistor 8 is turned on, the switching element (FE)
T) 5 is a ringing choke converter characterized in that the gate-source is short-circuited and oscillation is stopped. In the ringing choke converter shown in FIG. 1, the emitter of a third NPN transistor 9 and the collector of a fourth NPN transistor 22 are connected, and the input side of the full-wave rectifier circuit 2 The base of the fourth NPN transistor 22 is connected to the base of the fourth NPN transistor 22 by an input voltage detecting circuit, and a smoothing circuit of a second smoothing capacitor 27 and a first resistor 28 is formed between the base and the emitter of the fourth NPN transistor 22. Then, the input voltage detection circuit is connected to diodes 23 and 24 on the input side of the full-wave rectifier circuit 2, respectively,
A fourth NPN transistor 2 is connected to a series circuit of the diodes 23 and 24, the second resistor 25 and the Zener diode 26.
The two bases are connected. Since the present invention is configured as described above, the difference in the time until the oscillation of the switching element (FET) 5 stops at a low cost can be reduced, and the oscillation can be stopped early to improve the quality of the circuit. Can be. FIG. 1 is a basic circuit diagram of a ringing choke converter circuit according to an embodiment of the present invention, and FIG. 2 is a basic circuit diagram of a conventional example. FIG. 3 is a voltage-time characteristic diagram of the input capacitor 3 when the AC input of the circuit of the embodiment is cut off, and FIG. 4 is a characteristic diagram according to a conventional example. The operating principle of the present invention is that when the voltage of the second smoothing capacitor 27 for rectifying and smoothing the input voltage from the AC power supply 1 is reduced by the interruption of the AC input, the fourth NPN transistor 22 is turned off, and the second NPN transistor 22 is turned off. When the NPN transistor 8 is turned on, a short circuit occurs between the gate and the source of the switching element (FET) 5 to stop the oscillation. Here, the second
The voltage of the smoothing capacitor 27 is irrelevant to the output load current, and the difference in the oscillation stop time can be reduced.
That is, as is apparent from a comparison of FIGS. 3 and 4, the first voltage V B of the smoothing capacitor 3 when stopping the oscillation of the switching element (FET) 5 embodiment, than V C of the prior art Since the voltage rises by the voltage of the second smoothing capacitor 27, the fourth NPN transistor 22 is turned off,
The time when the second NPN transistor 8 is turned on to stop the oscillation is hastened. Also, as the circuit according to the embodiment of FIG. 1 is shown in FIG. 3, when the heavy reduction time t 1 of the load first smoothing capacitor 3 is shorter than the oscillation stoppage time t 2 determined by the fourth NPN transistor 22 At (t 1 <t 2 ), the oscillation is stopped at time t 1 by the third NPN transistor 9 and the switching element (F
ET) 5 can be prevented from being damaged. As described above, in the ringing choke converter circuit according to the present invention, even when there is a difference in output load, the switching element (FET) is switched from AC input cutoff.
The difference in the time until oscillation stop of 5 can be reduced,
In addition, the oscillation can be stopped early, and the switching element (FET) 5 can be prevented from being damaged at the time of heavy load, and the security function of the circuit can be greatly improved.
【図面の簡単な説明】
【図１】本発明によるリンギングチョークコンバータの
回路図である。
【図２】従来のリンギングチョークコンバータの回路図
である。
【図３】図１の回路の交流入力遮断時の入力コンデンサ
３の電圧−時間特性図である。
【図４】図２の回路の交流入力遮断時の入力コンデンサ
３の電圧−時間特性図である。
【符号の説明】
１ 交流電源
２ 全波整流回路
３ 第１の平滑コンデンサ
４ コンバータトランス
５ スイッチング素子（ＦＥＴ）
６ 第１のＮＰＮトランジスタ
７ 制御回路
８ 第２のＮＰＮトランジスタ
９ 第３のＮＰＮトランジスタ
１０ ツェナーダイオード
１１、１２、１３、１４ 抵抗
１５ コンデンサ
１６ ダイオード
１７ フォトカプラ
１８ ダイオード
１９ コンデンサ
２０ 出力電圧検出回路
２１ 負荷
２２ 第４のＮＰＮトランジスタ
２３ ダイオード
２４ ダイオード
２５ 第２の抵抗
２６ ツェナーダイオード
２７ 第２の平滑コンデンサ
２８ 第１の抵抗
ＶＡ 交流入力遮断時までの入力コンデンサ３の電圧
ＶＢ 本発明のリンギングチョークコンバータにおい
て、スイッチング素子（ＦＥＴ）５の発振が停止した時
の入力コンデンサ３の電圧
ＶＣ 従来例のリンギングチョークコンバータにおい
て、スイッチング素子（ＦＥＴ）５の発振が停止した時
の入力コンデンサ３の電圧BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram of a ringing choke converter according to the present invention. FIG. 2 is a circuit diagram of a conventional ringing choke converter. FIG. 3 is a voltage-time characteristic diagram of the input capacitor 3 when the AC input of the circuit of FIG. 1 is cut off. FIG. 4 is a voltage-time characteristic diagram of the input capacitor 3 when the AC input of the circuit of FIG. 2 is cut off. [Description of Signs] 1 AC power supply 2 Full-wave rectifier circuit 3 First smoothing capacitor 4 Converter transformer 5 Switching element (FET) 6 First NPN transistor 7 Control circuit 8 Second NPN transistor 9 Third NPN transistor 10 Zener diodes 11, 12, 13, 14 Resistance 15 Capacitor 16 Diode 17 Photocoupler 18 Diode 19 Capacitor 20 Output voltage detection circuit 21 Load 22 Fourth NPN transistor 23 Diode 24 Diode 25 Second resistor 26 Zener diode 27 Second in ringing choke converter smoothing capacitor 28 first voltage V B present invention the input capacitor 3 until the resistance V a AC input blocking, the voltage V C of the input capacitor 3 when the oscillation of the switching element (FET) 5 is stopped Obedience In the example ringing choke converter, the voltage of the input capacitor 3 when the oscillation of the switching element (FET) 5 is stopped
Claims (1)
回路と、第１の平滑コンデンサと、スイッチング素子
と、制御回路とを備え、上記制御回路に第１のＮＰＮト
ランジスタのベースを接続し、該トランジスタのコレク
タと第２のＮＰＮトランジスタのコレクタとをスイッチ
ング素子に接続するとともに、第１および第２のＮＰＮ
トランジスタのエミッタ同士を接続し、ついで、第２の
ＮＰＮトランジスタのベースと第３のＮＰＮトランジス
タのコレクタを接続してなるリンギングチョークコンバ
ータにおいて、 第３のＮＰＮトランジスタのエミッタと第４のＮＰＮト
ランジスタのコレクタを接続し、 全波整流回路の入力側に各々ダイオードを接続し、該ダ
イオードに接続した第２の抵抗と、ツェナーダイオード
の直列回路による入力電圧検出回路と、第４のＮＰＮト
ランジスタのベースとを接続し、かつ、 第４のＮＰＮトランジスタのベース・エミッタ間に第２
の平滑コンデンサと第１の抵抗との平滑回路を構成し、 入力電圧を遮断することによって第２の平滑コンデンサ
の電圧が低下すると、第４のＮＰＮトランジスタがオフ
になり、第２のＮＰＮトランジスタがオンして上記スイ
ッチング素子のゲート・ソース間が短絡状態となり、発
振停止させることを特徴とするリンギングチョークコン
バータ。(57) [Claim 1] A full-wave rectifier circuit, a first smoothing capacitor, a switching element, and a control circuit are provided on a primary side of a converter transformer. , The collector of the transistor and the collector of the second NPN transistor are connected to a switching element, and the first and second NPN transistors are connected.
In a ringing choke converter in which the emitters of the transistors are connected to each other and then the base of the second NPN transistor is connected to the collector of the third NPN transistor, an emitter of the third NPN transistor and a collector of the fourth NPN transistor And a diode connected to the input side of the full-wave rectifier circuit, a second resistor connected to the diode, an input voltage detection circuit composed of a series circuit of a Zener diode, and a base of a fourth NPN transistor. Connected between the base and the emitter of the fourth NPN transistor.
When the voltage of the second smoothing capacitor is reduced by cutting off the input voltage, the fourth NPN transistor is turned off, and the second NPN transistor is turned off. A ringing choke converter, which is turned on to cause a short circuit between the gate and the source of the switching element to stop oscillation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000228973A JP3370065B2 (en) | 2000-07-28 | 2000-07-28 | Ringing choke converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000228973A JP3370065B2 (en) | 2000-07-28 | 2000-07-28 | Ringing choke converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002051543A JP2002051543A (en) | 2002-02-15 |
| JP3370065B2 true JP3370065B2 (en) | 2003-01-27 |
Family
ID=18722168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000228973A Expired - Fee Related JP3370065B2 (en) | 2000-07-28 | 2000-07-28 | Ringing choke converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3370065B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010082305A1 (en) | 2009-01-13 | 2010-07-22 | 富士通株式会社 | Dc-dc converter, method for controlling dc-dc converter, and electronic device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005088819A1 (en) * | 2004-03-17 | 2005-09-22 | Matsushita Electric Industrial Co., Ltd. | Switching power supply device |
| JP2011176986A (en) * | 2010-02-25 | 2011-09-08 | Dx Antenna Co Ltd | Life detecting circuit |
| WO2012029935A1 (en) * | 2010-09-02 | 2012-03-08 | 株式会社アイ・オー・データ機器 | Switching power supply circuit provided with protection function |
| JP6032749B2 (en) * | 2013-06-25 | 2016-11-30 | ニチコン株式会社 | Switching power supply |
-
2000
- 2000-07-28 JP JP2000228973A patent/JP3370065B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010082305A1 (en) | 2009-01-13 | 2010-07-22 | 富士通株式会社 | Dc-dc converter, method for controlling dc-dc converter, and electronic device |
| US8344718B2 (en) | 2009-01-13 | 2013-01-01 | Fujitsu Limited | DC-DC converter, method for controlling DC-DC converter, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002051543A (en) | 2002-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246593B1 (en) | Topology-independent synchronous rectifier commutation circuit | |
| JP2002153054A (en) | Switching power circuit | |
| JP3370065B2 (en) | Ringing choke converter | |
| JP3273598B2 (en) | Switching power supply | |
| US3453520A (en) | Low direct voltage to high direct voltage converter | |
| JP2004511998A (en) | Switching mode power supply | |
| JP3419134B2 (en) | Self-excited converter | |
| JP2003509002A (en) | Switched mode power supply with device for limiting output voltage | |
| JP6621141B2 (en) | Active snubber circuit | |
| JP2547101Y2 (en) | Overcurrent protection circuit | |
| KR970077929A (en) | Synchronous and Drive Circuit for Forward Synchronous Rectifier | |
| JPH0648906B2 (en) | One-stone converter | |
| JP2563188B2 (en) | Self-exciting converter with overcurrent protection | |
| JP2903939B2 (en) | Switching power supply | |
| KR0119799B1 (en) | Ringing choke converter made big moss transistor | |
| JPH01157267A (en) | Power source device | |
| JPS6223271Y2 (en) | ||
| JP2003244952A (en) | Synchronous communication type forward converter | |
| JPH0474929B2 (en) | ||
| JPS645991Y2 (en) | ||
| JPH06165489A (en) | Switching power supply | |
| KR100361838B1 (en) | Over voltage protection | |
| JP2597482B2 (en) | Power converter | |
| JPH01126162A (en) | Power circuit | |
| JP2003224971A (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131115 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |