JPS6315528A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS6315528A JPS6315528A JP61161127A JP16112786A JPS6315528A JP S6315528 A JPS6315528 A JP S6315528A JP 61161127 A JP61161127 A JP 61161127A JP 16112786 A JP16112786 A JP 16112786A JP S6315528 A JPS6315528 A JP S6315528A
- Authority
- JP
- Japan
- Prior art keywords
- ecl
- circuit
- semiconductor device
- base
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 230000003247 decreasing effect Effects 0.000 abstract 5
- 230000017525 heat dissipation Effects 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000006903 response to temperature Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にＥＣＬ型論理回路の論
理ケートのバイアス回路を改善する半導体装置に関する
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device, and more particularly to a semiconductor device for improving a bias circuit of a logic gate of an ECL type logic circuit.
従来、この釉の半導体装置は、ＥＣＬ型論理ゲートのゲ
ート電流を設定する定電流用トランジスタを有しており
、この定電流用トランジスタの動作点を与えるために、
所定のバイアス回路が設けられているものがある。第２
図に示されるのけ従来の半導体装置の一例の回路図で、
ＥＣＬゲート】−１は、トランジスタＱ＊−Ｑａおよび
抵抗計、ｌ〜Ｒ３によシ形成されており、トランジスタ
Ｑ１のベースは、バイアス回路２に接続され、所定の動
作点設定用のバイアス電圧が付写されている。Conventionally, this glazed semiconductor device has a constant current transistor that sets the gate current of an ECL type logic gate, and in order to provide the operating point of this constant current transistor,
Some devices are equipped with a predetermined bias circuit. Second
This is a circuit diagram of an example of a conventional semiconductor device shown in the figure.
The ECL gate]-1 is formed by a transistor Q*-Qa and a resistance meter, l to R3, and the base of the transistor Q1 is connected to a bias circuit 2, and a bias voltage for setting a predetermined operating point is applied. It is attached.
本従来例においては、ＥＣＬゲート１−１の外にＥＣＬ
ゲート１−２および】−３も備えられており、それぞれ
ＥＣＬゲート】−１の場合と同様に、バイアス回路２か
ら動作点設定用のバイアス電圧が共ｊ山に付与されてい
る。In this conventional example, there is an ECL gate outside the ECL gate 1-1.
Gates 1-2 and ]-3 are also provided, and as in the case of the ECL gate ]-1, a bias voltage for setting the operating point is applied from the bias circuit 2 to both peaks.
ＥＣＬゲート１−１においては、トランジスタＱ１のエ
ミッタは抵ゼ１°Ｒ１を介して１誹端子５４に接←され
、ベースは戸１述のようにバイアス回路２に接続されて
おり、−万、トランジスタＱ１のコレクタは、トランジ
スタＱ２およびＱ３のエミッタに接続され、トランジス
タＱ２およびＱ３のコレクタは、それぞれ抵抗Ｒ２およ
びＲ３を介して接地されて、ＥＣＬゲートが形成されて
いる。この場合、通常、バイアス回路２は、電源電圧の
変動および温度の変化に対して、出方振幅が一定となる
ようにトランジスタＱ１のベース電圧を設定している。In the ECL gate 1-1, the emitter of the transistor Q1 is connected to the bias terminal 54 via the resistor 1°R1, and the base is connected to the bias circuit 2 as described above. The collector of transistor Q1 is connected to the emitters of transistors Q2 and Q3, and the collectors of transistors Q2 and Q3 are grounded via resistors R2 and R3, respectively, to form an ECL gate. In this case, the bias circuit 2 normally sets the base voltage of the transistor Q1 so that the output amplitude remains constant despite fluctuations in the power supply voltage and changes in temperature.
このことは、他のＥＣＬゲート１−２および１−３につ
いても同様である。This also applies to the other ECL gates 1-2 and 1-3.
上述した従来の半導体装置においては、温度変化に対応
してＥＣＬゲートの出力振幅が一定に保持されるように
作動する。このため、特にＥＣＬゲート内において用い
られている抵抗の抵抗値が大きい負の温度特性を有して
いる場合には、温度上昇とともにケート電流が増加し、
半導体装置の発熱量は増大する。通常の使用状態におい
ては、半導体装置の冷却装置の能力が大きいため半導体
装置の温度は一定レベルに保持されているが、電源１「
圧の上昇およびｉｌ記冷却装置の故障等によシ、半棉体
装肴の発熱が冷却能力を越えるような場合には、半尋体
装歯の発熱量の増力口により半導体装あの温度が上昇し
、この温度上昇にともなって更に発熱が促進され、熱暴
走状態に陥るという欠点がある。The conventional semiconductor device described above operates so that the output amplitude of the ECL gate is held constant in response to temperature changes. Therefore, especially when the resistance value of the resistor used in the ECL gate has a large negative temperature characteristic, the gate current increases as the temperature rises.
The amount of heat generated by semiconductor devices increases. Under normal usage conditions, the temperature of the semiconductor device is maintained at a constant level due to the large capacity of the cooling device for the semiconductor device.
If the heat generated by the semiconductor device exceeds its cooling capacity due to an increase in pressure or a malfunction of the cooling device, the temperature of the semiconductor device will be increased by the heat output amplification port of the half-board device. This temperature rise further accelerates heat generation, resulting in a thermal runaway state.
本発明の半導体装置は、論理ゲートを形成する差動増幅
器の定電流回路部にトランジスタを備え、前記トランジ
スタのベースに所定のバイアス’ｋＥＥを供給するバイ
アス回路を有するＥＣＬ型論理回路を構成する半導体装
置において、動作温度が特定温度以上になると前記トラ
ンジスタのベースに供給これるバイアス電圧を低下させ
るように作用する回路手段を備えてＮ成される。A semiconductor device of the present invention includes a transistor in a constant current circuit section of a differential amplifier forming a logic gate, and constitutes an ECL type logic circuit having a bias circuit that supplies a predetermined bias 'kEE to the base of the transistor. The device comprises circuit means for reducing the bias voltage supplied to the base of the transistor when the operating temperature exceeds a certain temperature.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例の要部を示す回路図である。FIG. 1 is a circuit diagram showing a main part of an embodiment of the present invention.
第１図に示されるように、本実施例は、トランジスタＱ
１〜Ｑ３および抵抗Ｒ１〜Ｒ３により形成されるＥＣＬ
ゲート１−１と、ＥＣＬゲート１−１と同一〜成のＥＣ
Ｌゲート１−２および１−３と、バイアス回路２と、ト
ランジスタＱ４およびＲ４へＲ５により形成されるペー
ス電流バイパス回路３と、を備えている。As shown in FIG. 1, in this embodiment, the transistor Q
ECL formed by 1 to Q3 and resistors R1 to R3
Gate 1-1 and ECL gate 1-1 and the same EC
It includes L gates 1-2 and 1-3, a bias circuit 2, and a pace current bypass circuit 3 formed by transistors Q4 and R5 to R4.
第１図において、ＥＣＬゲート１−１〜３およびバイア
ス回路２の基本的動作については、前述の従来例の場合
と同様であるが、本発明においては、ベース電流バイパ
ス回路３が必須栴成要件として付加されている。ペース
電流バイパス回路３において、端子５２から供給される
負の電源電圧はトランジスタＱ４のエミッタに印加され
、トランジスタＱ、ａのコレクタＨ１ＥＣＬゲート１−
１のトランジスタＣｈのベース、およびＥＣＬゲート１
−２〜３のそれぞれの定電流回路部のトランジスタのベ
ースに接続される。半導体装置の通常の動作温度におい
ては、抵抗Ｒ，の両端の電圧はトランジスタＱ４のベー
ス・エミッタ間の１１１方向電圧に比較して低い値とな
るように抵抗Ｒ４およびＲ５の値が設定されている。In FIG. 1, the basic operations of the ECL gates 1-1 to 1-3 and the bias circuit 2 are the same as in the conventional example described above, but in the present invention, the base current bypass circuit 3 is an essential requirement. It is added as. In the pace current bypass circuit 3, the negative power supply voltage supplied from the terminal 52 is applied to the emitter of the transistor Q4, the collector of the transistor Q, a, the collector H1ECL gate 1-
1 base of transistor Ch, and ECL gate 1
-2 to 3 are connected to the bases of the transistors of the respective constant current circuit sections. At normal operating temperatures of the semiconductor device, the values of resistors R4 and R5 are set so that the voltage across resistor R is lower than the 111 direction voltage between the base and emitter of transistor Q4. .
半導体装置の通常の動作温度においては、トランジスタ
Ｑ４のベース・エミッタ間にはほとんど宵流が流れス、
コレクタ・工はツタ間は「オフ」の状態になっている。At normal operating temperatures of semiconductor devices, almost no current flows between the base and emitter of transistor Q4.
The collector/worker is in the "off" state between the vines.
このため、トランジスタＱｌのベースには、バイアス回
路２によって所定のバイアス電圧がトランジスタＱｓの
ベースに付与すれ、ＥＣＬゲート１−１の出方振幅は一
定に保持される。しかし、半導体装置の動作温度が異常
に上昇する場合には、トランジスタＱ４のベース・エミ
ッタ間の順方向電圧は低下し、トランジスタＱ４のコレ
クタ・エミッタ間は「オン」の状態となり、バイアス回
路２け端子５２の負電源側にクランプされて、トランジ
スタＱｓのベースに付与サレるバイアス−圧は低下する
。トランジスタＱ１に供給されるバイアス電圧の低下に
ともない、ＥＣＬゲート】−１のゲート’ｓ流は減少し
、半導体装置の発熱は抑制される。このことは、他の論
理ゲート１−２〜３についても同様である。なお、前記
バイアス電圧を低下させる特定の動作温度の設定は、ト
ランジスタＱ４と、抵抗Ｒ，，）！、５の比率によって
任意に設定することができる。Therefore, a predetermined bias voltage is applied to the base of the transistor Qs by the bias circuit 2 to the base of the transistor Ql, and the output amplitude of the ECL gate 1-1 is held constant. However, when the operating temperature of the semiconductor device rises abnormally, the forward voltage between the base and emitter of transistor Q4 decreases, and the collector and emitter of transistor Q4 becomes "on", and the bias circuit 2 It is clamped to the negative power supply side of the terminal 52, and the bias voltage applied to the base of the transistor Qs decreases. As the bias voltage supplied to the transistor Q1 decreases, the gate current of the ECL gate ]-1 decreases, and heat generation in the semiconductor device is suppressed. This also applies to the other logic gates 1-2 to 1-3. Note that the specific operating temperature setting for lowering the bias voltage is determined by the transistor Q4 and the resistor R,,)! , 5 can be arbitrarily set.
以上説明したように、本発明は、半導体の動作温度が特
足温度以上になると、ＥＣＬゲートの定％流回路部のト
ランジスタのペース電圧を低下させる回路手段を備える
ことにより、前記半導体装置の熱暴走を未然に防止する
ことができるという効果がある。As explained above, the present invention provides circuit means for reducing the pace voltage of the transistor of the constant % current circuit section of the ECL gate when the operating temperature of the semiconductor becomes higher than the special temperature. This has the effect of being able to prevent runaway behavior.
第１図は本発明の一実施例の要部を示す回路図、第２図
は、従来の半導体装置の要部を示す回路図である。
図において、１−１〜３・・・・・・ＥＣＬゲート、２
・・・・・・バイアス回路、３・・・・・・ベース電流
７４７７回８５ ｂ Ｑ ｌ−Ｑ ａ・・・・・・ト
ランジスタｈＲ１〜Ｒ５・・・・・・抵抗。
第１ 響FIG. 1 is a circuit diagram showing a main part of an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a main part of a conventional semiconductor device. In the figure, 1-1 to 3... ECL gate, 2
...Bias circuit, 3...Base current 7477 times 85 b Q l-Q a...Transistors hR1 to R5...Resistance. 1st Hibiki
Claims (1)
ンジスタを備え、前記トランジスタのベースに所定のバ
イアス電圧を供給するバイアス回路を有するＥＣＬ（Ｅ
ｍｉｔｔｅｒＣｏｕｐｌｅｄＬｏｇｉｃ）型論理回路を
構成する半導体装置において、使用温度が特定温度以上
になると前記トランジスタのベースに供給されるバイア
ス電圧を低下させるように作用する回路手段を備えるこ
とを特徴とする半導体装置。An ECL (ECL) includes a transistor in a constant current circuit section of a differential amplifier forming a logic gate, and has a bias circuit that supplies a predetermined bias voltage to the base of the transistor.
1. A semiconductor device constituting a MitterCoupledLogic type logic circuit, characterized in that the semiconductor device comprises circuit means that acts to lower a bias voltage supplied to the base of the transistor when the operating temperature exceeds a specific temperature.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161127A JPS6315528A (en) | 1986-07-08 | 1986-07-08 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161127A JPS6315528A (en) | 1986-07-08 | 1986-07-08 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6315528A true JPS6315528A (en) | 1988-01-22 |
Family
ID=15729114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61161127A Pending JPS6315528A (en) | 1986-07-08 | 1986-07-08 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6315528A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0344715A2 (en) * | 1988-05-31 | 1989-12-06 | Fujitsu Limited | Semiconductor integrated circuit device having temperature detecting means |
| US6692325B1 (en) | 1999-10-19 | 2004-02-17 | Matsushita Electric Industrial Co., Ltd. | Gas discharge panel and method for manufacturing gas discharge panel |
-
1986
- 1986-07-08 JP JP61161127A patent/JPS6315528A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0344715A2 (en) * | 1988-05-31 | 1989-12-06 | Fujitsu Limited | Semiconductor integrated circuit device having temperature detecting means |
| EP0344715A3 (en) * | 1988-05-31 | 1991-03-27 | Fujitsu Limited | Semiconductor integrated circuit device having temperature detecting means |
| US6692325B1 (en) | 1999-10-19 | 2004-02-17 | Matsushita Electric Industrial Co., Ltd. | Gas discharge panel and method for manufacturing gas discharge panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62230216A (en) | Output driver circuit | |
| JPS5990412A (en) | Bidirectional constant current driving circuit | |
| US4321648A (en) | Over-current protection circuits for power transistors | |
| JPS6091425A (en) | Constant voltage power supply circuit | |
| JPS6315528A (en) | Semiconductor device | |
| EP0411657B1 (en) | Constant voltage circuit | |
| JP3315921B2 (en) | Temperature detection circuit | |
| JPS5914816Y2 (en) | constant current circuit | |
| JPS5977707A (en) | Bias circuit device | |
| JPS60259005A (en) | Protection circuit of output transistor | |
| JPS62253216A (en) | Output current drive circuit | |
| JPS6057247B2 (en) | Amplifier protection circuit | |
| JPS5853523B2 (en) | Hisenkei impedance warmer | |
| JP2520898B2 (en) | Temperature detection circuit | |
| JPS583131Y2 (en) | current limit circuit | |
| JPS5827697B2 (en) | transistor warmer | |
| JPS6118218A (en) | Semiconducor integrated circuit device | |
| JPH0248896Y2 (en) | ||
| JPS5838648Y2 (en) | amplifier | |
| JPS6035294Y2 (en) | Output transistor overload protection circuit | |
| JPS5834497Y2 (en) | Constant voltage circuit with overcurrent protection | |
| JPS6037643B2 (en) | transistor amplifier circuit | |
| JPS589407A (en) | Improving device for characteristic of electric power amplifying circuit | |
| JPH04208709A (en) | Semiconductor device for voltage comparison | |
| JPS6235268A (en) | Current detecting circuit |