JPS63153674A - 論理回路の合成用の手順において使用されるルール構造およびルール実行の手順 - Google Patents
論理回路の合成用の手順において使用されるルール構造およびルール実行の手順Info
- Publication number
- JPS63153674A JPS63153674A JP62226724A JP22672487A JPS63153674A JP S63153674 A JPS63153674 A JP S63153674A JP 62226724 A JP62226724 A JP 62226724A JP 22672487 A JP22672487 A JP 22672487A JP S63153674 A JPS63153674 A JP S63153674A
- Authority
- JP
- Japan
- Prior art keywords
- rule
- procedure
- rules
- field
- followed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 56
- 230000015572 biosynthetic process Effects 0.000 claims description 32
- 238000003786 synthesis reaction Methods 0.000 claims description 32
- 230000000694 effects Effects 0.000 claims description 9
- 238000012360 testing method Methods 0.000 claims description 8
- 230000009471 action Effects 0.000 claims description 5
- 230000002194 synthesizing effect Effects 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 description 49
- 238000005516 engineering process Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012913 prioritisation Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- GBBVHDGKDQAEOT-UHFFFAOYSA-N 1,7-dioxaspiro[5.5]undecane Chemical compound O1CCCCC11OCCCC1 GBBVHDGKDQAEOT-UHFFFAOYSA-N 0.000 description 1
- 235000019944 Olestra Nutrition 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/04—Inference or reasoning models
- G06N5/046—Forward inferencing; Production systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Software Systems (AREA)
- Computational Linguistics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Artificial Intelligence (AREA)
- Data Mining & Analysis (AREA)
- Geometry (AREA)
- Devices For Executing Special Programs (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理回路の合成用の手順において使用されるル
ール構造およびルール実行の手順に関する。
ール構造およびルール実行の手順に関する。
換言すれば、本発明は、データ処理システムおよびそれ
に類似する論理構造の設計に関し、特に、設計技術者に
より使用される技法に類似する態様で論理構造を合成す
る自動設計手順に関する。
に類似する論理構造の設計に関し、特に、設計技術者に
より使用される技法に類似する態様で論理構造を合成す
る自動設計手順に関する。
デジタル論理回路の設計はノード(節)とアーク(弧)
のマツプの作成と考えることが可能であり、この場合に
ノードは機能的な性質を有し、アークは連結的な性質を
有する。たとえば、ノードの機能は加算器素子の機能で
あることが可能であり、加算器素子は入力信号に応答し
て出力信号を発生する。加算器素子はテクノロジーから
は独立したものであり、この独立性はここでは加算器素
子は関連する物理的特性を全く備えておらず、従って、
デジタル装置を規定しないという意味である。しかしな
がら、テクノロジーから独立した加算器素子は機能の面
では正確であり、図面作成、シミュレーション動作、等
価ゲートカウント等に使用するための形状等の属性(a
ttributes)を有することができる。規定され
たテクノロジーを伴わない、加算器素子の動作及びイン
ターフェース特性に厳密に整合するデジタル装置を利用
することができるのであれば、そのデジタル装置をテク
ノロジーから独立した加算器の代わりに回路の設計に使
用することができるであろう。この方法は、テクノロジ
ーから独立した設計からテクノロジーに依存する設計へ
の転換を、所定のテクノロジーにより規定される複数の
事前設計素子の代用により実施する従来のデジタル論理
回路の自動設計技術に使用されている。
のマツプの作成と考えることが可能であり、この場合に
ノードは機能的な性質を有し、アークは連結的な性質を
有する。たとえば、ノードの機能は加算器素子の機能で
あることが可能であり、加算器素子は入力信号に応答し
て出力信号を発生する。加算器素子はテクノロジーから
は独立したものであり、この独立性はここでは加算器素
子は関連する物理的特性を全く備えておらず、従って、
デジタル装置を規定しないという意味である。しかしな
がら、テクノロジーから独立した加算器素子は機能の面
では正確であり、図面作成、シミュレーション動作、等
価ゲートカウント等に使用するための形状等の属性(a
ttributes)を有することができる。規定され
たテクノロジーを伴わない、加算器素子の動作及びイン
ターフェース特性に厳密に整合するデジタル装置を利用
することができるのであれば、そのデジタル装置をテク
ノロジーから独立した加算器の代わりに回路の設計に使
用することができるであろう。この方法は、テクノロジ
ーから独立した設計からテクノロジーに依存する設計へ
の転換を、所定のテクノロジーにより規定される複数の
事前設計素子の代用により実施する従来のデジタル論理
回路の自動設計技術に使用されている。
次に、第1図を参照して、従来の方法により論理回路設
計を合成する手順を説明する。ステップ11において、
コンポーネント定義のライブラリーから取出されたモデ
ル定義データ構造は合成データベースと関連するデータ
構造に入力される。
計を合成する手順を説明する。ステップ11において、
コンポーネント定義のライブラリーから取出されたモデ
ル定義データ構造は合成データベースと関連するデータ
構造に入力される。
ステップ12においては、連結性情報を含めて、回路設
計の例に関連する情報がデータベースに入力される。回
路設計の例は、合成データベースに入力されるとき、一
般に動作形態又は機能形態をとる。ステップ13におい
て、合成手順は回路設計の例をモデル例と関連づける。
計の例に関連する情報がデータベースに入力される。回
路設計の例は、合成データベースに入力されるとき、一
般に動作形態又は機能形態をとる。ステップ13におい
て、合成手順は回路設計の例をモデル例と関連づける。
ステップ14では、合成手順に関する一連のルール(規
則)がモデル例のそれぞれに適用され、モデル例は、サ
イズ、経路遅延、出力等のいくつかのパラメータを最大
とするように変更され且つ連結される。ステップ15に
おいて、得られた回路設計は、回路の自動製造を制御す
ることができるフォーマントに整えられる。
則)がモデル例のそれぞれに適用され、モデル例は、サ
イズ、経路遅延、出力等のいくつかのパラメータを最大
とするように変更され且つ連結される。ステップ15に
おいて、得られた回路設計は、回路の自動製造を制御す
ることができるフォーマントに整えられる。
従来の技術による合成手順はいくつかの欠点を有する。
すなわち、個々の代用のコンポーネント又は代用の例に
一連の規則の全てが適用されることになり、関連性のな
い規則を放棄するための手段は設けられていない。さら
に、規則の適用の結果、回路例は、通常、1つずつ置換
られていく。
一連の規則の全てが適用されることになり、関連性のな
い規則を放棄するための手段は設けられていない。さら
に、規則の適用の結果、回路例は、通常、1つずつ置換
られていく。
適用不可能な規則は適用せず、設計技術者が採用する手
段により類似した手順の中で例の置換えに融通性を示す
ような合成手順の必要性が惑じられていた。詳細にいえ
ば、都合良く利用することができ且つ過剰な解釈を要求
しない規則構造によって実現される合成手順の必要性が
感じられていた。
段により類似した手順の中で例の置換えに融通性を示す
ような合成手順の必要性が惑じられていた。詳細にいえ
ば、都合良く利用することができ且つ過剰な解釈を要求
しない規則構造によって実現される合成手順の必要性が
感じられていた。
本発明の一つの目的は、デジタル論理回路の設計のため
の改良された手順を提供することにある。
の改良された手順を提供することにある。
本発明の一つの特徴は、論理合成規則に関する第1の階
層の情報構造と、論理設計データに関する第2の階層の
構造の2階層情報構造を提供することである。
層の情報構造と、論理設計データに関する第2の階層の
構造の2階層情報構造を提供することである。
本発明の他の特徴は、合成手順において1つ又は2つ以
上の例と1つ又は2つ以上の例との置換えを可能にする
規則を提供することである。
上の例と1つ又は2つ以上の例との置換えを可能にする
規則を提供することである。
本発明のさらに他の特徴は、前提部分と、結果部分とを
含む、論理回路の自動設計のための規則構造を提供する
ことである。
含む、論理回路の自動設計のための規則構造を提供する
ことである。
本発明のさらに他の目的は、通常の文法構成に類似する
合成手順のための規則構造を提供することにある。
合成手順のための規則構造を提供することにある。
本発明のさらに他の特徴は、設計合成手順規則構造にお
いて可能な複数の回路コンポーネントの優先順位決定を
実行することである。
いて可能な複数の回路コンポーネントの優先順位決定を
実行することである。
c問題点を解決するための手段、および作用〕本発明に
おいては、基本的形態として、モデル例の所定の特性を
試験する第1のフィールド:該所定の特性の存在に応答
して動作を実行する第2のフィールド;および、該第2
のフィールドを含むルールの相対的重要度を識別する第
3のフィールド;を具備する論理回路の自動合成用の手
順において使用されるルール構造が提供される。
おいては、基本的形態として、モデル例の所定の特性を
試験する第1のフィールド:該所定の特性の存在に応答
して動作を実行する第2のフィールド;および、該第2
のフィールドを含むルールの相対的重要度を識別する第
3のフィールド;を具備する論理回路の自動合成用の手
順において使用されるルール構造が提供される。
本発明によれば、上述の特徴およびその他の特徴は、通
常の文法構成に類似し、余分な訓練なしに使用すること
ができる規則構造を提供することにより得られる。規則
ファイルは、所定の条件の試験を実行する前提部分と、
前提部分が肯定的結果を提示した場合にその結果として
の活動を規定する結果部分とを含む。規則は、複数の前
提が肯定的結果を提示した場合にどの活動に従うべきか
を決定するために優先順位レベルを指示するフィールド
をさらに含む、。規則構造は、関連するフィールドの背
景に関するデータのためのフィールドをさらに含む。規
則の前提部分及び結果部分の形態が、規則の実行の結果
と共に下記において説明される。
常の文法構成に類似し、余分な訓練なしに使用すること
ができる規則構造を提供することにより得られる。規則
ファイルは、所定の条件の試験を実行する前提部分と、
前提部分が肯定的結果を提示した場合にその結果として
の活動を規定する結果部分とを含む。規則は、複数の前
提が肯定的結果を提示した場合にどの活動に従うべきか
を決定するために優先順位レベルを指示するフィールド
をさらに含む、。規則構造は、関連するフィールドの背
景に関するデータのためのフィールドをさらに含む。規
則の前提部分及び結果部分の形態が、規則の実行の結果
と共に下記において説明される。
(1)まず、図面についての詳細な記述が以下に記述さ
れる。
れる。
第1図については従来の技術に関連して前述においてす
でに説明されている。
でに説明されている。
次に、第2図を参照して、本発明の合成手順を説明する
。ステップ21において、抽象コンポーネントデータの
ライブラリーから取出された抽象コンポーネントデータ
が合成手順のモデル定義データ構造に入力される。ステ
ップ22において、ライブラリーから取出された目的テ
クノロジーに関連するコンポーネントデータが合成手順
のモデル定義データ構造に入力される。ステップ23に
おいて、抽象コンポーネントに関して記述される連結事
例を伴なう回路設計データが合成手順に入力される。ス
テップ24では、合成手順は2組のポインタを提供する
。第1Miのポインタは、合成手順が設計回路を通る任
意の経路をたどることができるようにする。第2組のポ
インタは規則を関連するデータベース構造と結合する。
。ステップ21において、抽象コンポーネントデータの
ライブラリーから取出された抽象コンポーネントデータ
が合成手順のモデル定義データ構造に入力される。ステ
ップ22において、ライブラリーから取出された目的テ
クノロジーに関連するコンポーネントデータが合成手順
のモデル定義データ構造に入力される。ステップ23に
おいて、抽象コンポーネントに関して記述される連結事
例を伴なう回路設計データが合成手順に入力される。ス
テップ24では、合成手順は2組のポインタを提供する
。第1Miのポインタは、合成手順が設計回路を通る任
意の経路をたどることができるようにする。第2組のポ
インタは規則を関連するデータベース構造と結合する。
ステップ25においては、モデル事例ごとに関連する規
則が試験され、試験が[trueJの結果を提示したと
き、その規則の結果が実現される。好ましい実施例によ
れば、それぞれの規則は前提部分と、結果部分とを有す
る。前件部分は試験アルゴリズムを含み、結果部分は試
験の結果を実現するために要求される情報を提供する。
則が試験され、試験が[trueJの結果を提示したと
き、その規則の結果が実現される。好ましい実施例によ
れば、それぞれの規則は前提部分と、結果部分とを有す
る。前件部分は試験アルゴリズムを含み、結果部分は試
験の結果を実現するために要求される情報を提供する。
規則は事例に順次適用されるので、また、好ましい実施
例においては、試験手順は、1つの事例に適用された試
験の結果として変更可能な隣接する事例をも包含するこ
とができるので、プロセスは、回路設計が安定するまで
繰返される。ステップ27においては、回路設計の最終
バージョンが自動回路製造システムに使用するのに適す
るフォーマントに整えられる。
例においては、試験手順は、1つの事例に適用された試
験の結果として変更可能な隣接する事例をも包含するこ
とができるので、プロセスは、回路設計が安定するまで
繰返される。ステップ27においては、回路設計の最終
バージョンが自動回路製造システムに使用するのに適す
るフォーマントに整えられる。
次に、第3図を参、照して、論理合成規則及び論理設計
規則を記憶するためのアーキテクチャ編成を説明する。
規則を記憶するためのアーキテクチャ編成を説明する。
2つの記憶階層を利用することができ、一方の記憶階層
は規則情報を表わし、第2の記憶階層はデジタル設計情
報を表わす。これらの情報階層は、ポインタが設定され
たときに互いに作用し合って、設計対象物を特定の規則
群と関連づける。規則ファイル306〜308は、ファ
イルの作成者により任意に編成される規則の集合体であ
る。規則テーブル305には、いくつかの規則ファイル
を転送することができる。規則テーブル305は、記憶
されている規則の名前により索引づけされたルックアッ
プテーブルである。規則テーブル305は規則ベース3
01の1つの属性であり、規則ベース301は、規則テ
ーブル305に記憶される規則の他に、規則ベースの名
前303と、他の属性304とを有する。全ての規則ベ
ースのテーブル300には任意の数の規則ベース301
〜302が含まれる。
は規則情報を表わし、第2の記憶階層はデジタル設計情
報を表わす。これらの情報階層は、ポインタが設定され
たときに互いに作用し合って、設計対象物を特定の規則
群と関連づける。規則ファイル306〜308は、ファ
イルの作成者により任意に編成される規則の集合体であ
る。規則テーブル305には、いくつかの規則ファイル
を転送することができる。規則テーブル305は、記憶
されている規則の名前により索引づけされたルックアッ
プテーブルである。規則テーブル305は規則ベース3
01の1つの属性であり、規則ベース301は、規則テ
ーブル305に記憶される規則の他に、規則ベースの名
前303と、他の属性304とを有する。全ての規則ベ
ースのテーブル300には任意の数の規則ベース301
〜302が含まれる。
全規則ベーステーブル300は、規則ベースの名前によ
り索引づけされたルックアップテーブルである。全規則
ベーステーブル300は規則情報階層の最上部にある。
り索引づけされたルックアップテーブルである。全規則
ベーステーブル300は規則情報階層の最上部にある。
論理設計データは、モデル定義テーブル315〜316
と呼ばれる複数のブロックに分割される。モデルの名前
により索引づけされたルックアンプテーブルであるモデ
ル定義テーブルに、任意の数のモデル定義を記憶するこ
とができる。
と呼ばれる複数のブロックに分割される。モデルの名前
により索引づけされたルックアンプテーブルであるモデ
ル定義テーブルに、任意の数のモデル定義を記憶するこ
とができる。
1つのモデル定義は、その他のモデル定義のモデル事例
である複数のモデル事例319及び320を含むモデル
事例リスト318を含むことができる。所定の名前の何
らかの機能部分タイプ又は構造体に対して、1つのモデ
ル定義のみが存在しうる。しかしながら、1つの機能部
分タイプ又は構造体がモデル事例をもたない又は2つ以
上のモデル事例を有する場合はあっても良い。モデル定
義の属性(attributes)はそれと関連する全
ての事例に共通しており、従って、モデル定義と共に記
憶されるだけで良い。モデル定義はrLIBRARY
J情報を含む。タイミングパラメータ及びシミユレーシ
ョン値等のモデル事例の属性はモデル事例ごとに独自の
ものであり、そのため、関連する事例と共に記憶されな
ければならない。モデル事例を伴なわない、すなわち、
rLIBRARY J属性が指定されているようなモデ
ル定義はプリミティブモデル定義と考えられ、モデル定
義テーブル315に記憶される。
である複数のモデル事例319及び320を含むモデル
事例リスト318を含むことができる。所定の名前の何
らかの機能部分タイプ又は構造体に対して、1つのモデ
ル定義のみが存在しうる。しかしながら、1つの機能部
分タイプ又は構造体がモデル事例をもたない又は2つ以
上のモデル事例を有する場合はあっても良い。モデル定
義の属性(attributes)はそれと関連する全
ての事例に共通しており、従って、モデル定義と共に記
憶されるだけで良い。モデル定義はrLIBRARY
J情報を含む。タイミングパラメータ及びシミユレーシ
ョン値等のモデル事例の属性はモデル事例ごとに独自の
ものであり、そのため、関連する事例と共に記憶されな
ければならない。モデル事例を伴なわない、すなわち、
rLIBRARY J属性が指定されているようなモデ
ル定義はプリミティブモデル定義と考えられ、モデル定
義テーブル315に記憶される。
モデル定義テーブル314は設計テーブル312に記憶
され、この設計テーブルはその他の属性を処理すること
ができる。全設計テーブル310には、任意の数の設計
テーブル311〜312を記憶させ゛ることかできる。
され、この設計テーブルはその他の属性を処理すること
ができる。全設計テーブル310には、任意の数の設計
テーブル311〜312を記憶させ゛ることかできる。
次に、第4図を参照して、論理ネットワーク合成に使用
される規則40の全体的構造を説明する。
される規則40の全体的構造を説明する。
規則ファイルの読取りの時点で、規則4oごとに構造が
形成される。規則の名前フィールド41のために、ファ
イル内の1つの記′tl!場所が予約される。別の記憶
場所は注釈ファイル42のために予約され、注釈は規則
の使用に関する形式表記である。前提フィールド43、
結果フィールド44、バージョンフィールド45、経歴
フィールド46及びサイズウィンフィールド47は規則
構造の内部のフィールドである。前提フィールド43と
、結果フィールド44については以下に説明する。
形成される。規則の名前フィールド41のために、ファ
イル内の1つの記′tl!場所が予約される。別の記憶
場所は注釈ファイル42のために予約され、注釈は規則
の使用に関する形式表記である。前提フィールド43、
結果フィールド44、バージョンフィールド45、経歴
フィールド46及びサイズウィンフィールド47は規則
構造の内部のフィールドである。前提フィールド43と
、結果フィールド44については以下に説明する。
バージョンフィールド45は、ホストコンピュータ援助
設計(CAD)データ管理システムを利用できるときは
、このシステムからのバージョン情報を含み、時刻及び
日付情報を利用できるときはそれを含む。規則経歴フィ
ールド46は、当初、ゼロにセットされ、その後は関連
する規則が適用される回数の現在カウントを保持するた
めに使用される。
設計(CAD)データ管理システムを利用できるときは
、このシステムからのバージョン情報を含み、時刻及び
日付情報を利用できるときはそれを含む。規則経歴フィ
ールド46は、当初、ゼロにセットされ、その後は関連
する規則が適用される回数の現在カウントを保持するた
めに使用される。
第5図を参照して、第4図の規則構造の前提フィールド
43の5つの例を説明する。これらの例において、有資
格の対象物は、開始が現在事例である1つのアクセスチ
ェーンの終了時におけるデータベース対象物である。有
資格の対象物は複数存在していても良い。原始的(プリ
ミティブ)対象物は、それ以上のデータベースアクセス
を伴なわないものと考えられる(例えば、数はプリミテ
ィブ対象物である)。第1の例(入力のカウントはNで
ある)では、有資格の対象物510の後に動詞511が
続き、さらにその後にプリミティブ対象物512が続く
。このフィールドは、現在事例がN個の人力を有する場
合は、この前提は評価時にr trueJを返答するが
、その他の場合には前提は評価時にrnilJを返答す
ることを意味する。
43の5つの例を説明する。これらの例において、有資
格の対象物は、開始が現在事例である1つのアクセスチ
ェーンの終了時におけるデータベース対象物である。有
資格の対象物は複数存在していても良い。原始的(プリ
ミティブ)対象物は、それ以上のデータベースアクセス
を伴なわないものと考えられる(例えば、数はプリミテ
ィブ対象物である)。第1の例(入力のカウントはNで
ある)では、有資格の対象物510の後に動詞511が
続き、さらにその後にプリミティブ対象物512が続く
。このフィールドは、現在事例がN個の人力を有する場
合は、この前提は評価時にr trueJを返答するが
、その他の場合には前提は評価時にrnilJを返答す
ることを意味する。
第2の例(人力のカウントは出力のカウントと同じ)に
おいては、有資格の対象物520の後に動詞521が続
き、その後に再び有資格の対象物522が続く。第3の
例(入力のいかなる信号も存在しない)では、形容詞5
30の後に有資格の対象物531が続き、その後に動詞
532と、プリミティブ対象物533とがさらに続く。
おいては、有資格の対象物520の後に動詞521が続
き、その後に再び有資格の対象物522が続く。第3の
例(入力のいかなる信号も存在しない)では、形容詞5
30の後に有資格の対象物531が続き、その後に動詞
532と、プリミティブ対象物533とがさらに続く。
このフィールドは、現在事例の入力が1つの信号に結合
されないときに、前提はr trueJ値を返答すると
解釈される。第4の例(出力の信号には入力の信号が存
在しない)では、形容詞540の後に有資格の対象物5
41が続き、その後に動詞542と、有資格の対象物5
43とがさらに続く、第5の例(タグ(resultl
はカラ553等を伴なう呼出された手順551の結果
であり、552 、553はプリミティブ対象物又は有
資格の対象物のいずれであっても良い。規則前提フィー
ルド手順の残る部分の間及び結果フィールド手順の間に
、名前(result)を使用して、その名前の下に記
憶されている値を取出すことができる。タグの数は限定
されておらず、規則の前提部分が誤りであるとき又は規
則の結果部分の完了時には、全タグの記憶は消去される
。この種の前提は、タグフィールドの値にかかわらず、
常にr trueJ (T)値を返答する。好ましい実
施例においては、キーワード(tag 1 、 tag
2等)を使用すること及び次の式のようにそれらを直
接引用することが可能である: (tag (resulLl is sum
of count 1nputscount ou
tputs) ((resultl is 1ess than
N)これは次のように表わすこともできる。
されないときに、前提はr trueJ値を返答すると
解釈される。第4の例(出力の信号には入力の信号が存
在しない)では、形容詞540の後に有資格の対象物5
41が続き、その後に動詞542と、有資格の対象物5
43とがさらに続く、第5の例(タグ(resultl
はカラ553等を伴なう呼出された手順551の結果
であり、552 、553はプリミティブ対象物又は有
資格の対象物のいずれであっても良い。規則前提フィー
ルド手順の残る部分の間及び結果フィールド手順の間に
、名前(result)を使用して、その名前の下に記
憶されている値を取出すことができる。タグの数は限定
されておらず、規則の前提部分が誤りであるとき又は規
則の結果部分の完了時には、全タグの記憶は消去される
。この種の前提は、タグフィールドの値にかかわらず、
常にr trueJ (T)値を返答する。好ましい実
施例においては、キーワード(tag 1 、 tag
2等)を使用すること及び次の式のようにそれらを直
接引用することが可能である: (tag (resulLl is sum
of count 1nputscount ou
tputs) ((resultl is 1ess than
N)これは次のように表わすこともできる。
(tag I is sum of count
1nputs counts−ou tpu ts) (tag I is 1ess than N)規
則の前提は、論理項rANDJ又はrORJの使用によ
り、入れ子構成とすることもできる。この入れ子構成は
LISP手順のフォーマットで実行することができる。
1nputs counts−ou tpu ts) (tag I is 1ess than N)規
則の前提は、論理項rANDJ又はrORJの使用によ
り、入れ子構成とすることもできる。この入れ子構成は
LISP手順のフォーマットで実行することができる。
たとえば:
(or(count ins is 1ess t
han N)((resuHl is 1e
ss than N)次に、第6図を参照して、
規則の結果フィールドの構造を6つの例により説明する
。第1の例では、指令r remove j又はrre
move if no−dests J 610は
、現在モデル定義の事例から1つ又は2つ以上の事例6
11を除去するために使用される。第7図は、2つのモ
デル事例720及び740を示す。モデル事例720は
出カフ21を有し、出カフ21はポート事例722を有
する。ポート事例722は信号724のドライバ723
であり、信号724 はロード725を有する。モデル
事例720は、ポート事例718及び714を有する人
カフ19をさらに有する。
han N)((resuHl is 1e
ss than N)次に、第6図を参照して、
規則の結果フィールドの構造を6つの例により説明する
。第1の例では、指令r remove j又はrre
move if no−dests J 610は
、現在モデル定義の事例から1つ又は2つ以上の事例6
11を除去するために使用される。第7図は、2つのモ
デル事例720及び740を示す。モデル事例720は
出カフ21を有し、出カフ21はポート事例722を有
する。ポート事例722は信号724のドライバ723
であり、信号724 はロード725を有する。モデル
事例720は、ポート事例718及び714を有する人
カフ19をさらに有する。
ポート事例は、それぞれ、信号716及び714の口−
ドア17及び737である。信号716及び714はド
ライバ715及び713をそれぞれ有する。モデル事例
740は出カフ41を有し、出カフ41にはボート事例
742が関連している。ボート事例742は信号724
のドライバでもある。モデル事例740は、ボート事例
739を有する入カフ39を有し、このボート事例73
9は信号714の別のロード737である。
ドア17及び737である。信号716及び714はド
ライバ715及び713をそれぞれ有する。モデル事例
740は出カフ41を有し、出カフ41にはボート事例
742が関連している。ボート事例742は信号724
のドライバでもある。モデル事例740は、ボート事例
739を有する入カフ39を有し、このボート事例73
9は信号714の別のロード737である。
rremoveJ指令が除去すべき有資格の対象物72
0を識別すると、モデル事例720は除去され、データ
ベースポインタは、第8図に示すように新たな連結性を
表示するために改訂される。モデル事例720 と、そ
のインターフェース719 、718 、714及び7
21のポインタは除去され、これらの除去要素により先
に使用されていた記憶ファイル内のスペースは再使用可
能となる。その結果、信号724はボート事例742か
らの1つのドライバ723のみを伴なって残され、信号
716はロード717を伴なわない状態となり、信号7
14はボート事例738と関連する1つのロード737
を伴なって残される。
0を識別すると、モデル事例720は除去され、データ
ベースポインタは、第8図に示すように新たな連結性を
表示するために改訂される。モデル事例720 と、そ
のインターフェース719 、718 、714及び7
21のポインタは除去され、これらの除去要素により先
に使用されていた記憶ファイル内のスペースは再使用可
能となる。その結果、信号724はボート事例742か
らの1つのドライバ723のみを伴なって残され、信号
716はロード717を伴なわない状態となり、信号7
14はボート事例738と関連する1つのロード737
を伴なって残される。
第6図の第2の例においては、r 1nsertJ指令
620はr remove J指令61Ωの逆を実行す
るために使用される。この例では、第7図(B)の連結
性は開始構成として利用され、モデル事例720が挿入
されると共に、新たなポインタが追加されて、第7−ス
属性の任意設定を伴なう適切な式の形態621である。
620はr remove J指令61Ωの逆を実行す
るために使用される。この例では、第7図(B)の連結
性は開始構成として利用され、モデル事例720が挿入
されると共に、新たなポインタが追加されて、第7−ス
属性の任意設定を伴なう適切な式の形態621である。
モデル事例の挿入に関しては、零#幼同時係属特許出願
rRule 5tructure for In5er
tionof New Elements in a
C1rcuit Design 5ynthesisP
rocedure Jに詳細に記載されている。第3の
例はrreplace J指令630を示す。この指令
はrremoveJ指令とrinsertJ指令との組
合せであり、1つ又は2つ以上の有資格のモデル事例対
象′JjyJ631を除去した後、等式形式633から
取出される1つ又は2つ以上のモデル事例対象物を挿入
する。第6図の第4の例は、rsynthesizeJ
指令640の形式を示す。この指令は、規則の作用を受
ける現在事例が、高レベル仕様のデジタル設計に一般に
見られるように、最上位ビットと、最下位ビットとから
成る属性を有する複合的マルチビット合成の場合に使用
される。そのような装置の1例は32ビツトインクリメ
ンタであり、これは最上位ビットの31と、最下位ビッ
トの0とを有することができる。r 5ynthesi
ze j 指令の後にキーワードr fromJ 64
1が続き、さらにその後に最上位ビット642へのアク
セスが続く。最上位ビット642の後にはキーワード「
to」が続き、その後に最下位ビット644へのアクセ
スが続き、最後に規則の集合体645が続く。この規則
の集合体は前記の特許出願rBitwise Impl
ementation Mechanismfor R
u1es Utilized by a 5ynthe
sis Procedurefor Logic C1
rcuit Designs Jに詳細に記載されてい
る。第6図の第5の例はrmodifyj指令650の
形式を表わす。この指令はデータベース対象物をその値
を設定することにより変更するために使用される。キー
ワードrmodifyJの後に有資格の対象物651が
続き、さらにその後にキーワードrwithJ 652
が続く。キーワードrwithJO後にはプリミティブ
対象物653が続く。第8図は、規則の結果80のrm
o−difyJ動作を示す。第6図の有資格の対象物6
51は第8図では設計データベースアクセスである。第
6図のプリミティブ対象物653は第8図では新規デー
タ82となる。アクセス経路Aは現在事例ホルダー83
から現在事例84に達し、さらにその人力85に至る。
rRule 5tructure for In5er
tionof New Elements in a
C1rcuit Design 5ynthesisP
rocedure Jに詳細に記載されている。第3の
例はrreplace J指令630を示す。この指令
はrremoveJ指令とrinsertJ指令との組
合せであり、1つ又は2つ以上の有資格のモデル事例対
象′JjyJ631を除去した後、等式形式633から
取出される1つ又は2つ以上のモデル事例対象物を挿入
する。第6図の第4の例は、rsynthesizeJ
指令640の形式を示す。この指令は、規則の作用を受
ける現在事例が、高レベル仕様のデジタル設計に一般に
見られるように、最上位ビットと、最下位ビットとから
成る属性を有する複合的マルチビット合成の場合に使用
される。そのような装置の1例は32ビツトインクリメ
ンタであり、これは最上位ビットの31と、最下位ビッ
トの0とを有することができる。r 5ynthesi
ze j 指令の後にキーワードr fromJ 64
1が続き、さらにその後に最上位ビット642へのアク
セスが続く。最上位ビット642の後にはキーワード「
to」が続き、その後に最下位ビット644へのアクセ
スが続き、最後に規則の集合体645が続く。この規則
の集合体は前記の特許出願rBitwise Impl
ementation Mechanismfor R
u1es Utilized by a 5ynthe
sis Procedurefor Logic C1
rcuit Designs Jに詳細に記載されてい
る。第6図の第5の例はrmodifyj指令650の
形式を表わす。この指令はデータベース対象物をその値
を設定することにより変更するために使用される。キー
ワードrmodifyJの後に有資格の対象物651が
続き、さらにその後にキーワードrwithJ 652
が続く。キーワードrwithJO後にはプリミティブ
対象物653が続く。第8図は、規則の結果80のrm
o−difyJ動作を示す。第6図の有資格の対象物6
51は第8図では設計データベースアクセスである。第
6図のプリミティブ対象物653は第8図では新規デー
タ82となる。アクセス経路Aは現在事例ホルダー83
から現在事例84に達し、さらにその人力85に至る。
入力85から、アクセス経路Aはボート事例86を介し
てその信号87に達し、さらに信号の属性ホルダー88
に至る。新規データは、アクセススロット、すなわち属
性ホルダー88に達するまでアクセス経路に沿って進み
、最終的には属性値として束ねられる。第6図の第6の
例は、1isp手順式660の入力を可能にするために
キーワードrLIsPJを使用する。この手順能力は、
設計データベースの変更にさらに大きな融通性を付加す
る。
てその信号87に達し、さらに信号の属性ホルダー88
に至る。新規データは、アクセススロット、すなわち属
性ホルダー88に達するまでアクセス経路に沿って進み
、最終的には属性値として束ねられる。第6図の第6の
例は、1isp手順式660の入力を可能にするために
キーワードrLIsPJを使用する。この手順能力は、
設計データベースの変更にさらに大きな融通性を付加す
る。
(2)次に、好適実施例の動作について以下に記述され
る。
る。
再び第3図に戻って説明すると、システムは、規則ベー
ス及びプリミティブモデル定義を発生させることにより
初期設定される。次に、設計デー夕を規則と結合させる
ポインタが指示決定プロセスを経て設定される。規則は
、モデル定義に名前を付与することによりモデル定義の
関係を識別するものであってもよい。これが起こる場合
、モデル定義317ごとの規則の集合体は各規則ベース
の規則テーブルに含まれる。規則の集合体と、規則テー
ブル305とを指示するためにポインタが設定される。
ス及びプリミティブモデル定義を発生させることにより
初期設定される。次に、設計デー夕を規則と結合させる
ポインタが指示決定プロセスを経て設定される。規則は
、モデル定義に名前を付与することによりモデル定義の
関係を識別するものであってもよい。これが起こる場合
、モデル定義317ごとの規則の集合体は各規則ベース
の規則テーブルに含まれる。規則の集合体と、規則テー
ブル305とを指示するためにポインタが設定される。
モデル定義の規則は、規則ベースの名前により索引づけ
されるサブグループに編成される。
されるサブグループに編成される。
規則が対象物との関係を識別しないとき、その規則を指
示するポインタは現在の設計の規則の中に入れられる。
示するポインタは現在の設計の規則の中に入れられる。
規則ベースとモデル定義が人力された後、論理設計マツ
プのエントリ形態がモデル定義テーブル316に入力さ
れる。エントリはインターフェース指定と、モデル事例
及びそれらの連結性と、その他の属性とを含む。どのモ
デル事例も、そのモデル事例にのみ適用されるべきモデ
ル事例321の規則に名前を付与しても良い。関連規則
は規則ベース305に見られ、その規則に対するポイン
タが設定される。2つの階層は、論理設計マツプから設
計の規則、モデル定義の規則及びモデル事例の規則に至
るポインタにより互いに関連づけられる。
プのエントリ形態がモデル定義テーブル316に入力さ
れる。エントリはインターフェース指定と、モデル事例
及びそれらの連結性と、その他の属性とを含む。どのモ
デル事例も、そのモデル事例にのみ適用されるべきモデ
ル事例321の規則に名前を付与しても良い。関連規則
は規則ベース305に見られ、その規則に対するポイン
タが設定される。2つの階層は、論理設計マツプから設
計の規則、モデル定義の規則及びモデル事例の規則に至
るポインタにより互いに関連づけられる。
モデル定義は外部ソフトウェア機構により入力され、内
部データ構造に入力される。モデル定義は現在の設計の
モデル定義テーブル(すなわち、第3図のテーブル3工
4)に配置される。ポインタが追加される。上述の内部
基準を伴なうデータ構造は、アクセス可能論理素子から
成るシステムを形成し、論理合成規則はこのシステムに
作用することができる。設計知識を具現化する規則の数
は数百にものぼる。1つの規則は前提活動と、結果活動
とを有することができる。通常、規則ベースソフトウエ
アにおいては、前提活動は作業データをV、験するため
の述語として作用し、述語が「真(true) Jの値
を返答した場合、結果゛活動は作業データを変更するよ
うに作用する。しかしながら、作業データを非階層記憶
テーブルに記憶する従来の規則ベースソフトウェアシス
テムとは異なり、本発明において作用されるべきデータ
は階層データヘース自体である。また、一連の規則の全
てが順次走査される従来の規則ベース設計システムとは
異なり、このシステムでは、モデル事例は平行して走査
され、事例ごとに、モデル事例と関連する規則の小さな
サブセントが走査される。規則ベースシステムの特徴と
なっているように、いくつかの規則の結果は真の判定を
返答することができ、競合の解決のために使用される優
先順序決定規則機構は適用すべき規則を選択する。本発
明においては、モデル事例ごとの最良の規則が平行して
選択され、適用される。
部データ構造に入力される。モデル定義は現在の設計の
モデル定義テーブル(すなわち、第3図のテーブル3工
4)に配置される。ポインタが追加される。上述の内部
基準を伴なうデータ構造は、アクセス可能論理素子から
成るシステムを形成し、論理合成規則はこのシステムに
作用することができる。設計知識を具現化する規則の数
は数百にものぼる。1つの規則は前提活動と、結果活動
とを有することができる。通常、規則ベースソフトウエ
アにおいては、前提活動は作業データをV、験するため
の述語として作用し、述語が「真(true) Jの値
を返答した場合、結果゛活動は作業データを変更するよ
うに作用する。しかしながら、作業データを非階層記憶
テーブルに記憶する従来の規則ベースソフトウェアシス
テムとは異なり、本発明において作用されるべきデータ
は階層データヘース自体である。また、一連の規則の全
てが順次走査される従来の規則ベース設計システムとは
異なり、このシステムでは、モデル事例は平行して走査
され、事例ごとに、モデル事例と関連する規則の小さな
サブセントが走査される。規則ベースシステムの特徴と
なっているように、いくつかの規則の結果は真の判定を
返答することができ、競合の解決のために使用される優
先順序決定規則機構は適用すべき規則を選択する。本発
明においては、モデル事例ごとの最良の規則が平行して
選択され、適用される。
規則の原文フォーマットは次の通りである。
(P ”name of rule”
optional comments” ; o
ptional(an teceden t) (an teceden t) (et al) −−〉 (set 5ize win <numbe
r> ; optional(consequen
ce) (consequence) (consequence) (et al) は<number>にセットされる。そうでない場合は
、帰結において識別されたモデル事例対象物の数から規
則複雑性数が取出され、その数はサイズウィンフィール
ド47に配置される。
ptional(an teceden t) (an teceden t) (et al) −−〉 (set 5ize win <numbe
r> ; optional(consequen
ce) (consequence) (consequence) (et al) は<number>にセットされる。そうでない場合は
、帰結において識別されたモデル事例対象物の数から規
則複雑性数が取出され、その数はサイズウィンフィール
ド47に配置される。
好ましい実施例において、規則がデジタル部分又は機能
ブロック等の設計要素であるモデル事例に作用すること
は明白であろう。規則によるデータヘースへのアクセス
の開始点は現在事例であり、現在事例から、論理設計の
連結性経路に沿ってポインタに従い進むことが可能であ
る。
ブロック等の設計要素であるモデル事例に作用すること
は明白であろう。規則によるデータヘースへのアクセス
の開始点は現在事例であり、現在事例から、論理設計の
連結性経路に沿ってポインタに従い進むことが可能であ
る。
第5図及び第6図を参照すると、規則の前提手順は論理
設計データベースを全く変更しないが、これに対し、規
則の結果手順は常に論理設計データベースを変更する。
設計データベースを全く変更しないが、これに対し、規
則の結果手順は常に論理設計データベースを変更する。
前件を発生するためのBackus−Naurにおける
ソフトウェア形式論の文法は次に示す通りである(注ニ
スペース、l、::=はBackus−Naur Fo
rm形式論に関するメタ記号であり、言語の記号ではな
い。〈、〉は、この言語が発生することができるストリ
ングの導出を記述するために使用される記号を識別する
目的で使用される): <number> 二: = LISP 数<ch
ar−string> ::=二重引用符により範囲を
限定される文字のストリング <expression> : : =引用されたL
ISP式<function> : : =規定され
たLISP機能<arguments> ::=LIS
P機能引数<prim−obj> ::=中間対象物
<number> 1 <char−strin
g> 1 <expression> 1bo
olean 1 true 1 present 1
nil<qualified−obj> ::=現
在事例に対して論理設計データベース対象物に至る経路
を識別するためのアクセス構文 <tag−obj> ::=一時的対象物を保持するた
めの規則に関する局所記憶装置の名前 <adjective> :: = 1 ’diの対象
物に関する修飾子any l all 1 no 1
any or no 1 found !<ver
b> ::一比較機能、すなわち、is 1 are
l is same as I is not
1 arenot I is greater
than 1 is 1ess thanl iSm
ember 1 are member 1 is
not−member l are not m
ember l are 5et−equal 1
are set equal to 1 is
in 1is not in 1 has p
rofile 1<antecedant> ::
=<qualified−obj><verb><pr
im−obj> 1 <qualified−obj> <verb>
<qualified−obj> 1<adject
ive> <qualified−obj> <v
erb><I)rim−obj> 1 <adjective> <qualified−ob
j> <verb><qualified−obj>
1 <tag−obj> <function> <&
rest arguments> 1帰結フイ
ールドの発生に関するBackus−Naur For
mのソフトウェア形式論の文法は次の通りである:<c
o+u+and> ::=remove 1 1n
sert 1 replace 1remove
if no dests 15ynthesi
ze 1 modify1isp 1 <1nst−obj> ::=タイプモデル事例の対
象物又は対象物のリストである。
ソフトウェア形式論の文法は次に示す通りである(注ニ
スペース、l、::=はBackus−Naur Fo
rm形式論に関するメタ記号であり、言語の記号ではな
い。〈、〉は、この言語が発生することができるストリ
ングの導出を記述するために使用される記号を識別する
目的で使用される): <number> 二: = LISP 数<ch
ar−string> ::=二重引用符により範囲を
限定される文字のストリング <expression> : : =引用されたL
ISP式<function> : : =規定され
たLISP機能<arguments> ::=LIS
P機能引数<prim−obj> ::=中間対象物
<number> 1 <char−strin
g> 1 <expression> 1bo
olean 1 true 1 present 1
nil<qualified−obj> ::=現
在事例に対して論理設計データベース対象物に至る経路
を識別するためのアクセス構文 <tag−obj> ::=一時的対象物を保持するた
めの規則に関する局所記憶装置の名前 <adjective> :: = 1 ’diの対象
物に関する修飾子any l all 1 no 1
any or no 1 found !<ver
b> ::一比較機能、すなわち、is 1 are
l is same as I is not
1 arenot I is greater
than 1 is 1ess thanl iSm
ember 1 are member 1 is
not−member l are not m
ember l are 5et−equal 1
are set equal to 1 is
in 1is not in 1 has p
rofile 1<antecedant> ::
=<qualified−obj><verb><pr
im−obj> 1 <qualified−obj> <verb>
<qualified−obj> 1<adject
ive> <qualified−obj> <v
erb><I)rim−obj> 1 <adjective> <qualified−ob
j> <verb><qualified−obj>
1 <tag−obj> <function> <&
rest arguments> 1帰結フイ
ールドの発生に関するBackus−Naur For
mのソフトウェア形式論の文法は次の通りである:<c
o+u+and> ::=remove 1 1n
sert 1 replace 1remove
if no dests 15ynthesi
ze 1 modify1isp 1 <1nst−obj> ::=タイプモデル事例の対
象物又は対象物のリストである。
<equation> ::=それぞれの後に任意r
modifyJステートメントを伴なう1つ又は複数の
式<procedure> : : = LISP式<
consequence> ::=<1nst−obj
>除去:: =<equation>挿入 ::=<equation>を<1nst−obj>と
置換え :: −if no test <1nst−ob
j>除去 ::=<qualified−obj> から<qua
−1ified−obj> <rules>合成::
=<qualified−obj> を<prim−
obj>と変更 ::=1isp手順 前述の記述は好ましい実施例の作用を図示説明するため
に包含されたものであり、本発明の範囲を制限すること
が意味されるものではない。本発明の範囲は特許請求の
範囲によってのみ制限されるべきである。前述の記述か
ら、当業者にとり、発明の精神および範囲に包囲され得
る多くの変形がなされ得ることが明瞭であろう。
modifyJステートメントを伴なう1つ又は複数の
式<procedure> : : = LISP式<
consequence> ::=<1nst−obj
>除去:: =<equation>挿入 ::=<equation>を<1nst−obj>と
置換え :: −if no test <1nst−ob
j>除去 ::=<qualified−obj> から<qua
−1ified−obj> <rules>合成::
=<qualified−obj> を<prim−
obj>と変更 ::=1isp手順 前述の記述は好ましい実施例の作用を図示説明するため
に包含されたものであり、本発明の範囲を制限すること
が意味されるものではない。本発明の範囲は特許請求の
範囲によってのみ制限されるべきである。前述の記述か
ら、当業者にとり、発明の精神および範囲に包囲され得
る多くの変形がなされ得ることが明瞭であろう。
第1図は、従来技術による合成回路設計用の手順を示す
流れ図、 第2図は、本発明が使用されるべき合成回路設計用の手
順を示す流れ図、 第3図は、論理設計規則及び論理合成ルールのデータ構
造のアーキテクチャの全体を示す図、第4図は、本発明
によるルールファイルの構造を示す図、 第5図は、本発明によるルールファイルの前提部分の形
式を示す図、 第6図は、本発明によるルールファイルの結果部分の形
式を示す図、 第7図(A)、(B)は、本発明による合成手順の除去
動作、挿入動作、および置換え動作を示す図、 第8図は、本発明による原始的データベース対象物のル
ールによる変更を示す図である。 300・・・全規則ベーステーブル、 301 、302・・・規則ベース、 303・・・名
前、304・・・一般的規則ベース属性、 305・・・規則テーブル、 306 、307 、308・・・規則ファイル、31
0・・・全設計テーブル、 311 、312・・・設計、 313・・・設
計の規則、314・・・モデル定義テーブル、 315・・・プリミティブモデル定義、31’6・・・
モデル定義、 317・・・モデル定義の規則、 318・・・モデル事例リスト、 319 、320・・・モデル事例、 321・・・モデル事例の規則。 以下余白 図面の浄書(内容に変更なし) 第1図 第2図 手続補正書(方式) 昭和62年12J4Z2日 特許庁長官 小 川 邦 夫 殿 1、事件の表示 昭和62年特許願第226724号 2、発明の名称 論理回路の合成用の手順において使用されるルール構造
およびルール実行の手順 3゜補正をする者 事件との関係 特許出願人 名称 デ、イジタル イクウィップメントコーボレイシ
ョン 4、代理人 住所 〒105東京都港区虎ノ門−丁目8番10号静光
虎ノ門ビル 電話504−07215、補正命令の日付 6、補正の対象 (11願書の「出願人の代表者」の欄 (2)委任状 (3)図 面 7゜補正の内容 (11(2) 別紙の通り (3) 図面の浄書(内容に変更なし)8、添附書
類の目録 (11訂正願書 1通 (2)委任状及び訳文 各1通(3)浄
書図面 1通
流れ図、 第2図は、本発明が使用されるべき合成回路設計用の手
順を示す流れ図、 第3図は、論理設計規則及び論理合成ルールのデータ構
造のアーキテクチャの全体を示す図、第4図は、本発明
によるルールファイルの構造を示す図、 第5図は、本発明によるルールファイルの前提部分の形
式を示す図、 第6図は、本発明によるルールファイルの結果部分の形
式を示す図、 第7図(A)、(B)は、本発明による合成手順の除去
動作、挿入動作、および置換え動作を示す図、 第8図は、本発明による原始的データベース対象物のル
ールによる変更を示す図である。 300・・・全規則ベーステーブル、 301 、302・・・規則ベース、 303・・・名
前、304・・・一般的規則ベース属性、 305・・・規則テーブル、 306 、307 、308・・・規則ファイル、31
0・・・全設計テーブル、 311 、312・・・設計、 313・・・設
計の規則、314・・・モデル定義テーブル、 315・・・プリミティブモデル定義、31’6・・・
モデル定義、 317・・・モデル定義の規則、 318・・・モデル事例リスト、 319 、320・・・モデル事例、 321・・・モデル事例の規則。 以下余白 図面の浄書(内容に変更なし) 第1図 第2図 手続補正書(方式) 昭和62年12J4Z2日 特許庁長官 小 川 邦 夫 殿 1、事件の表示 昭和62年特許願第226724号 2、発明の名称 論理回路の合成用の手順において使用されるルール構造
およびルール実行の手順 3゜補正をする者 事件との関係 特許出願人 名称 デ、イジタル イクウィップメントコーボレイシ
ョン 4、代理人 住所 〒105東京都港区虎ノ門−丁目8番10号静光
虎ノ門ビル 電話504−07215、補正命令の日付 6、補正の対象 (11願書の「出願人の代表者」の欄 (2)委任状 (3)図 面 7゜補正の内容 (11(2) 別紙の通り (3) 図面の浄書(内容に変更なし)8、添附書
類の目録 (11訂正願書 1通 (2)委任状及び訳文 各1通(3)浄
書図面 1通
Claims (1)
- 【特許請求の範囲】 1、モデル例の所定の特性を試験する第1のフィールド
; 該所定の特性の存在に応答して動作を実行する第2のフ
ィールド;および、 該第2のフィールドを含むルールの相対的重要度を識別
する第3のフィールド; を具備する論理回路の自動合成用の手順において使用さ
れるルール構造。 2、先行する合成手順の実行中の該ルールの利用の経歴
に関連する情報を含む第4のフィールドをさらに具備す
る特許請求の範囲第1項記載の論理回路の自動合成用の
手順において使用されるルール構造。 3、該ルールは、関連するデータベースに対するアクセ
スを要求しない原始的対象物と、該データベースに対す
るアクセスを要求する有資格の対象物の2種類の対象物
に言及することができる特許請求の範囲第2項記載の論
理回路の自動合成用の手順において使用されるルール構
造。 4、該第1のフィールドは、修飾された対象物と、その
後に続く動詞と、さらにその後に続く原始的対象物又は
有資格の対象物の一方とを含むフォーマットを有する特
許請求の範囲第3項記載の論理回路の自動合成用の手順
において使用されるルール構造。 5、該第1のフィールドの第1の部分は形容詞である特
許請求の範囲第4項記載の論理回路の自動合成用の手順
において使用されるルール構造。 6、該第1のフィールドは、タグ付対象物と、その後に
続く機能と、さらにその後に続く可変数の有資格の対象
物又は原始的対象物とを含むフォーマットを有する特許
請求の範囲第3項記載の論理回路の自動合成用の手順に
おいて使用されるルール構造。 7、該第2のフィールドは、1つの活動を指示する指令
を含み、該活動の実行の対象となる少なくとも1つの有
資格の対象物が該活動に続く特許請求の範囲第3項記載
の論理回路の自動合成用の手順において使用されるルー
ル構造。 8、該活動は除去動作、挿入動作及び置換え動作の中の
1つを含む特許請求の範囲第7項記載の論理回路の自動
合成用の手順において使用されるルール構造。 9、該少なくとも1つの修飾された対象物の後に前置詞
が続き、さらにその後に少なくとも1つの第2の有資格
の対象物が続く特許請求の範囲第8項記載の論理回路の
自動合成用の手順において使用されるルール構造。 10、該第2のフィールドは、その後に続くキーワード
「from」と、その後に続く有資格の対象物と、その
後に続くキーワード‘to’と、その後に続く第2の有
資格の対象物と、さらにその後に続くルールの集合体と
を含む合成活動を指示する指令を含むフォーマットを有
する特許請求の範囲第3項記載の論理回路の自動合成用
の手順において使用されるルール構造。 11、該ルールの適用の結果、1つ又は複数の例と1つ
又は複数の例との置換えが起こる特許請求の範囲第1項
記載の論理回路の自動合成用の手順において使用される
ルール構造。 12、データベースポインタを使用して、少なくとも1
つのルールをモデル構造に関連づける過程;第1の条件
が存在するか否かを判定するために、関連づけられた各
ルールの第1の部分を実行する過程; 複数のルールが該第1の条件の存在を判定した場合に該
関連づけられたルールの中の1つを選択する過程;そし
て、 論理回路合成のために該選択されたルールの第2の部分
を実現する過程; を具備する論理回路の自動合成においてモデル構造に関
連するルール実行手順。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US90751286A | 1986-09-12 | 1986-09-12 | |
US907512 | 1986-09-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63153674A true JPS63153674A (ja) | 1988-06-27 |
Family
ID=25424225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62226724A Pending JPS63153674A (ja) | 1986-09-12 | 1987-09-11 | 論理回路の合成用の手順において使用されるルール構造およびルール実行の手順 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP0259702A3 (ja) |
JP (1) | JPS63153674A (ja) |
AU (1) | AU7728087A (ja) |
DK (1) | DK473387A (ja) |
FI (1) | FI873919A (ja) |
IE (1) | IE872446L (ja) |
IL (1) | IL83699A (ja) |
-
1987
- 1987-08-20 AU AU77280/87A patent/AU7728087A/en not_active Abandoned
- 1987-08-26 EP EP19870112425 patent/EP0259702A3/en not_active Withdrawn
- 1987-08-31 IL IL83699A patent/IL83699A/xx not_active IP Right Cessation
- 1987-09-10 FI FI873919A patent/FI873919A/fi not_active Application Discontinuation
- 1987-09-11 DK DK473387A patent/DK473387A/da not_active Application Discontinuation
- 1987-09-11 JP JP62226724A patent/JPS63153674A/ja active Pending
- 1987-09-11 IE IE872446A patent/IE872446L/xx unknown
Also Published As
Publication number | Publication date |
---|---|
IL83699A (en) | 1993-01-31 |
IL83699A0 (en) | 1988-01-31 |
FI873919A0 (fi) | 1987-09-10 |
DK473387D0 (da) | 1987-09-11 |
AU7728087A (en) | 1988-03-17 |
EP0259702A3 (en) | 1990-09-19 |
DK473387A (da) | 1988-03-13 |
IE872446L (en) | 1988-03-12 |
EP0259702A2 (en) | 1988-03-16 |
FI873919A (fi) | 1988-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5175696A (en) | Rule structure in a procedure for synthesis of logic circuits | |
US5267175A (en) | Data base access mechanism for rules utilized by a synthesis procedure for logic circuit design | |
Overmyer et al. | Conceptual modeling through linguistic analysis using LIDA | |
KR101120798B1 (ko) | 텍스트로부터 세만틱 구조들을 식별하기 위한 방법 및장치 | |
US5212650A (en) | Procedure and data structure for synthesis and transformation of logic circuit designs | |
Akkiraju et al. | Semaplan: Combining planning with semantic matching to achieve web service composition | |
US6279005B1 (en) | Method and apparatus for generating paths in an open hierarchical data structure | |
KR100638695B1 (ko) | 구조화 문서의 데이터를 검색하는 장치 및 방법 | |
US9760347B2 (en) | Method and system to identify GUI objects for non-markup-language-presented applications | |
US7730099B2 (en) | Storage and retrieval of richly typed hierarchical network models | |
US5452226A (en) | Rule structure for insertion of new elements in a circuit design synthesis procedure | |
US20090031276A1 (en) | Design Apparatus, Design Method, and Program | |
US20040243396A1 (en) | User-oriented electronic dictionary, electronic dictionary system and method for creating same | |
US6874134B1 (en) | Conversion of an HDL sequential truth table to generic HDL elements | |
Uhl et al. | A systematic catalogue of reusable abstract data types | |
US20030018833A1 (en) | Method for implementing a plurality of object interfaces | |
JPS63153674A (ja) | 論理回路の合成用の手順において使用されるルール構造およびルール実行の手順 | |
Bianchi et al. | An efficient verifier of truly concurrent properties | |
JP2824482B2 (ja) | 2分決定グラフの変数順決定方式 | |
JPS63153673A (ja) | 論理回路構造の自動合成の手順およびデータベース構造 | |
London et al. | Abstraction and verification in Alphard: a symbol table example | |
EP0267379A2 (en) | Data base access mechanism for rules utilized by a synthesis procedure for logic circuit design | |
US7810055B1 (en) | Design independent correlation data storage for use with physical design of programmable logic devices | |
Blikle | Denotational engineering | |
Kamath et al. | Automatic integration of digital system requirements using schemata |