JPS63153054A - Ultrasonic diagnostic apparatus - Google Patents

Ultrasonic diagnostic apparatus

Info

Publication number
JPS63153054A
JPS63153054A JP61300454A JP30045486A JPS63153054A JP S63153054 A JPS63153054 A JP S63153054A JP 61300454 A JP61300454 A JP 61300454A JP 30045486 A JP30045486 A JP 30045486A JP S63153054 A JPS63153054 A JP S63153054A
Authority
JP
Japan
Prior art keywords
delay
circuit
phase shift
phase
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61300454A
Other languages
Japanese (ja)
Inventor
治 林
敬一 村上
安津夫 飯田
雄一 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61300454A priority Critical patent/JPS63153054A/en
Publication of JPS63153054A publication Critical patent/JPS63153054A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ultra Sonic Daignosis Equipment (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概要〕 本発明は配列された複数の振動子で超音波を受波する方
式の超音波診断装置において、1走査線上で測定深さに
関係なく集束させるいわゆるダイナミックフォーカスに
関するものである。各振動子からの電気信号の位相が加
算点で一致するよう、測定深さに応じて各振動子と加算
点間の信号経路に設けられた遅延回路の遅延量t、 1
走査線上の反射超音波全受波しながら、変化させること
により走査線上の全域に集束させるようにしたものであ
る。
[Detailed Description of the Invention] [Summary] The present invention is an ultrasonic diagnostic apparatus that receives ultrasonic waves using a plurality of arranged transducers. It is related to. In order to match the phase of the electrical signal from each vibrator at the summing point, the amount of delay t, 1 of the delay circuit provided in the signal path between each vibrator and the summing point is determined according to the measurement depth.
This system receives all of the reflected ultrasonic waves on the scanning line and focuses them over the entire area on the scanning line by changing the received ultrasonic waves.

〔産業上の利用分野〕[Industrial application field]

人体の断層像を得る目的の超音波診断装置は他のX線画
像に較べ一般(分解能が劣っており、分解能の向上が望
まれている。分解能を良くする手法として、ある深さの
点だけに集束させるのではなく、測定する全ての深さ領
域に対して集束する方法が必要とされる。
Ultrasonic diagnostic equipment for the purpose of obtaining tomographic images of the human body generally has inferior resolution compared to other X-ray images, and it is desired to improve the resolution. What is needed is a method that focuses on the entire depth region to be measured, rather than focusing on the entire depth region to be measured.

〔従来の技術〕[Conventional technology]

従来のダイナミックフォーカスの手法を第9図に示す。 A conventional dynamic focus method is shown in FIG.

測定点P、と配列された各振動子4(Tl〜TN)間の
距離が夫々異なる。そのため図示したPlからの反射波
は第8図に示す如く中央の振動子に最も早く到達し、両
端に近い振動子はど受波するタイミングが遅れることに
なる。そのため各振動子から出力する信号の位相も各素
子毎にずれることになり、このまま各振動子からの出力
信号を加算しても、個々の信号のn倍にはならず悪くす
れば互いに打ち消し合って加算信号は逆に小さくなる場
合もあり得る。そのため、早く受波する中央部の振動子
からの出力信号はど大きく遅延させ加算点で各振動子か
らの出力信号の位相が合うように第9図に示す如く遅延
回路1(DI−DN)、および遅延加算回路2(FD)
で遅延量を選択できるようにしている。3は増幅器(A
 t −A N )で、各振動子の出力を成る程度増幅
して遅延回路に入力している。遅延回路は遅延量を細か
く設定できる遅延線lと遅延量を粗く設定できる遅延加
算回路2とから構成されており、両者の組合せで、最適
遅延量が選択できるようになっている。遅延加算回路2
は第11図の如< N1fs21 (dt〜dM−x)
が直列に接続されており、遅延回路1(DI−DN)の
各々からの電流信号工、〜INは夫々スイッチS 1−
1−8 t−my −=8*−t〜Sx−MK ヨり選
択されて前記遅延線のいずれかのタップに入力し、選択
されたタップにより定まる量だけ各々遅延され、加算点
A(出力端子と共通になっている。)で同位相になって
加算される。Roは遅延線の終端抵抗である。遅延回路
1(DI−DN)の詳細は第10図のようになっており
、動作は遅延加算回路2(FD)とほぼ同様で、出力端
で電圧信号を電流信号に変換する電圧電流変換器VIが
接続されている。
The distances between the measurement point P and each of the arranged transducers 4 (Tl to TN) are different. Therefore, as shown in FIG. 8, the reflected wave from Pl reaches the center vibrator earliest, and the vibrators near both ends receive the wave at a later timing. Therefore, the phase of the signal output from each vibrator will also shift for each element, and even if you add the output signals from each vibrator as is, it will not be n times the individual signal, and worse, they will cancel each other out. On the other hand, the added signal may become smaller. Therefore, the output signal from the central transducer, which receives the wave earlier, is delayed by a large amount, and the delay circuit 1 (DI-DN) is installed as shown in Fig. 9 so that the phase of the output signal from each transducer matches at the addition point. , and delay adder circuit 2 (FD)
The amount of delay can be selected using . 3 is an amplifier (A
t - A N ), the output of each vibrator is amplified to some extent and input to the delay circuit. The delay circuit is composed of a delay line 1 that can set the amount of delay finely and a delay adder circuit 2 that can set the amount of delay coarsely, and the optimum amount of delay can be selected by a combination of the two. Delay addition circuit 2
is as shown in Figure 11 < N1fs21 (dt~dM-x)
are connected in series, and the current signals from each of the delay circuits 1 (DI-DN), ~IN, are respectively connected to switches S1-
1-8 t-my -=8*-t~Sx-MK is selected and input to any tap of the delay line, each delayed by an amount determined by the selected tap, and added to the addition point A (output (common with the terminal) and are added in the same phase. Ro is the terminating resistance of the delay line. The details of the delay circuit 1 (DI-DN) are shown in Figure 10, and its operation is almost the same as that of the delay adder circuit 2 (FD).It is a voltage-current converter that converts a voltage signal into a current signal at the output terminal. VI is connected.

第9図において、先ず焦点P、から反射される超音波を
配列された振動子4 (’rt =TN)で受波し、電
気信号に変換し、これらの電気信号波形が遅延加算回路
2の出力端即ち加算点で同位相になるよう、遅延線1(
D1〜DNL遅延加算回路2での遅延量をスイッチによ
り設定し、そして同一走査線上で、深さが異なる点(例
えばpt)からの超音波を受波する期間では遅延@ 1
 (Dt−I)N)のみで遅延量を変化させて集束する
ようくしている。
In FIG. 9, first, the ultrasonic wave reflected from the focal point P is received by an array of transducers 4 ('rt = TN) and converted into electrical signals, and these electrical signal waveforms are sent to the delay adder circuit 2. Delay line 1 (
The amount of delay in the D1 to DNL delay addition circuit 2 is set by a switch, and the delay is set at 1 during the period in which ultrasonic waves are received from points at different depths (for example, pt) on the same scanning line.
(Dt-I)N), the delay amount is changed to achieve focusing.

しかるに、振動子4 (T+ −TN )から体内に向
けて超音波パルス全発射した直後から体内の浅い点から
、項次深い点へと連続的に反射が起こり、振動子には連
続した反射波が到着することてなる。従って走査線上の
各点で集束させるため、走査線上からの反射波を受波し
ながら同時に遅延回路1(Dt〜DN)の遅延量を変化
させて、ダイナミ。
However, immediately after all ultrasonic pulses are emitted from the transducer 4 (T+ -TN) into the body, reflection occurs continuously from a shallow point in the body to a point deeper within the body, and the transducer receives a continuous reflected wave. will arrive. Therefore, in order to focus at each point on the scanning line, the delay amount of the delay circuit 1 (Dt to DN) is changed at the same time while receiving the reflected wave from the scanning line.

クツオーカス全行っていた。Kutuokasu was all there.

〔発明の目的〕[Purpose of the invention]

従来方法では第10図に示す如く遅延量の変化を信号が
伝わる経路をスイッチで切替えることで行うために、ス
イッチの切替え時に信号が切れたり、あるいはスイッチ
切替え制御信号が誘導で信号に雑音として混入し、画像
を乱していた。
In the conventional method, as shown in Fig. 10, the amount of delay is changed by switching the path through which the signal is transmitted, so the signal may be cut off when the switch is changed, or the switch switching control signal may be induced and mixed into the signal as noise. The image was distorted.

〔発明の構成〕[Structure of the invention]

第1図に本発明のダイナミックフォーカスの原理図を示
す。図中4(T1〜TN)は配列され振振動子、3(A
1〜AN)は増幅器、10(PSt〜psN )は位相
シフト回路、2は遅延加算回路である。
FIG. 1 shows a diagram of the principle of dynamic focus according to the present invention. In the figure, 4 (T1 to TN) is an arrayed vibration vibrator, 3 (A
1 to AN) are amplifiers, 10 (PSt to psN) is a phase shift circuit, and 2 is a delay addition circuit.

本発明は在来方式の第9図の中の遅延線り、〜DNt−
位相シフト回路PSt〜PSNで置換したものである。
The present invention utilizes the delay line in FIG. 9 of the conventional system, ~DNt-
It is replaced with phase shift circuits PSt to PSN.

位相シフト回路は第2図に示す如く、入力信号の周期の
約1/4の時間を遅延させる遅延回路11 (D)と乗
算器MU、およびM Ut  と加算回路ADDから構
成され、乗算器12 (MU+ 、 MUりに夫々CO
Wθ、 −5inθの値を入力することにより、入力信
号VcosWtの位相をθだけ変化させる機能を有する
ものである。在来方式の第9図の中の遅延回路D1〜D
Nにおいて信号を集束させるために必要な遅延量がτN
であるとすると、本発明での位相シフト回路での位相シ
フト量θNとの間には受波超音波の角周波数がWラジア
ン/秒の場合 θN=wτN と云う関係が成立し、従来方式でτNの遅延を行う代わ
りに第2図のθとしてWfN ラジアンを設定すれば良
い。
As shown in FIG. 2, the phase shift circuit is composed of a delay circuit 11 (D) that delays approximately 1/4 of the period of the input signal, a multiplier MU, and an adder circuit ADD. (MU+, MU Rini CO)
It has a function of changing the phase of the input signal VcosWt by θ by inputting a value of Wθ, -5inθ. Delay circuits D1 to D in FIG. 9 of the conventional system
The amount of delay required to focus the signal at N is τN
If the angular frequency of the received ultrasonic wave is W radian/second, the relationship θN=wτN holds true between the phase shift amount θN in the phase shift circuit of the present invention, and the conventional method Instead of delaying τN, WfN radians may be set as θ in FIG.

Vcos W(t−14番2r/W)=Vcom(Wt
−M/2)=Vsln wt Vcos wt cosθ+Vsin wt ainθ
=Vcg6(vt−θ)θの値としてθ〜2πラジアン
を設定することができ1波長分位相をシフトすることが
可能であり、2つの波がどれだけずれていてもオーパー
ラ、プしている限#)2つの波の位相を合わせることが
可能であると云う特長を有している。第3図にθの値に
対し、出力波形の位相の変化する様子を示す。また本方
式では測定深さにより必要とする位相変化をθ(1)と
すると、2つの乗算器の夫々の入力の一つにeolIθ
(1)およびsinθ(t)り相当する、時間と共くゆ
るやかに変化するアナログ信号を入力するだけであるの
で、在来方式のようにスイッチ切替えなどによる雑音の
発生が全くないという特長を有する。
Vcos W (t-14th 2r/W) = Vcom (Wt
−M/2)=Vsln wt Vcos wt cosθ+Vsin wt ainθ
= Vcg6 (vt - θ) It is possible to set θ to 2π radians as the value of θ, and it is possible to shift the phase by one wavelength, so no matter how much the two waves are out of alignment, they are aligned. Limit #) It has the feature that it is possible to match the phases of two waves. FIG. 3 shows how the phase of the output waveform changes with respect to the value of θ. In addition, in this method, if the phase change required depending on the measurement depth is θ(1), eolIθ is input to one of the inputs of each of the two multipliers.
(1) and sinθ(t), which only needs to be input as analog signals that change slowly over time, has the advantage that there is no noise caused by switching, etc., as in conventional methods. .

〔発明の実施例〕[Embodiments of the invention]

第4図に本発明の実施例を示す。 FIG. 4 shows an embodiment of the present invention.

4(T1〜TN)は配列された振動子、3(八1〜AM
)は増幅器、10(PS、〜PSN)は位相シフト回路
、13(PSC)は位相シフト回路f!:#J御する位
相制御回路、14(TM)は送信回路、2(FD)は遅
延加算回路である。l5(DLC)は遅延加算回路2O
j!延量を変化する遅延量制御回路である。先ず1位相
シフト回路10(PSI〜PSN)で位相シフトが生じ
ない状態で、ある深さの点、例えば第4図の21点から
の反射波を受けて各振動子4(Tl〜T)J)から発生
する電気信号の位相が遅延加算回路2の加算点A、(こ
の場合は出力端と共通になっている)で、最も良く合う
ように遅延加算回路2内でOj!延量を設定する。遅延
加算回路2の詳細を第6図に示す。具体的には各位相シ
フト回路の出力を遅延加算回路の対応する入力端から入
力させ、更にスイッチ51−1〜S 1− Me・・・
・・・、5M−1〜SN−M Kより、超音波の1周期
程度の遅延線d。
4 (T1~TN) are arranged vibrators, 3 (81~AM
) is an amplifier, 10 (PS, ~PSN) is a phase shift circuit, and 13 (PSC) is a phase shift circuit f! :#J control phase control circuit, 14 (TM) is a transmitting circuit, and 2 (FD) is a delay addition circuit. l5 (DLC) is delay addition circuit 2O
j! This is a delay amount control circuit that changes the amount of delay. First, in a state where no phase shift occurs in the first phase shift circuit 10 (PSI to PSN), each transducer 4 (Tl to T) J receives a reflected wave from a point at a certain depth, for example, 21 points in FIG. ) in the delay adder circuit 2 so that the phase of the electrical signal generated from the adder circuit 2 best matches the phase of the electrical signal at the adder point A of the delay adder circuit 2 (which is shared with the output terminal in this case). Set the extension amount. Details of the delay adder circuit 2 are shown in FIG. Specifically, the output of each phase shift circuit is inputted from the corresponding input terminal of the delay adder circuit, and the switches 51-1 to S1-Me...
..., 5M-1 to SN-M From K, a delay line d of about one period of ultrasonic waves.

〜dM−1を直列に接続した、遅延線のいずれかのり、
プを前記各電気信号の位相が加算点で最も良く合うよう
に選択することにより、遅延加算回路内での遅延量を設
定する。
~dM-1 connected in series, any one of the delay lines,
The amount of delay within the delay and addition circuit is set by selecting the phase adjustment circuit so that the phases of the electrical signals best match each other at the addition point.

このように、遅延加算回路内での遅延量を設定した後、
更に加算点での位相を理想的に合せるために位相シフト
回路10(PS>〜P!l5)VCより夫々対応する振
動子からの電気信号の位相を適当量シフトさせる。位相
シフト回路10(PS、〜PSN)の中の1回路の詳細
を第5図に示す。図において、MEI 、 MEtは記
憶回路、DAt 、 DAtはDA変換器、MUs 、
 MUtは乗算器、SHl、SHlはサンプルホールド
回路、Dは振動子が受波する超音波周期の約1/4の遅
延i−を有する遅延回路、ADDは加算回路、vIは電
圧信号を電流信号に変換する電圧電流変換回路である。
In this way, after setting the amount of delay in the delay adder circuit,
Furthermore, in order to ideally match the phases at the addition points, the phases of the electrical signals from the corresponding vibrators are shifted by an appropriate amount from the phase shift circuits 10 (PS> to P!l5) VC. FIG. 5 shows details of one of the phase shift circuits 10 (PS, -PSN). In the figure, MEI, MEt are storage circuits, DAt, DAt are DA converters, MUs,
MUt is a multiplier, SHl and SHl are sample and hold circuits, D is a delay circuit with a delay i- of about 1/4 of the ultrasonic period received by the transducer, ADD is an adder circuit, vI is a voltage signal and a current signal This is a voltage-current conversion circuit that converts into

入力端から入った入力信号Vtは乗算器MU、 Icは
直接に、また乗算器MUtKは遅延回路Dt−経由して
入力する。補正すべき位相シフト量θは測定点の深さく
対応して変化するので、時間の関数として表すことがで
き、これをθ(1)とすると、eoIlθ(1)および
−5inθ(1)の値をある一定の時間隔でサンプリン
グして、これを記憶回路ME、、ME、に夫々記憶させ
ておき、測定深さに対応した時刻に読みだし、それぞれ
DA変換器DA、、DA!でアナログ電圧信号に変換し
、更にサンプルホールド回路SHI 、 satにより
、その出力信号を次の情報が記憶回路から読みだされる
までホールドすると同時に、夫々の出力t’ MUt 
9MUt に入力する。このようにして得られたMU、
、MUtの出力信号を加算器ADDで加算することによ
り、入力信号Vtはθ(1)だけ位相がシフトされて、
ADDの出力に電圧信号として現れる。この電圧信号を
電圧電流変換器でt光信号に変換して、次の遅延加算回
路へ送出する。
The input signal Vt input from the input terminal is directly input to the multiplier MU and Ic, and the multiplier MUtK is input via the delay circuit Dt-. The amount of phase shift θ to be corrected changes in accordance with the depth of the measurement point, so it can be expressed as a function of time. If this is θ(1), then the values of eoIlθ(1) and -5inθ(1) are sampled at certain time intervals and stored in the memory circuits ME, , ME, respectively, read out at times corresponding to the measured depths, and then sent to the respective DA converters DA, DA! The sample and hold circuits SHI and SAT hold the output signals until the next information is read out from the memory circuit, and at the same time, the respective outputs t' MUt
Enter 9MUt. MU obtained in this way,
, MUt's output signals are added by the adder ADD, the phase of the input signal Vt is shifted by θ(1),
Appears as a voltage signal at the output of ADD. This voltage signal is converted into a t optical signal by a voltage-current converter and sent to the next delay addition circuit.

このようにして全ての測定点に対し集束させることが可
能である。
In this way it is possible to focus on all measurement points.

第5図の実施例では遅延回路遅延時間を入力信号の周期
の1/4としたが、周期の1/4で無くても良い。また
サンプルホールドSHt 、 SH,ハ省略することも
可能である。また第5図の実施例では乗算器t−2ケ使
用しているが、第7図の如く、3ヶ以上で構成すること
も可能であり、ま九この時の遅延回路の遅延量も入力信
号の周期の1/4以外の値をとることも可能である。
In the embodiment of FIG. 5, the delay time of the delay circuit is set to 1/4 of the period of the input signal, but it may not be 1/4 of the period. It is also possible to omit the sample holds SHt, SH, and C. Also, although the embodiment shown in Fig. 5 uses t-2 multipliers, it is also possible to configure it with three or more multipliers as shown in Fig. 7, and the delay amount of the delay circuit at this time can also be input. It is also possible to take a value other than 1/4 of the period of the signal.

その他愛形は種々考えられるが、本発明の基本的な考え
方は入力信号から遅延回路釦より入力信号より遅延した
信号を雑音を発生させることなく1個以上発生させ、こ
れらの信号に夫々ある係数を掛けて、その結果を加算す
ることくより、入力信号と異なる位相の信号を得ること
にある。第5図ではe08θ(1)と@lnθ(1) 
t−掛けたが、夫々定数倍した、kcosθ(1)とk
minθ(1)を掛けても良いことは勿論である。但し
kは定数。
Various other shapes can be considered, but the basic idea of the present invention is to generate one or more signals delayed from the input signal from the delay circuit button without generating noise, and to calculate the coefficients of each of these signals. Rather than multiplying by In Figure 5, e08θ(1) and @lnθ(1)
t-multiplied by a constant, respectively, kcosθ(1) and k
Of course, it is also possible to multiply by min θ (1). However, k is a constant.

〔発明の効果〕〔Effect of the invention〕

本発明によれば全く雑音を発生させることなか、しかも
、遅延線によるようにステ、プ状に位相が変化するもの
ではなく、連続的に位相補正ができるために、理想的な
位相補正が比較的簡単fk@路で実現できる。
According to the present invention, the ideal phase correction can be made without generating any noise, and because the phase can be corrected continuously instead of changing the phase in steps or steps like a delay line. It can be easily realized by fk@path.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第3図は本発明の詳細な説明する図。 4(T1〜TN)は振動子、3(A、〜AN)は増幅器
、10(PSs〜PSN)は位相シフト回路、2は遅延
加算回路、12 (MUl、 MU雪)は乗算器、11
は遅延回路。 第4図〜第7図は実施例図。 10(PSt=PSN)は位相シフト回路、1a(PS
C)は位相制御回路、15(DI、C)は遅延量制御回
路、14(TM)はタイミング制御回路MEt 、 M
E雪 は・、 ) 記憶回路、ンDAs 、DA@はDA変換器、SHl、
SHlはサンプルホールド回路。 第8図〜第11図は従来構成図。 D1〜DNは遅延回路、81〜SNはスイッチ、41〜
6w−tは遅延線、v工は電圧電流変換器。 〒 (■ 一5i)1L9 坐 2 ロ 基3呵 第4図 岑 5 口 第り困 事6酊 憂 11  口 手続補正書(自発)
1 to 3 are diagrams for explaining the present invention in detail. 4 (T1 to TN) is a resonator, 3 (A, to AN) is an amplifier, 10 (PSs to PSN) is a phase shift circuit, 2 is a delay addition circuit, 12 (MUl, MU snow) is a multiplier, 11
is a delay circuit. FIG. 4 to FIG. 7 are illustrations of embodiments. 10 (PSt=PSN) is a phase shift circuit, 1a (PSt=PSN)
C) is a phase control circuit, 15 (DI, C) is a delay amount control circuit, and 14 (TM) is a timing control circuit MEt, M
E Snow is...) Memory circuit, NDAs, DA@ is DA converter, SHl,
SHL is a sample and hold circuit. 8 to 11 are conventional configuration diagrams. D1~DN are delay circuits, 81~SN are switches, 41~
6w-t is a delay line, and v-connector is a voltage-current converter. 〒 (■ 15i) 1L9 za 2 roki 3 呵 4 岑 5 Mouth trouble 6 drunkenness 11 Oral procedure amendment (voluntary)

Claims (3)

【特許請求の範囲】[Claims] (1)複数の超音波振動子を用いて、超音波ビームを電
子的に走査する超音波診断装置において、音波エネルギ
ーと電気エネルギー間の変換機能を有する複数の超音波
振動子と、 該超音波振動子に接続される位相シフト回路と、測定深
さに応じて、該位相シフト回路の位相を制御する位相制
御回路とを具えてなることを特徴とする超音波診断装置
(1) In an ultrasonic diagnostic device that uses a plurality of ultrasonic transducers to electronically scan an ultrasonic beam, the ultrasonic transducers have a function of converting between sonic energy and electrical energy; An ultrasonic diagnostic apparatus comprising: a phase shift circuit connected to a vibrator; and a phase control circuit that controls the phase of the phase shift circuit according to a measurement depth.
(2)位相シフト回路が遅延回路と乗算器と加算回路で
構成されていることを特徴とする特許請求の範囲第(1
)項記載の超音波診断装置。
(2) Claim (1) characterized in that the phase shift circuit is composed of a delay circuit, a multiplier, and an addition circuit.
) The ultrasonic diagnostic device described in item 2.
(3)位相シフト回路が入力信号を受信超音波の周期の
約1/4の遅延時間を有する遅延回路を介して1つの乗
算器に入力し、他の1つ乗算器には直接入力し、夫々の
乗算器に予じめ設定した値を夫々の入力信号と乗算し、
各々の乗算器の出力信号を加算することにより、位相シ
フトを行うことを特徴とする特許請求の範囲第(1)項
記載の超音波診断装置。
(3) the phase shift circuit inputs the input signal to one multiplier via a delay circuit having a delay time of about 1/4 of the period of the received ultrasound, and directly inputs it to the other multiplier; Multiply each input signal by a value set in advance for each multiplier,
The ultrasonic diagnostic apparatus according to claim 1, wherein the phase shift is performed by adding the output signals of the respective multipliers.
JP61300454A 1986-12-16 1986-12-16 Ultrasonic diagnostic apparatus Pending JPS63153054A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61300454A JPS63153054A (en) 1986-12-16 1986-12-16 Ultrasonic diagnostic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61300454A JPS63153054A (en) 1986-12-16 1986-12-16 Ultrasonic diagnostic apparatus

Publications (1)

Publication Number Publication Date
JPS63153054A true JPS63153054A (en) 1988-06-25

Family

ID=17884990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61300454A Pending JPS63153054A (en) 1986-12-16 1986-12-16 Ultrasonic diagnostic apparatus

Country Status (1)

Country Link
JP (1) JPS63153054A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277243A (en) * 1988-09-13 1990-03-16 Fujitsu Ltd Ultrasonic diagnosing device
WO2005030056A1 (en) * 2003-09-26 2005-04-07 Matsushita Electric Industrial Co. Ltd. Ultrasonic diagnostic system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277243A (en) * 1988-09-13 1990-03-16 Fujitsu Ltd Ultrasonic diagnosing device
WO2005030056A1 (en) * 2003-09-26 2005-04-07 Matsushita Electric Industrial Co. Ltd. Ultrasonic diagnostic system
CN100431499C (en) * 2003-09-26 2008-11-12 松下电器产业株式会社 Ultrasonic diagnostic system

Similar Documents

Publication Publication Date Title
US4809184A (en) Method and apparatus for fully digital beam formation in a phased array coherent imaging system
US6126602A (en) Phased array acoustic systems with intra-group processors
US5763785A (en) Integrated beam forming and focusing processing circuit for use in an ultrasound imaging system
EP1840564B1 (en) Digital beamforming apparatus with a sigma-delta A/D converter
JPH0778492B2 (en) Phase adjustment array device
Kim et al. A single-chip 64-channel ultrasound RX-beamformer including analog front-end and an LUT for non-uniform ADC-sample-clock generation
JPH024292B2 (en)
JPH0679606B2 (en) Method and apparatus for delaying ultrasonic signal
WO1995031135A1 (en) Method and device for multichannel digital reception and ultrasonic diagnostic device
Song et al. Ultrasonic dynamic focusing using an analog FIFO and asynchronous sampling
US5581036A (en) Bandwidth sampling technique for digital focusing in array imaging systems
EP1042985A1 (en) Ultrasonic diagnosis device
JPH084588B2 (en) Ultrasonic receiver
JP2901535B2 (en) Ultrasound diagnostic equipment
JPS63153054A (en) Ultrasonic diagnostic apparatus
JP3600994B2 (en) Ultrasound diagnostic equipment
JP3276503B2 (en) Ultrasound diagnostic equipment
JP3253287B2 (en) Ultrasound diagnostic equipment
JP3149245B2 (en) Ultrasonic reception dynamic focus circuit
JP2737703B2 (en) Ultrasonic receiver
US5291786A (en) Ultrasonic microscope
JP2831656B2 (en) Ultrasound diagnostic equipment
Chang et al. Sampling-point-wise digital dynamic focusing in the receive mode of an ultrasonic linear array imaging system
JPH05329148A (en) Ultrasonic wave receiving and phase adjusting circuit and apparatus using this circuit
JPH06114061A (en) Received wave phase-shaping circuit for ultrasonic diagnostic apparatus