JPS63147037U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案に係るパルス計数装置の一実施
例を示す要部構成図、第２図は動作を説明するた
めのタイムチヤートである。 １…第１のカウンタ、２…第２のカウンタ、３
…ポート、４…ＣＰＵ、５…ＣＰＵバス、６…基
準クロツク発生器。

Claims (1)

1. 【実用新案登録請求の範囲】 基準クロツクを発生する基準クロツク発生器と
   、 中央処理装置に接続でき、ゲート信号の立ち上
   がりに同期して前記基準クロツクをカウントし、
   予め中央処理装置からプリセツトされたカウント
   数だけカウントするまでの間のワンシヨツトパル
   スを出力する第１のカウンタと、 前記中央処理装置により制御され、前記第１の
   カウンタに与えるゲート信号を発生するポートと
   、 中央処理装置に接続でき、前記第１のカウンタ
   のワンシヨツトパルスをゲート信号として入力パ
   ルスをカウントする第２のカウンタと を具備し、前記第１のカウンタのプリセツト値を
   任意に設定することにより、前記基準クロツクの
   整数倍の任意の時間幅において、入力されたクロ
   ツクの数を第２のカウンタより得られるようにし
   たことを特徴とするパルス計数装置。