JPS63141154A - Keyboard device - Google Patents

Keyboard device

Info

Publication number
JPS63141154A
JPS63141154A JP61286685A JP28668586A JPS63141154A JP S63141154 A JPS63141154 A JP S63141154A JP 61286685 A JP61286685 A JP 61286685A JP 28668586 A JP28668586 A JP 28668586A JP S63141154 A JPS63141154 A JP S63141154A
Authority
JP
Japan
Prior art keywords
circuit
keyboard
host device
keyboard device
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61286685A
Other languages
Japanese (ja)
Inventor
Yasumitsu Komatsu
小松 保満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61286685A priority Critical patent/JPS63141154A/en
Publication of JPS63141154A publication Critical patent/JPS63141154A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To recover a keyboard device to a normal state even when an abnormal operation is generated in the keyboard device, by recovering the keyboard device to an initialized state by hardware-resetting it by the command of a host device. CONSTITUTION:When the keyboard device is placed under a stalled state, the abnormal operation is detected by the host device 10, and a transmission request signal is sent to the keyboard device through a communication line 102. When the transmission request signal is inputted from a branch line 104 to a hardware reset circuit 15, a prescribed hardware reset signal 105 is outputted from the circuit to a keyboard control circuit 11. Thereby, the keyboard control circuit 11 is recovered to the initialized state in a hardwarewise, and the keyboard device can steal out of the stalled state.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置のデータ入出力等に使用される
キーボード装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a keyboard device used for data input/output, etc. of an information processing device.

〔従来の技術〕[Conventional technology]

情報処理装置等の操作やデータ入出力は、オペレータが
キーボードを用いて行うのが一般的である。
Generally, an operator operates an information processing device and inputs/outputs data using a keyboard.

キーボードのキースイッチを押すと、情報処理装置内で
は、キー人力を文字コード化しこれを使用して処理が進
められる。この文字コード化処理のための情報処理装置
の負担を軽減するべく、キースイッチにそのコード化処
理を行うマイクロプロセッサ等を組み込んだキーボード
装置も広く使用されている。
When you press a key switch on a keyboard, the information processing device converts the keystrokes into character codes and uses them to proceed with processing. In order to reduce the burden on the information processing device for character encoding processing, keyboard devices in which a microprocessor or the like for performing the encoding processing is incorporated in the key switch are also widely used.

このようなキーボード装置は、例えば第3図に示すよう
に、内部パスライン201に、キーボード制御回路21
と、上位装置インターフェイス回路22と、キー入力回
路23とが接続され、このキー入力回路23にキースイ
ッチ24が接続された構成をしている。
In such a keyboard device, for example, as shown in FIG. 3, a keyboard control circuit 21 is connected to an internal path line 201.
A host device interface circuit 22 is connected to a key input circuit 23, and a key switch 24 is connected to the key input circuit 23.

キーボード制御回路21は、キースイッチ24のキーマ
トリクスによるキー人力をコード化処理するための回路
で、マイクロプロセッサと所定の処理実行用プログラム
を格納したメモリ等から構成されている。キー入力回路
23はキースイッチ24の出力信号を受信し、内部パス
ライン201を通じてキーボード制御回路21にその読
み取りをさせるアイオー(Ilo)制御用の回路である
The keyboard control circuit 21 is a circuit for encoding the manual keystrokes of the key matrix of the key switches 24, and is composed of a microprocessor, a memory storing a program for executing a predetermined process, and the like. The key input circuit 23 is an Ilo control circuit that receives the output signal of the key switch 24 and causes the keyboard control circuit 21 to read it through the internal pass line 201.

上位装置インターフェイス回路22は、内部パスライン
201と通信線202との間のデータ送受信を制御する
回路である。この通信線202は図示しない上位装置に
接続されている。
The host device interface circuit 22 is a circuit that controls data transmission and reception between the internal path line 201 and the communication line 202. This communication line 202 is connected to a host device (not shown).

以上の構成によりキースイッチ24からのキー人力は、
このキーボード装置内でコード化されて上位装置に送ら
れる。
With the above configuration, the key force from the key switch 24 is
It is encoded within this keyboard device and sent to the host device.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

さて、第3図に示した従来のキーボード装置においては
、キーボード制御回路21が、上位装置とは別個独立に
動作するプログラムを実行し、いわゆるファームウェア
処理によって、キー人力のコード化を行っている。
Now, in the conventional keyboard device shown in FIG. 3, the keyboard control circuit 21 executes a program that operates independently of the host device, and encodes human input keys by so-called firmware processing.

このため、万−何らかの外部雑音の入力によって、この
ファームウェア処理が誤動作すると、例えば無限ループ
に突入するいわゆるプロセッサのストール状態が発生し
、上位装置との間の通信が停止してしまう。
Therefore, if this firmware processing malfunctions due to the input of some kind of external noise, a so-called processor stall state, in which the processor enters an infinite loop, will occur, and communication with the host device will stop.

本発明は以上の点に着目してなされたもので、上位装置
がこのようなキーボード装置の異常を発見し、すみやか
に正常状態に復帰させることのできるキーボード装置を
提供することを目的とするものである。
The present invention has been made in view of the above points, and an object of the present invention is to provide a keyboard device in which a host device can detect such an abnormality in the keyboard device and promptly restore the keyboard device to a normal state. It is.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のキーボード装置は、キースイッチと、このキー
スイッチの入力信号を処理するキーボード制御回路と、
このキーボード制御回路と上位装置との間の信号の送受
信を制御する上位装置インターフェイス回路と、上記上
位装置から所定のリセット信号を受け入れたとき、キー
ボード装置を初期状態に復帰させるためのハードウェア
リセットを実行する、ハードウェアリセット回路とを有
することを特徴とするものである。
A keyboard device of the present invention includes a key switch, a keyboard control circuit that processes an input signal of the key switch,
A host device interface circuit that controls the transmission and reception of signals between the keyboard control circuit and the host device, and a hardware reset that returns the keyboard device to its initial state when a predetermined reset signal is received from the host device. A hardware reset circuit is also included.

〔作用〕[Effect]

以上のキーボード装置は、その異常動作によって上位装
置への通信が停止すると、上位装置がそれを認識し、ハ
ードウェアリセット回路を動作させる。ハードウェアリ
セット回路は、上位装置の指令によって、キーボード装
置をハードウェアリセットして初期状態に復帰させる。
In the above-described keyboard device, when communication with the host device is stopped due to abnormal operation, the host device recognizes this and operates the hardware reset circuit. The hardware reset circuit performs a hardware reset of the keyboard device to return it to an initial state in response to a command from a host device.

これにより、キーボード装置は再び自動的に正常な動作
に戻ることができる。
This allows the keyboard device to automatically return to normal operation again.

〔実施例〕〔Example〕

第1図は本発明のキーボード装置の実施例を示すブロッ
ク図である。
FIG. 1 is a block diagram showing an embodiment of the keyboard device of the present invention.

この装置は、内部パスライン101に、キーボード制御
回路11と、上位装置インターフェイス回路12と、キ
ー入力回路13とが接続され、キー入力回路13にキー
スイッチ14が接続され、さらに、キーボード制御回路
11にハードウェアリセット回路15が接続された構成
となっている。
In this device, a keyboard control circuit 11, a host device interface circuit 12, and a key input circuit 13 are connected to an internal path line 101, a key switch 14 is connected to the key input circuit 13, and a keyboard control circuit 11 is connected to the key input circuit 13. The configuration is such that a hardware reset circuit 15 is connected to.

この装置は、上位装置10と通信線102を介して接続
されている。この通信線102の一部は分岐されて、こ
の分岐線104はハードウェアリセット回路15に接続
されている。
This device is connected to the host device 10 via a communication line 102. A part of this communication line 102 is branched, and this branch line 104 is connected to a hardware reset circuit 15.

キーボード制御回路11は、キースイッチ14のキー人
力をコード化し、゛上位装置10との通信制御を行う回
路である。これは、マイクロプロセッサとその動作用プ
ログラム等を格納したメモリ等から構成される。
The keyboard control circuit 11 is a circuit that encodes the keystrokes of the key switches 14 and controls communication with the host device 10. This consists of a microprocessor and a memory that stores programs for its operation.

キースイッチ14は、周知の多数のキーの配列されたキ
ーボードで、半一入力回路13はそのI10制御用とし
て動作する回路である。
The key switch 14 is a well-known keyboard on which a large number of keys are arranged, and the half-input circuit 13 is a circuit that operates to control the I10.

また、上位装置インターフェイス回路12は、内部パス
ライン101と通信線102との間の信号の送受信を行
うための、例えば、R5−232C等のシリアルインタ
ーフェイス回路である。以上の点は、既知のキーボード
装置と変わるところはない。
The host device interface circuit 12 is, for example, a serial interface circuit such as R5-232C for transmitting and receiving signals between the internal path line 101 and the communication line 102. The above points are no different from known keyboard devices.

さて、本発明のキーボード装置には、この他に、ハード
ウェアリセット回路15が設けられている。
In addition to this, the keyboard device of the present invention is provided with a hardware reset circuit 15.

このハードウェアリセット回路15は、第2図に示すよ
うに、アンド回路31と、カウンタ回路32と、ナンド
回路33とから構成されている。
The hardware reset circuit 15 is composed of an AND circuit 31, a counter circuit 32, and a NAND circuit 33, as shown in FIG.

このアンド回路31は、キーボード装置の内部で発生さ
れる制御用のクロック信号を伝送するクロック信号線3
01と、第1図で示した通信線1020分岐線104と
がその入力端子・に接続され、その論理積302をカウ
ンタ回路32にむけて出力する回路である。また、カウ
ンタ回路32は、このアンド回路31の出力を受け入れ
る一方、分岐線104からSD倍信号リセット端子に受
け入れて、そのカウント値303を後で説明するナンド
回路33へ向けて出力する回路である。ナンド回路33
は、カウンタ回路32の出力するカウント値303を受
け入れて、その論理積を反転してハードウェアリセット
信号105を得て出力する回路である。
This AND circuit 31 is connected to a clock signal line 3 that transmits a control clock signal generated inside the keyboard device.
01 and the communication line 1020 branch line 104 shown in FIG. Further, the counter circuit 32 is a circuit that receives the output of the AND circuit 31, receives the output from the branch line 104 to the SD double signal reset terminal, and outputs the count value 303 to the NAND circuit 33, which will be explained later. . Nand circuit 33
is a circuit that receives the count value 303 output from the counter circuit 32, inverts the AND thereof, and obtains and outputs the hardware reset signal 105.

以上の構成のキーボード装置は、その異常動作を上位装
置10(第1図)が検出し、通信線102を通じてここ
に、送信要求信号(センドデータ信号、以下SD倍信号
呼ぶ)を送り込む。このSD倍信号分岐線104からハ
ードウェアリセット回路15に入力すると、この回路か
ら所定のハードウェアリセット信号105がキーボード
制御回路11に向けて出力される。これによってキーボ
ード制御回路11を、ハードウェア的に初期状態に復帰
させ、ストール状態から抜は出すことができる。
In the keyboard device configured as described above, the host device 10 (FIG. 1) detects the abnormal operation and sends a transmission request signal (send data signal, hereinafter referred to as the SD double signal) to the keyboard device through the communication line 102. When the SD double signal branch line 104 is input to the hardware reset circuit 15, a predetermined hardware reset signal 105 is outputted from this circuit to the keyboard control circuit 11. As a result, the keyboard control circuit 11 can be returned to its initial state in terms of hardware, and can be removed from the stalled state.

次に、この装置のさらに具体的な動作を説明する。Next, a more specific operation of this device will be explained.

まず、キーボード装置側では、キースイッチ14との操
作を通じてのデータの送信とは別に、キーボード制御用
回路11から上位装置インターフェイス回路12を通じ
て、100m5ec (ミリ秒)程度の周期で特定のコ
マンド(命令)を上位装置10へ向けて送り続けるよう
にする。
First, on the keyboard device side, in addition to data transmission through operation with the key switch 14, a specific command (instruction) is sent from the keyboard control circuit 11 through the host device interface circuit 12 at a cycle of about 100 m5ec (milliseconds). continues to be sent to the host device 10.

上位装置10では、そのコマンドの入力周期IQQms
ecに比較して十分長い時間、例えば2QQmsecの
タイマーを設ける。そして、コマンドを受け取るとその
タイマーをセットする。その後新たなコマンドが入力し
尋れを認識すると、タイマーを再びセットする。
In the host device 10, the command input cycle IQQms
A timer for a sufficiently long time compared to ec, for example 2QQmsec, is provided. Then, when it receives a command, it sets its timer. After that, when a new command is input and the request is recognized, the timer is set again.

従って、コマンドが100m5ec周期で入力する限り
、タイマーが200m5ecを越えてカウントするいわ
ゆるタイムアウトを生じることがない。
Therefore, as long as commands are input at a cycle of 100 m5 ec, a so-called timeout in which the timer counts beyond 200 m5 ec will not occur.

ところが、キーボード装置がストール状態になると、そ
のコマンドの入力が停止し、タイマーは200m5eC
のカウントを越えてタイムアウトする。これによって、
キーボード装置の異常を上位装置が検出することができ
る。
However, when the keyboard device stalls, inputting the command stops and the timer reaches 200m5eC.
timeout exceeds the count. by this,
The host device can detect an abnormality in the keyboard device.

上位装置10は平常時、通信線102を通じてキーボー
ド装置に対し、SD倍信号含むインターフェイス信号を
送出している。このSD倍信号、平常時ハハイレベル“
H”、とロウレベル“L”の状態を交互に周期的に繰り
返す内容の信号である。
Under normal conditions, the host device 10 sends an interface signal including an SD double signal to the keyboard device through the communication line 102. This SD double signal is at a high level under normal conditions.
This is a signal that alternately and periodically repeats the states of "H" and low level "L".

一方、上位装置10がタイマーのタイムアウトを検出す
ると、このSD倍信号一定時間例えば5m5ecc7)
間″L#レベルに保持する。この時間は、第2図に示し
たカウンタ回路32が、クロック信号302を受け入れ
てカウントアツプし、カウント値をその上限値までカウ
ントするのに十分な時間を越える時間に選定しておく。
On the other hand, when the host device 10 detects a timeout of the timer, the SD multiplication signal is set for a certain period of time (for example, 5m5ecc7).
This time is sufficient for the counter circuit 32 shown in FIG. Please select on time.

さて、第2図において、ハードウェアリセット回路15
中のアンド回路31は、分岐線104から、SD倍信号
受け入れてゲートを開閉している。
Now, in FIG. 2, the hardware reset circuit 15
The AND circuit 31 inside receives the SD double signal from the branch line 104 to open and close the gate.

クロック信号線301から入力するクロック信号302
は平常時、そのゲートの開閉周期にあわせてカウンタ回
路32に向けて出力される。カウンタ回路32は、クロ
ック信号302を受け入れたときカウントアツプするが
、リセット端子に人力するSD倍信号“H”、“L”、
“H”と周期的に反転するので、この周期ですみやかに
リセットされる。従ってカウンタ回路32がらカウント
値303がパラレルにナンド回路33に入力しても、ナ
ンド回路33の出力は常に”L”レベルに保持される。
Clock signal 302 input from clock signal line 301
is normally outputted to the counter circuit 32 in accordance with the opening/closing period of the gate. The counter circuit 32 counts up when it receives the clock signal 302, but the SD multiplication signal "H", "L", which is manually input to the reset terminal,
Since it is periodically inverted to "H", it is quickly reset at this cycle. Therefore, even if the count value 303 from the counter circuit 32 is input to the NAND circuit 33 in parallel, the output of the NAND circuit 33 is always held at the "L" level.

ここで、SD倍信号上位装置によって一定時間例えば5
m5ec以上”L”レベルにされると、アンド回路31
から出力されるクロック信号3゜2を、カウンタ32が
カウントして、その上限までカウントアツプし、カウン
ト値がすべてH”レベルに達する。このときナンド回路
33から“H”レベルのハードウェアリセット信号10
5が、キーボード制御回路11(第1図)に向けて出力
される。キーボード制御回路11はこれを受けて、その
動作をハードウェア的に強制的にリセットする。
Here, the SD multiplication signal higher-level device is used for a certain period of time, for example, 5
When the level is set to “L” above m5ec, the AND circuit 31
The counter 32 counts up the clock signal 3°2 outputted from the counter 32 until it reaches its upper limit, and all the count values reach the "H" level. At this time, the hardware reset signal of "H" level is sent from the NAND circuit 33. 10
5 is output to the keyboard control circuit 11 (FIG. 1). In response to this, the keyboard control circuit 11 forcibly resets its operation using hardware.

その後は、再び初期状態からこのキーボード装置が動作
を開始し、正常な通信が続行される。
Thereafter, the keyboard device starts operating again from the initial state, and normal communication continues.

なお、以上の実施例の回路の各ブロックは、同様の機能
をもつ回路ブロックに置きかえ、自由に分割あるいは統
合してさしつかえない。また、SD倍信号、同様の動作
が実行されるよう適当な内容のものに変更してさしつか
えない。
Note that each block of the circuit in the above embodiments may be replaced with a circuit block having a similar function, and may be freely divided or integrated. Furthermore, the SD double signal may be changed to one with appropriate content so that the same operation can be performed.

〔発明の効果〕〔Effect of the invention〕

以上説明した本発明のキーボード装置によれば、上位装
置の指令によりリセットするハードウェアリセット回路
を設けたので、このキーボード装置がストール状態にな
り、オペレータからの入力が不可能になったとしても、
オペレータがその異常状態に気づく前に自動的にこれを
続行可能な状態に復旧させることができる。
According to the keyboard device of the present invention as described above, since a hardware reset circuit is provided that is reset by a command from a host device, even if the keyboard device becomes stalled and input from the operator becomes impossible,
It is possible to automatically restore the abnormal state to a state where it can be continued before the operator notices the abnormal state.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のキーボード装置の実施例を示すブロッ
ク図、第2図はそのハードウェアリセット回路の詳細な
ブロック図、第3図は従来のキーボード装置の一例を示
すブロック図である。 10・・・・・・上位装置、 11・・・・・・キーボード制御回路、12・・・・・
・上位装置インターフェイス回路、13・・・・・・キ
ー入力回路、 14・・・・・・キースイッチ、 15・・・・・・ハードウェアリセット回路。 出  願  人 日本電気株式会社 代  理  人
FIG. 1 is a block diagram showing an embodiment of the keyboard device of the present invention, FIG. 2 is a detailed block diagram of its hardware reset circuit, and FIG. 3 is a block diagram showing an example of a conventional keyboard device. 10... Host device, 11... Keyboard control circuit, 12...
- Host device interface circuit, 13... Key input circuit, 14... Key switch, 15... Hardware reset circuit. Applicant: NEC Corporation Representative

Claims (1)

【特許請求の範囲】[Claims] キースイッチと、このキースイッチの入力信号を処理す
るキーボード制御回路と、このキーボード制御回路と上
位装置との間の信号の送受信を制御する上位装置インタ
ーフェイス回路と、前記上位装置から所定のリセット信
号を受け入れたとき、キーボード装置を初期状態に復帰
させるためのハードウェアリセットを実行する、ハード
ウェアリセット回路とを有することを特徴とするキーボ
ード装置。
A key switch, a keyboard control circuit that processes input signals of the key switch, a host device interface circuit that controls the transmission and reception of signals between the keyboard control circuit and a host device, and a host device interface circuit that receives a predetermined reset signal from the host device. A keyboard device comprising: a hardware reset circuit that, when accepted, executes a hardware reset to return the keyboard device to its initial state.
JP61286685A 1986-12-03 1986-12-03 Keyboard device Pending JPS63141154A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61286685A JPS63141154A (en) 1986-12-03 1986-12-03 Keyboard device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61286685A JPS63141154A (en) 1986-12-03 1986-12-03 Keyboard device

Publications (1)

Publication Number Publication Date
JPS63141154A true JPS63141154A (en) 1988-06-13

Family

ID=17707645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61286685A Pending JPS63141154A (en) 1986-12-03 1986-12-03 Keyboard device

Country Status (1)

Country Link
JP (1) JPS63141154A (en)

Similar Documents

Publication Publication Date Title
JPH04649A (en) Fault information transfer system for remote channel device
JPS63141154A (en) Keyboard device
JPH01271821A (en) Keyboard device
JPS61292431A (en) Remote control circuit
JPH0296297A (en) Magnetic card reader
JPH02137075A (en) Bar code reader device
JPS5847745B2 (en) information processing system
JPH10200602A (en) Master/slave communication system
JPS6117475Y2 (en)
JPS6380315A (en) Terminal equipment
JPS62276941A (en) Restoration method for equipment to be remotely controlled
JP2599971B2 (en) Bus error detection processing method of communication processor
JPH04278617A (en) Reset circuit
SU432502A1 (en) DEVICE FOR DIAGNOSTIC CONTROL PROCESSOR
JP2725107B2 (en) Interrupt device
JPH01155416A (en) Memory initializing device
CN117909270A (en) Software and hardware combination-based switching method for miniaturized RS-232 and RS-485 communication interfaces
JPS62256162A (en) Change over controller for duplex computer system
JPH03104582A (en) Robot control device using serial communication
JPS6180318A (en) Power supply control system of terminal equipment
JPH05241866A (en) Firmware device
JPH0536501U (en) Electronic device control device
JPH053017B2 (en)
JPH0465781A (en) Input/output port control circuit
JPS6388660A (en) Microprocessor system