JPS63136078A - Bit map display controller - Google Patents

Bit map display controller

Info

Publication number
JPS63136078A
JPS63136078A JP61284027A JP28402786A JPS63136078A JP S63136078 A JPS63136078 A JP S63136078A JP 61284027 A JP61284027 A JP 61284027A JP 28402786 A JP28402786 A JP 28402786A JP S63136078 A JPS63136078 A JP S63136078A
Authority
JP
Japan
Prior art keywords
blinking
memory
circuit
output
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61284027A
Other languages
Japanese (ja)
Inventor
小松 保満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61284027A priority Critical patent/JPS63136078A/en
Publication of JPS63136078A publication Critical patent/JPS63136078A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、表示制御方式に関し、特に%ビットマツプ方
式のカラー表示制御での文字、イメージ等のアトリビュ
ート機能に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a display control system, and more particularly to attribute functions for characters, images, etc. in color display control using a % bitmap system.

従来の技術 従来、この種のビットマツプ方式の表示側@l装置では
、一般的に文字やイメージ等をプリンクする為に、第3
図で示されている回路構成で実現されていた。以下に第
3図を用いて従来技術の説明をする。ブリンキング機能
は、画面表示に関するアトリビュート機能の一種であり
、画面の一部の文字やイメージを点滅する機能のことで
ある。
2. Description of the Related Art Conventionally, in this kind of bitmap type display side@l device, in order to link characters, images, etc.
This was realized using the circuit configuration shown in the figure. The prior art will be explained below using FIG. 3. The blinking function is a type of attribute function related to screen display, and is a function that causes characters or images on a part of the screen to blink.

ビットマツプ表示制御装置は%画面の文字やイメージの
表示制御をプロセッサのバス20/を介してマイクロプ
ロセッサよりソフトウェア的に行なっている。′また、
文字fイメージの転送に関しては、ムーバ評を利用して
ウィンドウメモリUやビデオメモIJ uの間でウィン
ドウの転送を行なっている。
The bitmap display control device controls the display of characters and images on the screen using software from the microprocessor via the processor bus 20/. 'Also,
Regarding the transfer of the character f image, the window is transferred between the window memory U and the video memo IJu using a mover.

ここで、ブリンキング表示機能を実現する為には、この
転送機能を利用して本来のビデオメモリ上の正論理の表
示部分(ブリンキング対象エリア)をウィンドウメモリ
上に用意された負論理〔リバース)の表示パターンをウ
ィンドウメモリ3からビデオメモリーへ転送し、正論理
パターンから負論理パターンへと入れ換えを行なう。
In order to realize the blinking display function, this transfer function is used to transfer the positive logic display area (blinking target area) on the original video memory to the negative logic [reverse] prepared on the window memory. ) is transferred from the window memory 3 to the video memory, and the positive logic pattern is replaced with the negative logic pattern.

この正/負パターンの入れ換えを、ある一定時間ごとに
行なうことでブリンキングが実現される。
Blinking is achieved by exchanging this positive/negative pattern at regular intervals.

この一定時間のタイマは、マイクロプロセラ10ソフト
ウエアで処理される。
This fixed time timer is processed by the microprocessor 10 software.

さらに、カラー表示制御装置の場合には、多層のビデオ
メモリの内容を1文字部等のフォアグランドパターン(
表論理のパターン)バックグランドパターン(実論理パ
ターン)とで入れ換える必要があり、従って、カラーで
あれば多層分の転送が必要となる。
Furthermore, in the case of a color display control device, the contents of a multi-layer video memory can be stored in a foreground pattern such as a single character section (
It is necessary to replace the background pattern (table logic pattern) with the background pattern (actual logic pattern), and therefore, if it is color, it is necessary to transfer multiple layers.

発明が解決しようとする問題点 上述した従来のビットマツプ表示制御装置は、ブリンキ
ング機能を実現する為に、表/裏論理パターンの転送を
イメージパスコ02上を一定時間ごとにひんばんに行な
う必要がある。
Problems to be Solved by the Invention In the above-mentioned conventional bitmap display control device, in order to realize the blinking function, it is necessary to frequently transfer the front/back logic patterns on the Image Pasco 02 at regular intervals. be.

しかしながら、この一定時間のタイマを監視することは
、ソフトウェアで行なうとマイクロプロセッサの負荷′
をかなり増加させてしまう大きな問題点を生ずる。この
マイクロプロセッサ、の負荷増大によりシステム全体か
ら見ると、表示に関する機能で負荷が多くなり、他のI
10機器等の制御に影響を及ぼすという欠点がある。
However, monitoring this fixed-time timer using software can reduce the load on the microprocessor.
This poses a major problem in that it increases the amount considerably. Due to this increased load on the microprocessor, from the perspective of the entire system, the load on display-related functions increases, and other I/O
There is a drawback that it affects the control of 10 devices and the like.

本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規なピットマツプ表示制
御装置を提供することにある。
The present invention has been made in view of the above-mentioned conventional situation,
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a new pit map display control device which makes it possible to eliminate the above-mentioned drawbacks inherent in the conventional technology.

問題点を解決するための手段 上記目的を達成する為に1本発明に係るピットマツプ表
示制御装置は1表示制御全体を制御するマイクロプロセ
ッサと、ラスタ演算を行なうウィンドウメモリ、ムーバ
及びビデオメモリド、ブリンキング用メモリと、ブリン
キング用タイマ回路と、前記ビデオメモリの出力とブリ
ンキング用メモリの出力を前記ブリンキング用タイマ回
路の出力により切り換える切換回路と、該切換回路の出
力に接続された表示部とを具備して構成される。
Means for Solving the Problems In order to achieve the above objects, a pit map display control device according to the present invention includes: (1) a microprocessor for controlling the entire display control, a window memory, a mover and a video memory for performing raster operations, and a blind. a blinking memory, a blinking timer circuit, a switching circuit that switches between the output of the video memory and the blinking memory based on the output of the blinking timer circuit, and a display connected to the output of the switching circuit. It is composed of:

実施例 次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
Embodiment Next, a preferred embodiment of the present invention will be specifically explained with reference to the drawings.

!/図は本発明の一実施例を示すブロック構成図である
! / is a block diagram showing an embodiment of the present invention.

第1図を参照してまず、ビットマツプの通常の機能を行
なう部分について説明する。表示制御全体を制御するマ
イクロプロセッサのバス10/からプロセッサインタフ
ェース回F@tOを介してイメージバス102が制御さ
れる1文字パターンやイメージパターンの転送はムーバ
/!及びウィンドウメモリ/lIにより、イメージバス
102を介してラスタ演算が行なわれる。多層ビデオメ
モIJ t3は実際に表示g37tの画面と一対一に対
応しており、画面サイズ等は画面表示制御回路//で四
則をとられて画面に表示される。
Referring to FIG. 1, the parts of the bitmap that perform normal functions will first be described. The image bus 102 is controlled via the processor interface circuit F@tO from the microprocessor bus 10/ which controls the entire display control. Transfer of single character patterns and image patterns is performed by the mover/! Raster operations are performed via the image bus 102 by the window memory /lI. The multilayer video memo IJ t3 actually has a one-to-one correspondence with the screen of the display g37t, and the screen size etc. are displayed on the screen according to four rules by the screen display control circuit //.

本発明に2けるブリンキング機能の実現は、以上説明し
た回路に一層のブリンキング用メモリ/コ、ブリンキン
グ用タイマ16、切換回路/7を追加することてより行
なわれる。
The blinking function according to the second aspect of the present invention is achieved by adding a further blinking memory/co, a blinking timer 16, and a switching circuit/7 to the circuit described above.

ブリンキングは次の二つの手順【より行なうことが出来
る。
Blinking can be performed using the following two steps.

まず一つは、ブリンキング用タイマ/6にマイクロプロ
セッサよりソフト的にブリンキングの周期を設定する(
この設定は一回のみで良い)。これにより、ブリンキン
グ用タイマ/6の出力は、ブリンキング周期でON /
 OFFする信号103として、切換回路/7の切り換
え制御入力となる。
First of all, the blinking period is set in the blinking timer/6 by software using the microprocessor (
This setting only needs to be done once). As a result, the output of blinking timer/6 is turned on/off at the blinking period.
The OFF signal 103 serves as a switching control input for the switching circuit/7.

二つ目は、ブリンキング用メモリ7.2上のブリンキン
グが必要なエリアに“All / ”を書き込む(初期
値はo”であり、l″を書かれた部分がブリンキングエ
リアに相当する)。
Second, write "All /" in the area on the blinking memory 7.2 that requires blinking (the initial value is o", and the part where l" is written corresponds to the blinking area). ).

マイクロプロセッサからこの二つの手順のみを設定する
ことによりブリンキング表示が行なわれる。すなわち、
本来のビデオメモ17 /、7の出力信号104!とブ
リンキング用メモリ/コの出力信号10.3とが切換回
路/?に入力され、ブリンキング切換信号10Sの周期
によって、ビデオメモリ/3の出力にブリンキングを加
えた最終用カイイ号107が作成されて表示部/gに送
られ、ビデオメモリ13のパターンが表示されると同時
に、ブリンキング対象エリアのみがブリンキングしなが
ら表示される。
Blinking display is performed by setting only these two procedures from the microprocessor. That is,
Original video memo 17/, 7 output signal 104! and the output signal 10.3 of the blinking memory/co are the switching circuit/? A final signal 107 is created by adding blinking to the output of the video memory /3 according to the period of the blinking switching signal 10S, and is sent to the display section /g, where the pattern of the video memory 13 is displayed. At the same time, only the blinking target area is displayed blinking.

次に、第1図に示された本実施例に2ける切換回路/7
の詳細を理解する為に、第一図を使用して説明する。第
一図は第1図に示された切換回路17の詳細を示すブロ
ック構成図である。多層ビデオ出力信号101I(表論
理)とバックグランド変換回路ムを通して実論理になっ
た信号10Irとの二つの信号は、マルチプレクサ/?
の入力信号となり、マルチプレクス制御信号109によ
り1表パターン又は裏パターンが選択されて出力信号の
最終パターンioりとなる。マルチプレクス制御信号1
0′?は、ブリンキング用メモリ出力信号103とブリ
ンキング用タイマ/乙の出力信号であるIOよとのAN
D回路コクによるAND Kよって作られる。すなわち
、通常はビデオ信号10ダがその1ま最終ビデオイざ号
ioりとなるが、ブリンキングエリアのみ#i、ブリン
キング用タイマ/6の周期の反転表示時間のみ信号10
3と信号lO5がAND条件がとれて、マルチプレクス
制御信号109が出力され、実論理パターン10tが最
終パターン107に出力される。
Next, the switching circuit/7 in this embodiment shown in FIG.
In order to understand the details, explanation will be given using Figure 1. FIG. 1 is a block diagram showing details of the switching circuit 17 shown in FIG. The two signals, the multilayer video output signal 101I (table logic) and the signal 10Ir which has become real logic through the background conversion circuit, are sent to the multiplexer/?
The first pattern or the second pattern is selected by the multiplex control signal 109 and becomes the final pattern of the output signal. Multiplex control signal 1
0′? is the AN between the blinking memory output signal 103 and the output signal of the blinking timer/B.
It is created by AND K using D circuit. In other words, normally the video signal 10 is the final video signal #i, but the signal 10 is used only in the blinking area #i and only during the inverted display period of the blinking timer/6.
3 and the signal lO5 are ANDed, the multiplex control signal 109 is output, and the real logic pattern 10t is output as the final pattern 107.

発明の詳細 な説明した様に、本発明によれば、従来のビットマツプ
表示制御回路に、ブリンキング用メモリとブリンキング
用タイマ回路とビデオメモリ出力とブリンキング用メモ
リ出力を切り換える切換回路を遺訓することにより、ブ
リンキング表示機能をマイクロプロセッサの負荷をほと
んどかけずに実行することができる効果が得られる。
As described in detail, according to the present invention, a blinking memory, a blinking timer circuit, and a switching circuit for switching between a video memory output and a blinking memory output are added to the conventional bitmap display control circuit. This provides the effect that the blinking display function can be executed with almost no load on the microprocessor.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック構成図、第一
図は本発明に係る切換回路の詳細を示すブロック図、第
3図は従来回路の構成図である。 10・・・マイクロプロセッサインタフェース回路、/
/・・・画面表示制御回路、/2・・・ブリンキング用
メモリ、13・・・ビデオメモリ、 /lI・・・ウィ
ンドウメモリ、15・・・ムーバ%/6・・・ブリンキ
ング用タイマ回路、/7・・・切換回路%lざ・・・表
示部、19・・・二人力選択回路(マルチプレクサ)、
J・・・マイクロプロセッサインタフェース回路、2/
・・・画面表示制御回路%22・・・ビデオメモリ、2
3・・・ウィンドウメモリ、コq・・ムーバ。 コ・・・表示部、26・・・バックグランド色変換回路
、」7・・AND回路、101・・・マイクロプロセッ
サバス、102・・・イメージバス、103・・・ブリ
ンキング用メモリ出力信号、104t・・・ビデオメモ
リ出力信号、  10!・・・ブリンキング用タイマ出
力信号、101.・・・画面表示用同期信号、107・
・・画面表示用最終データ信号、10g・・・実論理ビ
デオメモリ出力信号、109・・・二人力選択回路の制
御信号、コ0/・・・マイクロプロセッサバス、二〇2
・・・イメージバス、20J・・・ビデオメモリ出力信
号、コ井・・・画面表示用同期信号特許出願人   日
本電気株式会社 代 理 人   弁理士 熊谷雄太部 ζ 1つ 第2図
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 1 is a block diagram showing details of a switching circuit according to the present invention, and FIG. 3 is a diagram of a conventional circuit. 10... Microprocessor interface circuit, /
/...Screen display control circuit, /2...Blinking memory, 13...Video memory, /lI...Window memory, 15...Mover%/6...Blinking timer circuit , /7...Switching circuit %lza...Display section, 19...Two-person selection circuit (multiplexer),
J...Microprocessor interface circuit, 2/
... Screen display control circuit %22 ... Video memory, 2
3...Window memory, coq...mover. 7..AND circuit, 101..microprocessor bus, 102..image bus, 103..blinking memory output signal, 104t...video memory output signal, 10! ...Blinking timer output signal, 101. ...Synchronization signal for screen display, 107.
...Final data signal for screen display, 10g...Real logic video memory output signal, 109...Control signal for two-person selection circuit, 0/...Microprocessor bus, 202
...Image bus, 20J...Video memory output signal, Koi...Synchronization signal for screen display Patent applicant: NEC Corporation Representative Patent attorney: Yutabe Kumagai ζ 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] ビットマップ方式のカラー表示制御装置において、表示
制御全体を制御するマイクロプロセッサと、ラスタ演算
を行なう転送制御回路、ウィンドウメモリ及び多層のビ
デオメモリと、ブリンキング用メモリと、ブリンキング
用タイマ回路と、前記ブリンキング用メモリの出力と前
記ビデオメモリの出力を前記ブリンキング用タイマ回路
の出力により切り換える切換回路と、該切換回路の出力
に接続された表示部とを含むことを特徴とするビットマ
ップ表示制御装置。
A bitmap color display control device includes a microprocessor that controls overall display control, a transfer control circuit that performs raster operations, a window memory, a multilayer video memory, a blinking memory, and a blinking timer circuit; A bitmap display comprising: a switching circuit that switches between the output of the blinking memory and the output of the video memory based on the output of the blinking timer circuit; and a display unit connected to the output of the switching circuit. Control device.
JP61284027A 1986-11-28 1986-11-28 Bit map display controller Pending JPS63136078A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61284027A JPS63136078A (en) 1986-11-28 1986-11-28 Bit map display controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61284027A JPS63136078A (en) 1986-11-28 1986-11-28 Bit map display controller

Publications (1)

Publication Number Publication Date
JPS63136078A true JPS63136078A (en) 1988-06-08

Family

ID=17673356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61284027A Pending JPS63136078A (en) 1986-11-28 1986-11-28 Bit map display controller

Country Status (1)

Country Link
JP (1) JPS63136078A (en)

Similar Documents

Publication Publication Date Title
JPH02297587A (en) Screen display device
JPS63136078A (en) Bit map display controller
JPS634292A (en) Bit map display controller
JPS57209563A (en) Diagram editing system
JPH02137070A (en) Picture processor
JPH05113785A (en) Static image reproducing device
JPS6022279A (en) Picture processing system
JPS61209481A (en) Character display unit
JPS60205584A (en) Color graphic display unit
JPH0477930B2 (en)
JPS60113291A (en) Graphic display unit
JPS6145278A (en) Display control system
JPH0343632B2 (en)
JPS61148542A (en) Maintenance system of data processor
JPH03196189A (en) Image signal processor
JPH0225895A (en) Display device
JPS59218545A (en) Screen switching device of work station device
JPH07117889B2 (en) Display controller
JPH05233767A (en) Image reproducing device
JPH01309091A (en) Half-brightness or gradational brightness display system and control circuit for crt display device
JPS61219990A (en) Display controller
JPS63100534A (en) Picture switching system for multijob
JPH05158448A (en) Color image processor
JPS634330A (en) Data shifting device
JPS62229347A (en) Memory circuit access device