JPS6313473A - Horizontal synchronizing signal reproducing circuit - Google Patents

Horizontal synchronizing signal reproducing circuit

Info

Publication number
JPS6313473A
JPS6313473A JP15738886A JP15738886A JPS6313473A JP S6313473 A JPS6313473 A JP S6313473A JP 15738886 A JP15738886 A JP 15738886A JP 15738886 A JP15738886 A JP 15738886A JP S6313473 A JPS6313473 A JP S6313473A
Authority
JP
Japan
Prior art keywords
horizontal
circuit
transistor
signal
synchronizing signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15738886A
Other languages
Japanese (ja)
Inventor
Hajime Sumiyoshi
肇 住吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba Audio Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Audio Video Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP15738886A priority Critical patent/JPS6313473A/en
Publication of JPS6313473A publication Critical patent/JPS6313473A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

PURPOSE:To suppress the occurence of horizontal jitters or horizontal lateral disorder of picture in VTR reproduction mode by controlling the loop gain or the filter characteristic of a horizontal AFC circuit by a detection voltage in a level corresponding to the state of noise in a composite video signal. CONSTITUTION:A horizontal synchronizing signal pulse HP outputted to the collector-side of a horizontal synchronizing separator 12 is inputted to a phase detection circuit 14. This horizontal synchronizing signal pulse HP is impressed to a transistor Q9 connected in a differential connection, and to the emitter of this transistor Q9 is the emitter of a transistor Q15 for phase detection current control connected. When the number of differential signal to be inputted is increased, the transistor Q15 reduces the output current of the phase detection circuit 14 to reduces the loop gain of the horizontal AFC circuit. On the other hand, if a horizontal synchronizing signal pulse is separated without being disoredered by noise, the phase detection current is made large i.e. the loop gain is maintained large. In such a way, horizontal jitters in the weak electric field and the horizontal disorder, etc. of a picture in the VTR reproduction mode can be suppressed.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は複合映像信号から分離した水平同期信号の状態
に基づぎ、水平AFC回路のループゲイン等を入力され
る複合映像信号に適した値に制御する手段を備えた水平
周期信号再生回路に関する。
Detailed Description of the Invention [Objective of the Invention] (Industrial Application Field) The present invention is based on the state of the horizontal synchronizing signal separated from the composite video signal, and the loop gain etc. of the horizontal AFC circuit are input to the composite video signal. The present invention relates to a horizontal periodic signal reproducing circuit equipped with means for controlling a value to a value suitable for a video signal.

(従来の技術) 従来よりプレビジョン受1象機(以下TV受像機と記す
。)では入力される複合映像信号から向I!11信号を
分1IIIiシ、この同期信号に同期した偏向信号によ
って表示画面に映像を忠実に表示する様にしている。
(Prior Art) Conventionally, a preview receiver (hereinafter referred to as a TV receiver) receives input composite video signals from an input composite video signal. The image is faithfully displayed on the display screen by means of a deflection signal synchronized with this synchronization signal.

上記偏向信号を発生づ°る偏向回路は複合映像信号から
分離された同期信号と位相比較して、この同期信号に同
期した偏向信号を生成できるように、水平自動周波数制
御回路(以下水平AFC回路と記す。)を協えている。
The deflection circuit that generates the deflection signal compares the phase with the synchronization signal separated from the composite video signal, and uses a horizontal automatic frequency control circuit (hereinafter referred to as horizontal AFC circuit) to generate a deflection signal synchronized with the synchronization signal. ).

従来の水平AFC回路は、TV信号受像時における弱電
界地域では水平ジッタが生じ、ビデオテープレコーダ(
以下VTRと記す。)の記録信号再生時には水平横ゆれ
及び曲がり等が生じるという問題があった。
In conventional horizontal AFC circuits, horizontal jitter occurs in weak electric field areas when receiving TV signals, and video tape recorders (
Hereinafter, it will be referred to as VTR. ) When reproducing the recorded signal, there was a problem in that horizontal lateral wobbling and bending occurred.

従来のTV受(!(Inの水平A’FC回路は第5図に
示すようにPLL方式の制御系を採用している。
The horizontal A'FC circuit of a conventional TV receiver (!(In) employs a PLL type control system as shown in FIG.

即ら、複合映像信号は同期分離回路1で同期信号が分離
抽出され、この同期信号は位相検波回路2に入力され、
水平発振器3と位相比較し、比較信号が出力される。こ
の比較信号はフィルタ回路4を通して低域側の信号成分
が取り出され、この低域側の信号成分は上記水平発振器
3に印加され、水平発振器3の水平発振信号を同期信号
に同期させる。
That is, a synchronization signal is separated and extracted from the composite video signal by a synchronization separation circuit 1, and this synchronization signal is input to a phase detection circuit 2.
The phase is compared with the horizontal oscillator 3, and a comparison signal is output. A signal component on the low frequency side of this comparison signal is extracted through a filter circuit 4, and this signal component on the low frequency side is applied to the horizontal oscillator 3 to synchronize the horizontal oscillation signal of the horizontal oscillator 3 with the synchronization signal.

ところで、上記PLL方式のi+l制御系においては水
平同期信号と水平偏向出力パルスとの位相差に応じて発
振周波数が変化されることになり、この変化の割合を表
すものとして、単位の位相差(つまり1ラジアン)に対
する変化量をループゲインとして表現される。このPL
L方式の制御系を用いた場合、ループゲイン及び上記フ
ィルタ回路4のフィルタ特性の最適値は、T V信号入
力モード時に生じるジッタと、VTR信号入力モード時
に生じる水平横ゆれ及び曲がりとを抑制するための最適
mが全く異る。このため、従来のTV受像機の設計にお
いては、これら二つをある程度抑制することのできる回
路定数に設定しているものが殆んどであった。
By the way, in the above PLL type i+l control system, the oscillation frequency is changed according to the phase difference between the horizontal synchronization signal and the horizontal deflection output pulse, and the unit phase difference ( In other words, the amount of change with respect to 1 radian) is expressed as a loop gain. This PL
When the L-type control system is used, the optimum values of the loop gain and the filter characteristics of the filter circuit 4 suppress the jitter that occurs in the TV signal input mode and the horizontal lateral vibration and bending that occur in the VTR signal input mode. The optimal m for is completely different. For this reason, in most conventional TV receiver designs, circuit constants are set to suppress these two factors to some extent.

又、一部のTV受像機では、VTRTR信号上カモ□−
ド時と、TV信号受像モード時とで切換えているものと
か、サービススイッチによって特性を変えることができ
るようにしたものがある。
Also, with some TV receivers, the VTRTR signal is
There are some that switch between mode and TV signal reception mode, and others whose characteristics can be changed using a service switch.

つまり、弱電界地域などTV信号の振幅が小さい地域で
は、複合映像信号がノイズにより乱されて、同期分離さ
れた水平同期信号は第6図(a)に示す正常なものから
同図(b)に示すように乱れたものになる。このため、
この同期信号の位相に追従するようにPLLループを作
動させると水平発振器の偏向周波数も不安定となり、結
果としては画面に水平ジッタが生じる。
In other words, in areas where the amplitude of the TV signal is small, such as in weak electric field areas, the composite video signal is disturbed by noise, and the horizontal synchronization signal separated from the normal one shown in Figure 6 (a) changes from the normal one shown in Figure 6 (a) to the one shown in Figure 6 (b). It becomes disordered as shown in the figure. For this reason,
When the PLL loop is operated to follow the phase of this synchronization signal, the deflection frequency of the horizontal oscillator also becomes unstable, resulting in horizontal jitter on the screen.

ところで、TV信り受像モード時のように送信されてく
る映像信号の水平同期信号部分の周波数が正確で安定し
た(FM変調などされていない)ものに対しては、へF
Cループは一度ロツクしてしまえば、PLLループのル
ープゲインはそれ程必要とはせず、外乱ノイズに対して
水平同期信号の再生が乱されないように保持するにはル
ープゲインは低く抑えるほうが望ましい。
By the way, if the frequency of the horizontal synchronizing signal part of the video signal being transmitted is accurate and stable (not subjected to FM modulation, etc.) as in the TV reception mode, go to F.
Once the C loop is locked, the loop gain of the PLL loop is not so necessary, and it is desirable to keep the loop gain low in order to keep the reproduction of the horizontal synchronization signal from being disturbed by disturbance noise.

一方、VTR信号入力モード時における映像信号では、
VTR特有のデーブの伸び縮みなどによって、映像信号
がFM変調されていることになるため、第7図(a)に
示す正常な水平同期信号に対して、このFM変調された
映像信号における水平同期信号は同図(b)に示す様に
時間位冒がずれたものになる。このため、PLLループ
のループゲインが低いと、このFM変調された映像信号
を正確に同期再生することが困難になり、画面の横ゆれ
とか曲がりなどが生じる。つまりVTR信号入力モード
時においては、水平AFC回路のループゲインは高い方
が望ましい。
On the other hand, in the video signal in VTR signal input mode,
Since the video signal is FM-modulated due to the expansion and contraction of the data wave peculiar to VTRs, the horizontal synchronization in this FM-modulated video signal is different from the normal horizontal synchronization signal shown in Figure 7(a). The signals are shifted in time as shown in FIG. 3(b). For this reason, if the loop gain of the PLL loop is low, it becomes difficult to accurately synchronize and reproduce this FM-modulated video signal, causing horizontal shaking or bending of the screen. In other words, in the VTR signal input mode, it is desirable that the loop gain of the horizontal AFC circuit be high.

このように、VTR信号入力モード時ではある程度のく
大きな)ループゲイン及びフィルタ特性を持ち、一方弱
電界地域など電波状態の悪い地域でのTV信号受像モー
ド時には、低いループゲインであることが必要とされる
In this way, it is necessary to have a somewhat large loop gain and filter characteristics when in the VTR signal input mode, while a low loop gain is required when in the TV signal reception mode in areas with poor radio wave conditions such as weak electric field areas. be done.

(発明が解決しようとする問題点) 上記VTR入力モード時をTV信号受像モード時とで水
平AFCループゲイン及びフィルタ特性を切換える方式
で対処する従来例では、VTRのビデオ再生時にのみビ
デオ入力させる場合には問題ないが、VTR側のチュー
ナを用いてTV信号を受像する場合には、高いループゲ
インで同期再生を行うことになるため、好ましくない。
(Problems to be Solved by the Invention) In the conventional example in which the horizontal AFC loop gain and filter characteristics are switched between the VTR input mode and the TV signal reception mode, the video input is performed only during VTR video playback. However, when a TV signal is received using a tuner on the VTR side, synchronized playback must be performed with a high loop gain, which is not preferable.

又、リービススイッチによってフィルタ特性を切換える
方式のらのについては、一般のニー奢アがT V 、/
 V T flを切換えで見る良に、スイッチを切換え
るの(よりずられしく、不便である。
In addition, regarding the method of changing the filter characteristics using a Levis switch, the general value is T V , /
It is better to change the V T fl by changing the switch (it is more erratic and inconvenient).

そこで本発明では以上の欠点を除去するもので自動的に
受像に適したループゲイン又はフィルタ特性に設定する
ことのできる水平周期信号再生回路を提供づることを目
的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a horizontal periodic signal regeneration circuit which eliminates the above-mentioned drawbacks and which can automatically set the loop gain or filter characteristics suitable for image reception.

[発明の構成]     − (問題点を解決するためのp段) 本発明の水平開1111信号再生回路では、複合映像信
号から水平同期イ5号を分子n1−ろ水平同期分離回路
と、この水平同期信号を微分する微分回路と、この微分
された信号を検波して、入力される複合映像信号のノイ
ズ状態に対応したレベルの検波電圧を得る検波回路と、
この検波電圧で水平AFC回路のループゲイン又はフィ
ルタ特性を制御2IIするΔFC川制用回路とを備えて
いる。
[Structure of the invention] - (P stage for solving problems) In the horizontal open 1111 signal reproducing circuit of the present invention, horizontal synchronization No. a differentiating circuit that differentiates the synchronization signal; a detection circuit that detects the differentiated signal to obtain a detected voltage at a level corresponding to the noise state of the input composite video signal;
A ΔFC control circuit is provided which controls the loop gain or filter characteristics of the horizontal AFC circuit using this detected voltage.

(作用) 本発明の水平開lll5号再生回路において、検波電圧
は弱電界地域等のノイズにJ:る乱れの多いTV信号受
像時では検波電圧(ま高くなり、一方、通常のTV信号
又はTVR再生信弓時に(は検波電圧は低くなる。この
検波電圧は水平自動周波数制御回路を形成する水平発成
回路の発振周波数の制御に用いられ、ノイズによる乱れ
の多い場合にt、L発振周波数の制御機能は小さく、一
方、通常のTM01月又はVTR再生信号時には制招1
は能は大ぎくして水平ジッタの発生の抑コlすとかVT
R再生モードでの水平横ゆれ等を抑制している。
(Function) In the horizontally open No. During regeneration, the detection voltage becomes low. This detection voltage is used to control the oscillation frequency of the horizontal oscillation circuit forming the horizontal automatic frequency control circuit, and when there is a lot of disturbance due to noise, the t and L oscillation frequencies The control function is small, and on the other hand, when there is a normal TM01 or VTR playback signal, the control function is 1.
The function is too large to suppress the occurrence of horizontal jitter.
This suppresses horizontal and lateral vibrations in R playback mode.

(実施例) 以下図面に示した実施例に1.!づいて本発明の詳細な
説明する。
(Example) 1. Examples shown in the drawings below. ! Next, the present invention will be explained in detail.

第1図は本発明の一実施(91の水平周期信号再生回路
11を示ず。
FIG. 1 does not show the horizontal periodic signal reproducing circuit 11 of one embodiment of the present invention (91).

この水平周期信号再生回路11(よ入力される複合映像
信号3cvから水平開1!II f、j号パルスHPを
分離する水平同期分刻1回路12と、分l:811され
た水平同期信号パルストIP及び水ゴミ発振出力回路の
フライバックトランス13を経た水平発振パルスが鋸歯
状波にされて入力される位相検波回路14と、この位相
検波回路14で位相比較された比較信号がフィルタ回路
15を経て水平AFC信号として入力される水平発振回
路16とを何り゛る。ざらにこの水平周期信号再生回路
11は、前期水平同期伝号パルスを微分する微分回路1
7と、この微分伝舅をLS i%!電圧とを比較して波
形整形づると共に、この波形整形された出力信号ににっ
てII! (Q時間当りに入;りされる微分信3数に対
応した検波型J−[を生成Jる波形整形検波回路18と
をイ1する。
This horizontal periodic signal reproducing circuit 11 (a horizontal synchronization division 1 circuit 12 that separates the horizontal open 1! II f, j pulse HP from the input composite video signal 3cv, and The horizontal oscillation pulse that has passed through the flyback transformer 13 of the IP and water/dust oscillation output circuit is converted into a sawtooth wave and inputted to the phase detection circuit 14, and the comparison signal whose phase has been compared in this phase detection circuit 14 is sent to the filter circuit 15. The horizontal periodic signal reproducing circuit 11 is connected to the horizontal oscillation circuit 16 which is inputted as a horizontal AFC signal through the horizontal AFC signal.
7 and this differential legend is LS i%! The waveform is shaped by comparing the voltage with the voltage, and this waveform-shaped output signal is used to generate II! (The waveform shaping detection circuit 18 generates a detection type J-[ corresponding to the number of three differential signals input per Q time.

上記複合映像信″;FiSCvは抵抗R1及びコンデン
IJ−CIの直IJIJ回路を経てトランジスタQ1の
ベースに印加きれる。このベースは]ンデンリ°C2を
介し−(’−、−、u源端Vccに接わ°Cされると其
に、抵抗R2を介して接地されている。又、トランジス
タQ1のエミッタは°電源端Vccに接続され、二」ジ
ッタは抵抗R3,R4の直列回路を介して接地されてい
る。しかして、抵抗R1、R2、コンデンサCI。
The above composite video signal "; FiSCv is applied to the base of the transistor Q1 via the resistor R1 and the direct IJIJ circuit of capacitors IJ-CI. When connected, it is grounded via the resistor R2.The emitter of the transistor Q1 is also connected to the power supply terminal Vcc, and the jitter is grounded via the series circuit of the resistors R3 and R4. Therefore, resistors R1, R2 and capacitor CI.

C2による充放電の時定数によって、トランジスタQ1
のベースは水平向+lIl信g入力時にのみ、トランジ
スタQ1が4通(オン)するようにしである。このトラ
ンジスタQ1のコレクタ側に分離して出力される水平同
期信号パルス)−I Pは、抵抗R3とR4の接続点に
接続されたインピーダンス変調用のトランジス102の
ベースに入力される。
Due to the charging/discharging time constant of C2, transistor Q1
The base of the transistor Q1 is designed so that four transistors Q1 are turned on only when the horizontal +lIl signal g is input. The horizontal synchronizing signal pulse (-IP) which is separated and output to the collector side of the transistor Q1 is input to the base of an impedance modulation transistor 102 connected to the connection point between the resistors R3 and R4.

このトランジスタ02はその一ルクタが電源端VCCに
接続され、そのエミッタが抵抗R;jを介して接地され
ると共に、コンデン→ノC3を介して1−ランジスタQ
3のベースに接、涜されている。
This transistor 02 has its first transistor connected to the power supply terminal VCC, its emitter grounded via a resistor R;
It touches the base of 3 and is desecrated.

上記トランジスタQ3のベースは微分回路を形成する抵
抗R6を介してバイアス電圧源1ヨ1の正極に接続され
、このベースには上記水平同期15号パルス1−(Pを
微分した波形の111号が印加されろ。
The base of the transistor Q3 is connected to the positive terminal of the bias voltage source 1 through a resistor R6 forming a differentiating circuit, and the horizontal synchronization pulse No. 111, which is a waveform obtained by differentiating the horizontal synchronization pulse No. 15 (1-(P), is connected to this base. Be impressed.

上記トランジスタQ3のエミッタは、抵抗R7を介して
、この[・ランジスタQ3ど対とイ蒙るトランジスタQ
4のエミッタに接続されている。この1〜ランジスクQ
4はそのエミッタが抵抗R8を介して接地され、そのコ
レクタは電源;:πVCCに接続され、そのベースはバ
イアス゛it圧源「1のiE汚に接続されている。しか
して、このベース(こバーイアス電圧源E1が印加され
たトランジスタQ4に対し、微分信号がこの電圧3≦i
E1より6高い場合には1−ランジスタQ3がオンヂる
様にしである。
The emitter of the transistor Q3 is connected to the transistor Q3 via the resistor R7.
It is connected to the emitter of 4. This 1 ~ Ranjisk Q
4 has its emitter grounded via resistor R8, its collector connected to the power supply;: πVCC, and its base connected to the bias voltage source 1. For the transistor Q4 to which the voltage source E1 is applied, the differential signal is
When the value is 6 higher than E1, the 1-transistor Q3 is turned on.

上記トランジスタQ3 、Q4と類似した構成のトラン
ジスタQ5 、Q6を設りて、上記微分信号が電圧源E
IJ=り低い場合に1−ランジスクQ5をオンするよう
にしている。
Transistors Q5 and Q6 having similar configurations to the transistors Q3 and Q4 are provided so that the differential signal is supplied to the voltage source E.
When IJ=low, the 1-range disk Q5 is turned on.

トランジスタQ5はそのエミッタが1氏り’LR9を介
してl−ランジスタQ6のエミッタに接続され、その二
ルククはトランジスタQ3のコレクタに接続されている
。又、このトランジスタQ5の]レクタ(,1カレン1
−ミラー回路を形成づるトランジスタQ7のコレクタ及
びベースに接続されると共に、トランジスタQ8のベー
スに接続されている。
Transistor Q5 has its emitter connected to the emitter of l-transistor Q6 via LR9, and its output connected to the collector of transistor Q3. Also, the ]rector (,1 current 1 of this transistor Q5)
- connected to the collector and base of transistor Q7 forming a mirror circuit and to the base of transistor Q8;

上記トランジスタQ6はそのエミッタが抵抗R10を介
して接地され、イのコレクタが電源端Vccに接続され
、そのベースはトランジスタQ3のベースに1と続され
ている。
The emitter of the transistor Q6 is grounded through a resistor R10, the collector of the transistor Q6 is connected to the power supply terminal Vcc, and the base of the transistor Q6 is connected to the base of the transistor Q3.

上記トランジスタ07及びQ8のエミッタはそれぞれ電
源端VCCに1&続されている。このトランジスタQ8
のコレクタは抵抗+tiiを介して基準電圧源E2の正
極に接続されている。又、この1〜ランジスタQ8の」
レクタはコンデンサ゛C4を介して接地されると共に、
波形整形検波回路18の出力端とされでいる。尚、電圧
源[:i 、E2の各負極は接地されている。
The emitters of the transistors 07 and Q8 are connected to the power supply terminal VCC, respectively. This transistor Q8
The collector of is connected to the positive terminal of the reference voltage source E2 via the resistor +tii. Also, this 1 ~ Langista Q8''
The director is grounded via a capacitor C4, and
This is the output terminal of the waveform shaping detection circuit 18. Note that each negative electrode of the voltage source [:i and E2 is grounded.

上記トランジスタ07は、トランジスタQ3又はQ5の
いずれかがオンするとオンし、このトランジスタQ1と
同一ベース電位にあるトランジスタQ8もオンしてその
=ルクタ側には、入力される微分信号数に応じた電流が
流れるようにしである。
The transistor 07 is turned on when either the transistor Q3 or Q5 is turned on, and the transistor Q8, which has the same base potential as the transistor Q1, is also turned on, and a current corresponding to the number of input differential signals is generated on the transistor side. Let it flow.

上記トランジスタQ8のコレクタ側に流れる電流で、コ
ンデンサC4が充電され、その電位が上昇すると共に抵
抗R11を通って放電されるようにしである。このコン
デン+lC4及び抵抗R11の時定数はほぼ正規′の水
平間朋信わパルストIPの周期に一致する様にしてあり
、正規の水平同期イi号パルスHP入力時にはコンデン
奢す04両端の電圧は基準電圧源E2の電圧E2 (こ
の電圧IJE2で表す)より若干高い一定値に保持され
る様にしである。
The capacitor C4 is charged by the current flowing to the collector side of the transistor Q8, and as its potential increases, the capacitor C4 is discharged through the resistor R11. The time constant of this capacitor +lC4 and resistor R11 is made to almost match the period of the normal horizontal sync signal pulsed IP, and when the normal horizontal synchronization I pulse HP is input, the voltage across the capacitor 04 is It is maintained at a constant value slightly higher than the voltage E2 (represented by this voltage IJE2) of the reference voltage source E2.

これに対し、弱電界地域管のにうにノイズで同期イエ丹
パルス波形が乱された場合のように、その微分入力信号
数が多くなると、その数に応じてトランジスタQ8がA
ンツる期間が増大し、コンデンサー04両端の電圧は人
ぎくなる。
On the other hand, when the number of differential input signals increases, as in the case where the synchronous pulse waveform is disturbed by noise from a weak electric field tube, the transistor Q8 becomes
The period during which the current occurs increases and the voltage across capacitor 04 becomes sharper.

つまり、入力される複合映像信号に対して、その同期分
離された水平向明信号パルス1」Pの微分波の数でノイ
ズ状態を検出し、その数に対応した検波電圧を出力する
ようにしている。
In other words, the noise state is detected based on the number of differential waves of the synchronously separated horizontal bright signal pulse 1''P for the input composite video signal, and a detected voltage corresponding to that number is output. There is.

ところで上記水平開明分離回路12のコレクタ側に出力
される水平同期信号パルスl−I Pは位相検波回路1
4に入力される。この水平同期信月パルスI Pは差動
型に接υCされたトランジスタQ9゜Q10にJ5ける
一1ノのトランジスタQ9のベースに印加され、ス・1
となる他方のトランジスタQ10のベースにはバイアス
電源[3が印加される。
By the way, the horizontal synchronizing signal pulse l-IP outputted to the collector side of the horizontal brightness separation circuit 12 is the phase detection circuit 1.
4 is input. This horizontal synchronization signal pulse I P is applied to the base of the transistor Q9 of the 11th node in J5 to the transistors Q9 and Q10 connected to the differential type.
A bias power supply [3 is applied to the base of the other transistor Q10.

上記1−ランジスクQ9.Q10のエミッタはHに接続
されて抵抗R12を介して接地されている。又、トラン
ジスタQ10のコレクタは電源端Vccに接続され、ト
ランジスタQ9のコレクタには差動型の1対のトランジ
スタQ11. Q12の各エミッタが接続されている。
Above 1- Ranjisk Q9. The emitter of Q10 is connected to H and grounded via a resistor R12. Further, the collector of the transistor Q10 is connected to the power supply terminal Vcc, and the collector of the transistor Q9 is connected to a pair of differential type transistors Q11. Each emitter of Q12 is connected.

これら1〜ランジスタQ11. Q12のベースには抵
抗R,13,R14を介してバイアス°重圧源E4が印
加される。
These 1 to transistor Q11. A bias pressure source E4 is applied to the base of Q12 via resistors R, 13, and R14.

上記トランジスタQ11のベースには鋸歯状波生成回路
21の鋸歯状波SAWが印加され、使方のトランジスタ
Q12のベース電位より高いレベルの場合にトランジス
タQllをオンする。
A sawtooth wave SAW from the sawtooth wave generation circuit 21 is applied to the base of the transistor Q11, and when the level is higher than the base potential of the transistor Q12 to be used, the transistor Qll is turned on.

上記鋸歯状波生成回路21はフライバックトランス13
側から出力される水平出力パルスを抵抗R15及びコン
デンサC5とで積分して鋸歯状波にし、この積分波出力
をコンデンサCGを経CトランジスタQ11のベースに
印加J”るようにしている。
The sawtooth wave generating circuit 21 is a flyback transformer 13.
A horizontal output pulse outputted from the side is integrated by a resistor R15 and a capacitor C5 to form a sawtooth wave, and this integrated wave output is applied to the base of a C transistor Q11 via a capacitor CG.

上記両トランジスタQ11. Q12の各コレクタは、
(れぞれカレントミラー回路を形成づるトランジスタQ
13. Q14のコレクタに接続されている。これらト
ランジスタQ13. Q14のベースは互いに接続され
、各エミッタは抵抗R16,R17をそれぞれ介して電
源端Vccに)に続されている。上記トランジスタQ1
3はそのコレクタがベースに接続されている。しかして
、トランジスタQ12の]レククは位相検波回路14の
出力端とされ、位相比較された比較出力がフィルタ回路
15に入力される。
Both transistors Q11. Each collector of Q12 is
(Transistor Q forming a current mirror circuit)
13. Connected to the collector of Q14. These transistors Q13. The bases of Q14 are connected to each other, and each emitter is connected to the power supply terminal Vcc via resistors R16 and R17, respectively. The above transistor Q1
3 has its collector connected to the base. Thus, the output terminal of the transistor Q12 is used as the output terminal of the phase detection circuit 14, and the phase-compared comparison output is input to the filter circuit 15.

ところで、上記トランジスタQ9のエミッタには、位相
検波電流制御用トランジスタQ15のエミッタが接続さ
れている。このトランジスタQ15は、そのコレクタが
抵抗R17を介して接地され、そのベースには抵抗R1
8を介して波形整形検波回路18の出力電圧vOが印加
される。
Incidentally, the emitter of the transistor Q9 is connected to the emitter of the phase detection current control transistor Q15. This transistor Q15 has its collector grounded via a resistor R17, and its base connected to a resistor R1.
8, the output voltage vO of the waveform shaping detection circuit 18 is applied.

上記トランジスタQ15はそのベースに印加される電圧
が高い程そのエミッタ・コレクタ間を流れる電流が減少
して、位相検波電流が小さくなる位相検波電流の制御手
段を形成している。つまり入力される微分信号数が増大
すると位相検波回路14の出力電流を減少させ、フィル
タ回路15を経て水平発振回路16に印加される帰還量
を減らし、水平AFC回路のループゲインを減少する。
The transistor Q15 forms a phase detection current control means in which the higher the voltage applied to its base, the smaller the current flowing between its emitter and collector, and the smaller the phase detection current becomes. That is, as the number of input differential signals increases, the output current of the phase detection circuit 14 is reduced, the amount of feedback applied to the horizontal oscillation circuit 16 via the filter circuit 15 is reduced, and the loop gain of the horizontal AFC circuit is reduced.

一方、通常の電界強度のにうに、ノズルで乱されること
なく水平同期信号パルスが分離される場合には、検波電
圧■0はほぼE2となり、トランジスタQ15は十分に
導通状態になり、位相検波電流を大きくする。つまりル
ープゲインを大ぎく保持する。
On the other hand, when the horizontal synchronizing signal pulse is separated without being disturbed by the nozzle under normal electric field strength, the detection voltage 0 becomes approximately E2, the transistor Q15 becomes sufficiently conductive, and the phase detection Increase the current. In other words, keep the loop gain as high as possible.

尚、フィルタ回路15は入出力端が抵抗R19及びコン
デンサC7の直列回路を介して接地されると共に、]ン
デンリC8を介して接地されている。
The input and output ends of the filter circuit 15 are grounded via a series circuit of a resistor R19 and a capacitor C7, and are also grounded via a lead C8.

このように構成された一実施例の動作を以下に説l!l
lする。
The operation of one embodiment configured in this way will be explained below. l
I do it.

水平同期分離回路、12に入力される第2図(a)に示
す複合映像信!;′jSCvは、(の水平同期信号入力
時にのみトランジスタQ1がオンする。しかして、この
分離回路2の出力端からレベルシフトされて分母1出力
された水平同期信号パルス1−IPが微分回路17及び
(シ相検波回路14に入力される。
The composite video signal shown in FIG. 2(a) is input to the horizontal synchronization separation circuit 12! ;'jSCv, the transistor Q1 is turned on only when the horizontal synchronizing signal is inputted to and (input to the phase detection circuit 14).

この分離された水平同期信号パルスl−I F”は、通
常の電界強度でのTV信号又は正常な状態でのVTR再
生信号の場合には第2図(b)に示すようになり、弱電
界の場合には第6図(b)に示すような波形になる。
This separated horizontal synchronizing signal pulse l-IF" is as shown in FIG. In this case, the waveform becomes as shown in FIG. 6(b).

しかして、微分回路17を形成するトランジスタQ2の
ベースに印加された信号は、低インピーダンスに変換さ
れてそのエミッタ側に出力され、コンデンサC3及び抵
抗R6とで微分される。この微分信号は、水1/同期信
号パルストIPが第2図(b)に示すものである場合に
は、同図(C)に示すJ:うになり、−力筒6図(b)
に示すような弱電界では第2図(d)に示すような出力
波形になる。
Thus, the signal applied to the base of the transistor Q2 forming the differentiating circuit 17 is converted to a low impedance, outputted to its emitter side, and differentiated by the capacitor C3 and the resistor R6. When the water 1/synchronization signal pulsed IP is as shown in Fig. 2(b), this differential signal is as shown in Fig. 2(C).
In a weak electric field as shown in FIG. 2(d), the output waveform is as shown in FIG. 2(d).

第2図(C)又は(d)に示J微分信弓は、トランジス
タQ3及びR6のベースに印加され、これらトランシタ
Q3 、R6と対になるトランジスタQ4及びR5のベ
ースにはバイアス電圧E1が印加されている。従って、
微分信号が電圧11以上の場合にはトランジスタQ3 
、R6がオンし、微分信号が電圧E1以下の場合にはト
ランジスタQ4 、R5がオンする。
The J differential signal shown in FIG. 2(C) or (d) is applied to the bases of transistors Q3 and R6, and the bias voltage E1 is applied to the bases of transistors Q4 and R5 paired with these transistors Q3 and R6. has been done. Therefore,
When the differential signal has a voltage of 11 or higher, transistor Q3
, R6 are turned on, and when the differential signal is less than voltage E1, transistors Q4 and R5 are turned on.

上記トランジスタQ3又はR5のいずれかがオンするど
、カレントミラー回路を形成するトランジスタQ7 、
R8が共にオンする。しかして、トランジスタQ8がオ
ンすると、そのエミッタ・コレクタ間を流れる電流でコ
ンデンサ04が充電され、その出力電圧■0が上界する
When either of the transistors Q3 or R5 turns on, a transistor Q7 forms a current mirror circuit;
Both R8 are turned on. When the transistor Q8 is turned on, the capacitor 04 is charged by the current flowing between its emitter and collector, and its output voltage 0 rises.

この出力電圧VOは、第2図(C)に示すような通常の
水平同期信号パルスの微分波に対しては第2図(e)の
一点鎖線で示すようにほとんど基QL雷電圧2に近いレ
ベルとなる。一方、第2図(d)に示づように、微分信
号数が多いと、同図(C)の破線で示Jように高い電圧
レベルになる。
This output voltage VO is almost close to the base QL lightning voltage 2 as shown by the dashed line in Fig. 2(e) for the differential wave of the normal horizontal synchronizing signal pulse as shown in Fig. 2(C). level. On the other hand, as shown in FIG. 2(d), when the number of differential signals is large, the voltage level becomes high as shown by the broken line J in FIG. 2(C).

一方、上記水平同期信号パルスHPと、鋸歯状波SAW
は、位相検波回路14に入力され、これら2つの入力信
号の位相差に応じた出力レベルが異る検波信号がフィル
タ回路15側に出力される。
On the other hand, the horizontal synchronizing signal pulse HP and the sawtooth wave SAW
are input to the phase detection circuit 14, and detection signals having different output levels according to the phase difference between these two input signals are output to the filter circuit 15 side.

しかして、このフィルタ回路15を経て水平発振回路1
6に印加される水平AFC用制御信号によって、水平発
振回路16の発振周波数が、水平同期信号パルスHPの
位相に一致づるように制御される。この場合、波形層形
検波回路18の出力電圧■0でトランジスタQ15のエ
ミッタ・コレク少電流を制御して水平発振回路16に印
加されろ水”V A F C用制御信号の帰コマ吊を制
御している。
The horizontal oscillation circuit 1 then passes through this filter circuit 15.
The horizontal AFC control signal applied to the horizontal AFC control signal 6 controls the oscillation frequency of the horizontal oscillation circuit 16 to match the phase of the horizontal synchronizing signal pulse HP. In this case, the output voltage of the waveform layered detection circuit 18 is 0 to control the small emitter-collect current of the transistor Q15 to control the return frame suspension of the control signal for V AFC applied to the horizontal oscillation circuit 16. are doing.

即ち、波形整形検波回路18の出力電圧VOが小さ°い
通常の電界強1・1でのTV信号時又はVTRのヂコー
ナを通した通常の電界強度でのTV信号:1.′Iには
位相検波回路14を流れる電流は大きい。
That is, when the output voltage VO of the waveform shaping detection circuit 18 is small and the TV signal is at the normal electric field strength of 1.1, or when the TV signal is passed through the corner of the VTR and the TV signal is at the normal electric field strength: 1. 'I, the current flowing through the phase detection circuit 14 is large.

つまりトランジスタQ9がオンされた場合コレクタ・エ
ミッタ間を流れる電流は、抵抗R12を流れる成分の伯
にトランジスタQ15のエミッタ・コレクタ間を流れる
電流成分との和になり、位相検波回路14の検波電流出
力はく弱電界強度の場合よりム)大きくされる。
In other words, when the transistor Q9 is turned on, the current flowing between the collector and emitter is the sum of the component flowing through the resistor R12 and the current component flowing between the emitter and collector of the transistor Q15, and the detected current output from the phase detection circuit 14. It is made larger than in the case of weak electric field strength.

従って、水平AFC回路を形成する水平発振回路16に
十分の位相検波電圧を印加して水平偏向出力を入力され
る複合映伝信号から分離された水平同期信号パルスにロ
ックできる。又、V T R再生信号の場合にも対処で
きることになる。
Therefore, by applying a sufficient phase detection voltage to the horizontal oscillation circuit 16 forming the horizontal AFC circuit, the horizontal deflection output can be locked to the horizontal synchronizing signal pulse separated from the input composite video signal. Furthermore, it is possible to deal with the case of a VTR reproduced signal.

つまり、テープの伸び縮みで映像信号がFM変調されて
いても、この場合の微分信号は第2図(C)に示すよう
な波形になるため、波形整形検波回路18の出力電圧v
Oは低く、位相検波回路14の検波電流は大きく水平A
FCループゲインは大きく保持される。従って、水平同
期信号パルストIPの位置が変化しても、水平発振回路
16の位相は速やかに水平同期15号パルスHPの位相
に一致Jるように制御され、水平横ゆれとか曲がり等を
小さくできる。
In other words, even if the video signal is FM modulated by the expansion and contraction of the tape, the differential signal in this case has a waveform as shown in FIG.
O is low, and the detection current of the phase detection circuit 14 is large and horizontal
FC loop gain is kept large. Therefore, even if the position of the horizontal synchronization signal pulse IP changes, the phase of the horizontal oscillation circuit 16 is quickly controlled to match the phase of the horizontal synchronization pulse No. 15 HP, and horizontal lateral wobbling and bending can be reduced. .

一方、上記波形整形検波回路18の出力電圧■Oが大き
くなる弱電界強度でのT V (、n @又はTVRの
ヂューナを通した弱電界強度でのTV信q時にはl・ラ
ンジスタQ15のベース電位が高くなるため、その電圧
に応じてトランジスタQ15のエミッタ・コレクタ間を
流れる:U流が小さくなる。つまり位相検波回路14の
検波電流は減少し、水平AFCループゲインは小さく抑
えられる。従って、ノイズによって、必要以上に水平発
振回路16の発振周波数又は位相が乱され(てジッタが
生じ)ることを防止できる。
On the other hand, when the output voltage of the waveform-shaping detection circuit 18 is large, the base potential of the transistor Q15 increases. increases, so the U current flowing between the emitter and collector of the transistor Q15 becomes smaller depending on the voltage.In other words, the detection current of the phase detection circuit 14 decreases, and the horizontal AFC loop gain is suppressed to a small value.Therefore, the noise This can prevent the oscillation frequency or phase of the horizontal oscillation circuit 16 from being disturbed (and causing jitter) more than necessary.

第3図は本発明の他の一実施例の水平周期信号再生回路
31を示す。
FIG. 3 shows a horizontal periodic signal reproducing circuit 31 according to another embodiment of the present invention.

この水平周期信号再生回路31は、波形整形検波回路1
8の出力電圧VOを位相検波回路14に入力しないで、
フィルタ回路32に入力して、この出ノj電圧VOでフ
ィルタ特性を可変制御している。
This horizontal periodic signal regeneration circuit 31 includes the waveform shaping detection circuit 1
8 without inputting the output voltage VO to the phase detection circuit 14,
It is input to the filter circuit 32, and the filter characteristics are variably controlled by this output voltage VO.

このフィルタ回路32は、電界効果形トランジスタ(F
ET)01Gのソースが入出力端子に接続され、そのド
レインが抵抗R21を介して抵抗R19とT1ンデンサ
C7との接続点に接続されている。
This filter circuit 32 includes a field effect transistor (F
The source of ET)01G is connected to the input/output terminal, and the drain thereof is connected to the connection point between resistor R19 and T1 capacitor C7 via resistor R21.

しかして、波形整形検波回路18の出力電圧V。Therefore, the output voltage V of the waveform shaping detection circuit 18.

(,1抵抗R18を介してFrETQIGのゲートに接
続され、このグー1〜への印加電圧によって、ソース・
ドレイン間の実効インピーダンスをiT ?してフィル
タ特性を可変している。
(,1 is connected to the gate of FrETQIG via resistor R18, and the source and
Is the effective impedance between the drains iT? to change the filter characteristics.

即ら、出力電圧vOが高くなる程、抵抗R19と−1【
シリになる実効インピーダンスが小さくなり、従−〕で
水平AFCのループゲインが小ざくなるようにしている
That is, the higher the output voltage vO, the more the resistance R19 and -1[
The effective impedance caused by the distortion becomes small, and the loop gain of the horizontal AFC becomes small.

その他の各回路部分の構成は第1図に示すものとほとん
ど同様である。尚、この場合の位相検波回路14では第
1図の抵抗R12と並列のトランジスタQ15を用いな
いで、抵抗R12とR17との並列抵抗で置換されたも
のが用いられる。
The configuration of other circuit parts is almost the same as that shown in FIG. In this case, the phase detection circuit 14 does not use the transistor Q15 in parallel with the resistor R12 shown in FIG. 1, but instead uses a parallel resistor consisting of resistors R12 and R17.

第4図は本発明のさらに他の一実施例の主要部を示す。FIG. 4 shows the main part of yet another embodiment of the present invention.

第4図に示すものは、検波を行う期間を、水平AFC回
路により、水平同期信号と同位用となるパルス期間(K
ey  puts○期間)に抵抗R11と基準電圧E2
との間に介装したスイッチSWをオンするものである。
In the case shown in Fig. 4, the detection period is changed by a horizontal AFC circuit to a pulse period (K
ey puts○ period), resistor R11 and reference voltage E2
This turns on the switch SW interposed between the

このパルス期間にスイッチSWをオンすることで、検波
効率を上げることが可能であると共に、水平AFC回路
がロックされていない時には、検波される期間が少なく
なることでコンデンソC4に充電される電荷mが減少し
、このコンデン’J−C11の電圧が下がるため、水平
位相検波電流は減少することなく、水平AFC回路の引
込み動作8甲く行うことができるため右利どなる。
By turning on the switch SW during this pulse period, it is possible to increase the detection efficiency, and when the horizontal AFC circuit is not locked, the detection period is shortened and the charge m charged in the capacitor C4 is reduced. decreases, and the voltage of this capacitor J-C11 decreases, so that the horizontal phase detection current does not decrease and the horizontal AFC circuit can perform the pull-in operation, which is advantageous.

尚、第4図に承り−bのに限らず、水平発振パルス(又
はこのパルスに近い期間のパルス)によって、波形整形
検波回路18の動作期間をこのパルス期間にのみ、動作
させるようにしても良い。例えばトランジスタQ8のベ
ース側にアナログスイッチ等を設け、このスーイッヂを
水平同期パルスでAンさ゛せるようにしても良い。この
場合オフのときにはトランジスタQ8のベースには電源
端V CCが印加されるにうにJれば良い。
Note that the operation period of the waveform shaping detection circuit 18 is not limited to the one shown in FIG. good. For example, an analog switch or the like may be provided on the base side of the transistor Q8, and this switch may be turned on by a horizontal synchronizing pulse. In this case, it is sufficient that the power supply terminal VCC is applied to the base of the transistor Q8 when it is off.

尚、第1図及び第3図を組合わせて、波形整形検波回路
18の出力電圧vOで、位相検波回路14の検波電流と
、フィルタ回路32のフィルタ特性を可変制御しても良
い。
1 and 3, the detection current of the phase detection circuit 14 and the filter characteristics of the filter circuit 32 may be variably controlled by the output voltage vO of the waveform shaping detection circuit 18.

又、波形整形検波回路の構成は、第1図では微分信号の
正極性及び負極性いずれに対しでら対称的に検波する構
成にしであるが、一方の極性のみに対して検波する構成
にしても良い。又、微分回路17の微分信号をダイオー
ド等で検波し、その検波出力に抵抗及びコンデンサ笠に
よる時定数回路等を設けたものでら良いし、微分信号の
一方の14性の信号で再トリガ方式のマルチバイブレー
ク等を起動して微分信りの入力数が多い場合にはパルス
幅が広くなる(一種の検波)電圧を出力させ、その出力
を時定数回路で平均化づるようにしても良い。
In addition, the configuration of the waveform shaping detection circuit is such that it detects both the positive and negative polarities of the differential signal symmetrically in Figure 1, but it can be configured to detect only one polarity. Also good. It is also possible to detect the differential signal of the differential circuit 17 with a diode or the like, and provide the detected output with a time constant circuit using a resistor and capacitor. It is also possible to activate a multi-by-break or the like to output a voltage with a wider pulse width (a type of detection) when the number of differential inputs is large, and then average the output with a time constant circuit.

[発明の効!II! ] 以上述べたように本発明によれば、入力される複合映像
信号から分離された水平同期信号を微分し、その微分し
た信号を検波して複合映像信号のノズルレベルを検出し
、この検波゛電圧で水平AFC回路のループゲインある
いはフィルタ特性の制御を行うJ:うにしているので、
入力・される映像信号の状態に即した回路特性の水平へ
FCを行うことができ、“FV信号受像時における弱電
界地域での水平ジッタの抑制及びTVR再生時での水平
横ゆれ及び曲がり等を抑制できる。
[Efficacy of invention! II! ] As described above, according to the present invention, the horizontal synchronizing signal separated from the input composite video signal is differentiated, the differentiated signal is detected, the nozzle level of the composite video signal is detected, and the nozzle level of the composite video signal is detected. J: Controls the loop gain or filter characteristics of the horizontal AFC circuit using voltage, so
It is possible to horizontally FC the circuit characteristics according to the state of the input video signal, suppressing horizontal jitter in weak electric field areas when receiving FV signals, and suppressing horizontal lateral vibration and bending during TVR playback. can be suppressed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す回路図、第2図は一実
施例の動作を32明り−る波形図、第3図は本発明の他
の一実施例を示Jブロック図、第4図は本発明のさらに
他の一実施例の主要部を示寸回路図、第5図は従来例に
おける水平AFC回路を示づブロック図、第6図は通常
の電界強度及び弱電界強度にJ3いて分離された水平同
期信号を示す波形図、第7図は通jδの電界強度及びV
17R再生時での分離された水平同期信号を示す波形図
である。 11・・・水平向朋侶号再生回路 12・・・水平同期分、j、ifl路 14・・・位相検波回路  15・・・フィルタ回路1
6・・・水平発振回路  C4・・・コンデンサQ15
・・・制御用トランジスタ R17・・・抵 抗 第4図
FIG. 1 is a circuit diagram showing one embodiment of the present invention, FIG. 2 is a waveform diagram illustrating the operation of one embodiment, and FIG. 3 is a block diagram showing another embodiment of the present invention. FIG. 4 is a circuit diagram showing the main parts of still another embodiment of the present invention, FIG. 5 is a block diagram showing a horizontal AFC circuit in a conventional example, and FIG. 6 is a normal electric field strength and a weak electric field strength. A waveform diagram showing the horizontal synchronizing signal separated at J3 in Figure 7 shows the electric field strength of jδ and V
FIG. 3 is a waveform diagram showing separated horizontal synchronization signals during 17R playback. 11...Horizontal friend number regeneration circuit 12...Horizontal synchronization, j, ifl path 14...Phase detection circuit 15...Filter circuit 1
6...Horizontal oscillation circuit C4...Capacitor Q15
...Control transistor R17...Resistor Fig. 4

Claims (4)

【特許請求の範囲】[Claims] (1)入力される複合映像信号から水平同期信号を分離
する水平同期分離回路と、分離された水平同期信号を微
分する微分回路と、この微分回路からの微分信号を検出
して、ノイズ状態に対応した検波電圧を得る検波回路と
、この検波電圧に基づき水平発振回路の発振周波数の制
御を行う制御回路とを具備することを特徴とする水平同
期信号再生回路。
(1) A horizontal synchronization separation circuit that separates a horizontal synchronization signal from an input composite video signal, a differentiation circuit that differentiates the separated horizontal synchronization signal, and a differential signal from this differentiation circuit that is detected and detected as a noise state. 1. A horizontal synchronization signal reproducing circuit comprising: a detection circuit that obtains a corresponding detection voltage; and a control circuit that controls the oscillation frequency of a horizontal oscillation circuit based on the detection voltage.
(2)前期制御回路は、水平自動周波数制御回路を形成
する位相検波回路の検波電流が流れる抵抗と並列に、検
波電圧が大きい程コレクタ・エミッタを通って直列の抵
抗に流れる電流が小さくなる制御用トランジスタを設け
て形成したことを特徴とする特許請求の範囲第1項記載
の水平同期信号再生回路。
(2) The first control circuit is connected in parallel to the resistor through which the detection current of the phase detection circuit forming the horizontal automatic frequency control circuit flows, and controls such that the larger the detection voltage, the smaller the current flowing through the collector-emitter and the series resistor. The horizontal synchronizing signal reproducing circuit according to claim 1, characterized in that the horizontal synchronizing signal reproducing circuit is formed by providing a transistor for the horizontal synchronizing signal.
(3)前期制御回路は、検波電圧によって、水平自動周
波数制御回路を形成するフィルタ回路のフィルタ特性を
制御するものとしたことを特徴とする特許請求の範囲第
1項記載の水平同期信号再生回路。
(3) The horizontal synchronizing signal reproducing circuit according to claim 1, wherein the first control circuit controls the filter characteristics of the filter circuit forming the horizontal automatic frequency control circuit using the detected voltage. .
(4)前期検波回路は前記水平発振回路から得られるパ
ルス期間にその動作期間が制御されるものとしたことを
特徴とする特許請求の範囲第1項記載の水平周期信号再
生回路。
(4) The horizontal periodic signal reproducing circuit according to claim 1, wherein the first detection circuit has an operation period controlled by a pulse period obtained from the horizontal oscillation circuit.
JP15738886A 1986-07-03 1986-07-03 Horizontal synchronizing signal reproducing circuit Pending JPS6313473A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15738886A JPS6313473A (en) 1986-07-03 1986-07-03 Horizontal synchronizing signal reproducing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15738886A JPS6313473A (en) 1986-07-03 1986-07-03 Horizontal synchronizing signal reproducing circuit

Publications (1)

Publication Number Publication Date
JPS6313473A true JPS6313473A (en) 1988-01-20

Family

ID=15648548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15738886A Pending JPS6313473A (en) 1986-07-03 1986-07-03 Horizontal synchronizing signal reproducing circuit

Country Status (1)

Country Link
JP (1) JPS6313473A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60192789A (en) * 1984-03-14 1985-10-01 Nippon Steel Chem Co Ltd Drying of coal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60192789A (en) * 1984-03-14 1985-10-01 Nippon Steel Chem Co Ltd Drying of coal

Similar Documents

Publication Publication Date Title
EP0103286A2 (en) Chrominance signal recording and reproducing apparatus
JPS5835703A (en) Reproducer for recording information
US4093963A (en) Horizontal AFC circuit in a television receiver usable with a video signal recording and reproducing apparatus
JPS5942517B2 (en) Device for reproducing a series of color image recordings
US4843488A (en) Noise elimination circuit for reproduction of audio signals in a magnetic tape recording and reproducing apparatus
JPS6228908B2 (en)
EP0145224B1 (en) Stabilized color television subcarrier regenerator circuit and method
US4430674A (en) Color video signal processing circuit
JPS6313473A (en) Horizontal synchronizing signal reproducing circuit
JPS6120188B2 (en)
JP3861439B2 (en) Signal synchronization circuit and color signal reproduction circuit using the same
JP3439143B2 (en) Horizontal synchronization circuit
JP3481309B2 (en) FM modulation circuit
JPH0349478A (en) Horizontal synchronizing signal reproducing circuit
US4520402A (en) Video apparatus with burst locked heterodyne chroma converter and residual time base error correction
JP3309455B2 (en) RF modulator
JPS5850687Y2 (en) signal conversion circuit
EP0901292B1 (en) Video processing circuit
JP3207244B2 (en) Color signal phase control circuit of magnetic recording / reproducing device
JPS61176293A (en) Circuit for reproducing synchronizing signal
US5438425A (en) Frequency drop out detector circuit and method thereof
JPS6029257Y2 (en) Horizontal AFC circuit
JP2697070B2 (en) Color signal processing device
JPS5943695A (en) Picture recorder and reproducer
JPH05161162A (en) Automatic phase control circuit