JPS63132479A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS63132479A JPS63132479A JP27905986A JP27905986A JPS63132479A JP S63132479 A JPS63132479 A JP S63132479A JP 27905986 A JP27905986 A JP 27905986A JP 27905986 A JP27905986 A JP 27905986A JP S63132479 A JPS63132479 A JP S63132479A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- melting point
- point metal
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000002844 melting Methods 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 230000008018 melting Effects 0.000 abstract description 36
- 229910052785 arsenic Inorganic materials 0.000 abstract description 10
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 10
- 239000012535 impurity Substances 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 71
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 17
- 229910052721 tungsten Inorganic materials 0.000 description 17
- 239000010937 tungsten Substances 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000010407 anodic oxide Substances 0.000 description 6
- 239000002253 acid Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。[Detailed description of the invention] The present invention will be described in the following order.
Ａ、産業上の利用分野
Ｂ１発明の概要
Ｃ１従来技術［第４図コ
Ｄ０発明が解決しようとする問題点
Ｅ 問題点を解決するための手段
Ｆ９作用
Ｇ、実施例［第１図乃至第３図］
Ｈ０発明の効果
（Ａ、産業上の利用分野）
本発明は゛亡導体装置、特に下層が高融点金属により形
成された一層構造のゲート電極を有する半導体装置に関
する。A. Field of industrial application B1 Overview of the invention C1 Prior art [Figure 4 D0 Problem to be solved by the invention E Means for solving the problem F9 Effect G. Examples [Figures 1 to 3 [Figure] H0 Effects of the Invention (A, Industrial Field of Application) The present invention relates to a semiconductor device, and particularly to a semiconductor device having a single-layer gate electrode whose lower layer is formed of a high-melting point metal.
（Ｂ、発明の概要）
本発明は、下層が高融点金属により形成された二層構造
のゲート電極を有する半導体装置において、
ケート電極を配線層とのコンタクトがとれるようにする
ため、
ゲート電極の上層を多結晶シリコンにより形成するよう
にしたものである。(B. Summary of the Invention) The present invention provides a semiconductor device having a gate electrode with a two-layer structure in which the lower layer is made of a high-melting point metal. The upper layer is formed of polycrystalline silicon.
（Ｃ，従来技術）［第４図］
ＭＯ５型゛枠導体装置として第４図に示すようにゲート
電極として下層かタングステンのような高融点金属から
なり下層がＰＳＧあるいはタングスデン陽極酸化物から
なる二層構造の電極を形成したものがある（Ｅｘｔ、ｅ
ｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ Ｌｈｅ １５ｔ
ｈＣｏｎｆｅｒｅｎｃｅ ｏｎ ５ｏｌｉｄ ５
ｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒ
ｉａ［ｓ、Ｔｏｋｙｏ、 １９８３．９Ｌ２２１−２２
４に掲載）。同図において、ａはシリコンＳｉからなる
半導体基板、ｂは選択酸化法により形成されたフィール
ド絶縁膜、Ｃはゲート絶縁膜、ｄはタングステンＷから
なる高融点金属層、ｅはＰＳＧあるいはタングステン陽
極酸化物ＷＯｘからなる層、ｆはソース領域、ｇはドレ
イン領域、ｈはパシベーション層である。(C, Prior Art) [Fig. 4] As shown in Fig. 4, the MO5 type frame conductor device has a lower layer made of a high-melting point metal such as tungsten, and a lower layer made of PSG or tungsten anodic oxide, as shown in Fig. 4. There are electrodes with a layered structure (Ext, e
Abstracts of Lhe 15t
hConference on 5olid 5
tateDevices and Mater
ia[s, Tokyo, 1983.9L221-22
4). In the figure, a is a semiconductor substrate made of silicon Si, b is a field insulating film formed by selective oxidation, C is a gate insulating film, d is a high melting point metal layer made of tungsten W, and e is PSG or tungsten anodic oxidation. f is a source region, g is a drain region, and h is a passivation layer.
このようなＭＯ３型半導体装置は半導体装置の高速化に
伴い多結晶シリコンからなるゲート電極に代わり高融点
金属を用いたゲート電極が多く用いられる傾向にある。In such MO3 type semiconductor devices, as the speed of semiconductor devices increases, there is a tendency for gate electrodes made of high melting point metals to be used in place of gate electrodes made of polycrystalline silicon.
なぜならば、タングステンＷ等の高融点金属は多結晶シ
リコンに比較して比抵抗が数十分の１と非常に小さく、
従って、低抵抗のゲート電極及びそれに一体に連なる配
線部分く本明細書ではソース・ドレイン同上の部分をゲ
ート電極と称し、ソース・ドレイン同上から食み出た部
分をゲート電極の配線部分と称する。）の抵抗を小さく
することができ、延いては高速性のあるＭ ＯＳ ’ｉ
！−導体装置を得ることができるからである。また、タ
ングステンＷをゲート電極材料として用いた場合、ｎチ
ャンネル型ＭＯ５ＦＥＴ素子については仕事関係が従来
の多結晶シリコンでケート電極を形成したものに比較し
て大きくなり、その分チャンネルの不純物濃度を低くし
てもチャンネルの移動度が低くならなくて済むし、また
、電子のトレインでの衝突電離も起きにくくなるという
利点もある。This is because high melting point metals such as tungsten W have a very low resistivity of several tenths of that of polycrystalline silicon.
Therefore, in this specification, a low-resistance gate electrode and a wiring portion integrally connected thereto, the source/drain portions are referred to as gate electrodes, and the portions protruding from the source/drain portions are referred to as gate electrode wiring portions. ) can reduce the resistance of the
! - Because a conductor device can be obtained. In addition, when tungsten W is used as the gate electrode material, the work relationship for n-channel MO5FET devices becomes larger than that of conventional gate electrodes made of polycrystalline silicon, and the impurity concentration in the channel can be reduced accordingly. There is also the advantage that the mobility of the channel does not need to be lowered even when the electrons are used, and that impact ionization in the electron train is less likely to occur.
尚、タングステンからなる高融点金属層ｄの上層にＰＳ
Ｇあるいはタングステン陽極酸化物からなる層ｅを形成
するのは、タングステンＷ等高融点金属層はｎ型のソー
ス、トレインを形成するために不純物としてイオン注入
される砒素Ａｓに対してのマスク性が弱く、チャンネル
となる部分にまで不純物が導入されてしまうのを防止す
るにはマスク効果のある別の層で高融点金属層ｄを被覆
する必要があるからである。また、高融点金属は耐酸性
が剥く、高融点金属層を露出した状態で酸性の洗浄液で
洗浄処理したとき高融点金属層がその洗浄液に侵されて
しまうとか、酸化性雰囲気中に置かれると昇華が生じ高
融点金属層がやせるという問題があるのでその点でも高
融点金属層ｄを被覆する必要がある。そして、ＰＳＧあ
るいはタングステン陽極酸化物ＷＯｘは砒素Ａｓに対す
るマスク効果を有し、充分な耐酸性、耐酸化雰囲気性を
備えているので高融点金属層の上層に形成されるのであ
る。Note that PS is added to the upper layer of the high melting point metal layer d made of tungsten.
The layer e made of G or tungsten anodic oxide is formed because a high melting point metal layer such as tungsten W has masking properties against arsenic As, which is ion-implanted as an impurity to form an n-type source and train. This is because it is necessary to cover the high melting point metal layer d with another layer having a masking effect in order to prevent impurities from being introduced into the weak channel portion. In addition, the acid resistance of high-melting point metals may peel off, or if the high-melting point metal layer is exposed and cleaned with an acidic cleaning solution, the high-melting point metal layer may be eroded by the cleaning solution, or if it is placed in an oxidizing atmosphere. Since there is a problem that sublimation occurs and the high melting point metal layer becomes thin, it is necessary to cover the high melting point metal layer d in this respect as well. PSG or tungsten anodic oxide WOx has a masking effect against arsenic As and has sufficient acid resistance and oxidation resistance, so it is formed on the high melting point metal layer.
（Ｄ、発明が解決しようとする問題点）ところで、第４
図に示すような二層構造のゲート電極は、上層が絶縁性
を要するＰＳＧあるいはタングステン陽極酸化物により
形成されているので、そのままではアルミニウム等から
なる配線層とコンタクトをとることができない。若し、
コンタクトをとるとすれば高融点金属層上のＰＳＧ＠あ
るいはタングステン陽極酸化膜を除去して高融点金属層
を露出させるエツチング工程を必要とする。これは半導
体装置の製造コストの増大を招き好ましくない。(D. Problem that the invention attempts to solve) By the way, the fourth problem
In the gate electrode having a two-layer structure as shown in the figure, the upper layer is formed of PSG or tungsten anodic oxide, which requires insulating properties, and therefore cannot make contact with a wiring layer made of aluminum or the like as it is. If,
If contact is to be made, an etching process is required to remove the PSG@ or tungsten anodic oxide film on the high melting point metal layer and expose the high melting point metal layer. This is undesirable because it increases the manufacturing cost of the semiconductor device.
本発明はこのような問題点を解決すべく為されたもので
あり、下層が高融点金属で形成された二層構造のゲート
電極をそのまま配線層にコンタクトさせることができる
ようにすることを目的とするものである。The present invention has been made to solve these problems, and its purpose is to enable a gate electrode with a two-layer structure in which the lower layer is made of a high-melting point metal to be brought into contact with a wiring layer as is. That is.
（Ｅ 問題点を解決するための手段）
本発明半導体装置は上記問題点を解決するため、下層を
高融点金属で形成した二層構造のゲート電極の上層を多
結晶シリコンにより形成したことを特徴とするものであ
る。(E. Means for Solving Problems) In order to solve the above problems, the semiconductor device of the present invention is characterized in that the upper layer of the gate electrode has a two-layer structure in which the lower layer is formed of a high melting point metal and is formed of polycrystalline silicon. That is.
（Ｆ、作用）
本発明ごｂ導体装置によれば、多結晶シリコンが砒素Ａ
ｓ等の不純物に対するマスク機能を果し、耐酸性及び耐
酸化雰囲気性を有するだけでなく高融点金属よりも比抵
抗が高いとはいえ導電性を有するので、上層をエツチン
グして高融点金属層を露出させなくともゲート電極ある
いはそれに一体に連なる配線部分とそれの上に絶縁物を
介して積層され更にコンタクトがとられる配線との間が
電気的に接続されるようにすることが可能である。(F, action) According to the b-conductor device of the present invention, polycrystalline silicon contains arsenic A.
It not only has acid resistance and oxidation resistance, but also conductivity, although the specific resistance is higher than that of high melting point metals. Even without exposing the gate electrode, it is possible to electrically connect the gate electrode or the interconnection part that is integrally connected to the gate electrode with the interconnection that is laminated on top of the gate electrode via an insulator and is in contact with it. .
（Ｇ、実施例） ［第１図乃至′；Ｊ３図］以下、本発
明半導体装置を図示実施例に従って詳細に説明する。(G, Embodiment) [FIGS. 1-'; FIG. J3] Hereinafter, the semiconductor device of the present invention will be described in detail according to the illustrated embodiment.
第１図は本発明半導体装置の一実施例を示す断面図であ
る。FIG. 1 is a sectional view showing an embodiment of the semiconductor device of the present invention.
同図において、１はシリコンＳｉからなるＰ型の半導体
基板、２は半導体基板１表面部の選択酸化により形成さ
れたフィールド絶縁膜、３はゲート絶縁膜、４は例えば
タングステンＷからなる高融点金属層、５は該高融点金
属層４上に形成された多結晶シリコン層で、この高融点
金属層４と多結晶シリコン層５とによってゲート電極が
構成されている。６はソース領域、７はドレイン領域で
、該領域６．７はゲート電極４．５をマスクとする砒ａ
Ａ ｓのイオン打込みにより形成されたものである。In the figure, 1 is a P-type semiconductor substrate made of silicon Si, 2 is a field insulating film formed by selective oxidation of the surface of the semiconductor substrate 1, 3 is a gate insulating film, and 4 is a high melting point metal such as tungsten W. Layer 5 is a polycrystalline silicon layer formed on the high melting point metal layer 4, and the high melting point metal layer 4 and the polycrystalline silicon layer 5 constitute a gate electrode. 6 is a source region, 7 is a drain region, and the region 6.7 is an arsenic region using the gate electrode 4.5 as a mask.
It is formed by As ion implantation.
８は絶縁層である。8 is an insulating layer.
このように、ゲート電極を例えばタングステンからなる
高融点金属層４と多結晶シリコン層５とにより二層構造
にすると、先ず、１へ融点金ｍ層４によりゲート電極及
びそれに一体に連なる配線部分の抵抗値を小さくして高
速性を得ることができる。そして、ゲート電極の仕事関
数が大きくなるのでチャンネルの不純物温度を徒らに高
くすることなく梯勤度を高めることができ、また、トレ
インでの衝突電層が起きにくくなる。In this way, when the gate electrode is formed into a two-layer structure consisting of the high melting point metal layer 4 made of tungsten and the polycrystalline silicon layer 5, first, the melting point gold layer 4 forms the gate electrode and the wiring portion integrally connected thereto. High speed performance can be achieved by reducing the resistance value. In addition, since the work function of the gate electrode becomes large, the degree of scaffolding can be increased without unnecessarily increasing the impurity temperature of the channel, and an impingement layer in the train is less likely to occur.
また、高融点金属層４の表面に砒素Ａｓに対して充分に
マスク効果を有する多結晶シリコン層５が形成されてい
るので、砒′ＡＡＳを不純物としてｔ導体基板ｌの表面
部にゲート電極をマスクとするイオン打込みをしてソー
ス領域６及びトレイン領域フを形成する際に多結晶シリ
コン層５がマスクとしてのｌＩＡ能を充分に果し、砒Ｋ
ＡＳがチャンネル内に入るのを多結晶シリコン層５によ
って有効に防止することができる。そして５．多結晶シ
リコンＪｆｉ５は耐酸化性、耐酸化雰囲気性を有するの
で、基板ｌを酸性の洗浄液で洗浄処理する際には耐酸性
の弱い高融点金属４が洗浄液に侵蝕されるのを防止し、
基板１を酸化雰囲気中におくときは高融点金属４が昇華
等をするのを防止することがてきる。Furthermore, since the polycrystalline silicon layer 5 having a sufficient masking effect against arsenic As is formed on the surface of the high melting point metal layer 4, a gate electrode is formed on the surface of the t-conductor substrate l using arsenic AAS as an impurity. When the source region 6 and the train region are formed by ion implantation as a mask, the polycrystalline silicon layer 5 sufficiently performs the IIA function as a mask, and the arsenic K
Polycrystalline silicon layer 5 can effectively prevent AS from entering the channel. And 5. Polycrystalline silicon Jfi 5 has oxidation resistance and oxidation atmosphere resistance, so when cleaning the substrate 1 with an acidic cleaning liquid, it prevents the high melting point metal 4, which has weak acid resistance, from being corroded by the cleaning liquid.
When the substrate 1 is placed in an oxidizing atmosphere, it is possible to prevent the high melting point metal 4 from sublimating or the like.
そして、多結晶シリコン層５はＰＳＧ膜やタングステン
陽極酸化膜とは異なり導電性を存するので、高融点金属
４と多結晶シリコン層５からなるゲート電極の配線部分
にアルミニウム等からなる配線層を接続するときは第２
図に示すようにゲート電極の配置１１’ｌｌｓ分表面に
そのまま配線層９をコンタクトさせても配線層９とゲー
ト電極との間を電気的に接続することができ、二層構造
のゲート電極の上層をエツチングして下層の高融点金属
層を露出させたうえで配線層を形成することにより配線
層とゲート電極との間を電気的に接続するという面倒な
ことは必要としない。Since the polycrystalline silicon layer 5 has electrical conductivity unlike a PSG film or a tungsten anodic oxide film, a wiring layer made of aluminum or the like is connected to the wiring part of the gate electrode made of the high melting point metal 4 and the polycrystalline silicon layer 5. When doing so, the second
As shown in the figure, even if the wiring layer 9 is brought into contact with the surface of the gate electrode by 11'lls, it is possible to electrically connect the wiring layer 9 and the gate electrode. By etching the upper layer to expose the lower refractory metal layer and then forming the wiring layer, there is no need for the trouble of electrically connecting the wiring layer and the gate electrode.
そして、ゲート電極の配線部分が段差部上に位置し、そ
の部分て７Ｊ３図に示すように高融点金属層４に段切れ
が生じてもそれによって断線が生じることができる。こ
の点について其体的に説明すると、タングステンＷ等の
高融点金属層は一般に蒸着あるいはスパッタリングで形
成され、蒸着あるいはスパッタリングで形成された膜は
ステップカバレージが悪い。従って、高融点金属層が段
差部Ｅ：に位置する部分において段切れする虞れがある
。しかも、若し段切れを起すと従来の場合だと高融点金
属層の上層が絶縁物からなるのでゲート電極が断線して
しまうことになるが、本半導体装置によれば二層構造の
ゲート電極の上層を多結晶シリコンというステップカバ
レージ性の良いＣＶＤ法で形成することがてき且つ導電
性を有する材料で構成するので、段切れした部分間を多
結晶シリコン層５によって電気的に接続することができ
、高融点金属層４の段切れによる断線を防止することが
できる。Further, even if the wiring portion of the gate electrode is located on a stepped portion and a step break occurs in the high melting point metal layer 4 at that portion as shown in Fig. 7J3, a disconnection may occur. To explain this point in detail, a high melting point metal layer such as tungsten W is generally formed by vapor deposition or sputtering, and a film formed by vapor deposition or sputtering has poor step coverage. Therefore, there is a possibility that the high melting point metal layer is broken at the portion located at the step portion E:. Moreover, if a break occurs in the gate electrode, the gate electrode will be disconnected because the upper layer of the high melting point metal layer is made of an insulator in the conventional case, but in this semiconductor device, the gate electrode has a two-layer structure. Since the upper layer is made of polycrystalline silicon, which can be formed by the CVD method with good step coverage and is made of a conductive material, it is possible to electrically connect the separated portions with the polycrystalline silicon layer 5. This makes it possible to prevent wire breakage due to breakage of the high melting point metal layer 4.
尚、上記実施例においてはゲート電極の下層を成す高融
点金属層４がタングステンＷにより形成されていたが、
モリブデンＭｏにより形成するよ’ｔｒ１．イ１ト、に
鳳ｊ＋％ＦｈＬ’ｋｌ＋％”’ｊｔ”ｆ’！−？）１．
％（Ｈ，発明の効果）
以上に述べたように、本発明半導体装置は、高融点金属
層上に多結晶シリコン層を形成してなる二層構造のゲー
ト電極を有することを特徴とするものである。In the above embodiment, the high melting point metal layer 4 forming the lower layer of the gate electrode was formed of tungsten W.
Formed by molybdenum Mo'tr1. I1to, nihoj+%FhL'kl+%"'jt"f'! −? )1.
% (H, Effect of the Invention) As described above, the semiconductor device of the present invention is characterized in that it has a gate electrode with a two-layer structure formed by forming a polycrystalline silicon layer on a high melting point metal layer. It is.
従って、本発明半導体装置によれば、多結晶シリコンが
砒素Ａｓ等の不純物に対するマスク機能を果し、耐酸性
及び耐酸化雰囲気性を有するだけでなく高融点金属より
も比抵抗が高いとはいえ導電性を有するので、上層をエ
ツチングして高融点金属層を露出させなくともゲート電
極あるいはそれに一体に連なる配線部分とそれの上に絶
縁物を介して積層され更にコンタクトがとられる配線層
との間が電気的に接続されるようにすることができる。Therefore, according to the semiconductor device of the present invention, polycrystalline silicon not only functions as a mask against impurities such as arsenic As, but also has acid resistance and oxidizing atmosphere resistance, and has a higher specific resistance than high melting point metals. Because it has conductivity, it is possible to connect the gate electrode or the interconnection part that is integrally connected to the gate electrode and the interconnection layer that is laminated on top of it via an insulator to make further contact, without exposing the high melting point metal layer by etching the upper layer. The two can be electrically connected to each other.
第１図乃至第３図は本発明半導体装置の一つの実施例を
説明するためのもので、第１図は本発明半導体装置の一
つの実施例を示す断面図、第２図はゲート電極（の配線
部分）と別の配線層との接続部を示す断面図、第３図は
ステップカバレージ性についての説明をする断面図、第
４図は従来例の断面図である。
符号の説明
４・・・高融点金属層、
５・・・多結晶シリコン。
第１図
湊ｖｔ：、部乞示オ断面図
第２図
第３図
従来ツリ０暗面図
第４図1 to 3 are for explaining one embodiment of the semiconductor device of the present invention, FIG. 1 is a sectional view showing one embodiment of the semiconductor device of the present invention, and FIG. 2 is a gate electrode ( FIG. 3 is a cross-sectional view for explaining step coverage, and FIG. 4 is a cross-sectional view of a conventional example. Explanation of symbols 4... High melting point metal layer, 5... Polycrystalline silicon. Figure 1: Minato VT: Sectional view Figure 2 Figure 3 Conventional tree 0 dark side Figure 4
Claims (1)
る二層構造のゲート電極を有することを特徴とする半導
体装置(1) A semiconductor device characterized by having a gate electrode with a two-layer structure formed by forming a polycrystalline silicon layer on a high-melting point metal layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27905986A JPS63132479A (en) | 1986-11-22 | 1986-11-22 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27905986A JPS63132479A (en) | 1986-11-22 | 1986-11-22 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63132479A true JPS63132479A (en) | 1988-06-04 |
Family
ID=17605831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27905986A Pending JPS63132479A (en) | 1986-11-22 | 1986-11-22 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63132479A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713267U (en) * | 1993-08-11 | 1995-03-07 | 耕作 上田 | Stirring bar for beverages |
| JP2007048950A (en) * | 2005-08-10 | 2007-02-22 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing same |
-
1986
- 1986-11-22 JP JP27905986A patent/JPS63132479A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713267U (en) * | 1993-08-11 | 1995-03-07 | 耕作 上田 | Stirring bar for beverages |
| JP2007048950A (en) * | 2005-08-10 | 2007-02-22 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08274336A (en) | Polycrystal semiconductor thin-film transistor and its manufacture | |
| EP0018175B1 (en) | Process for producing an electrode on a semiconductor device | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| US4901134A (en) | Semiconductor device and manufacturing method thereof | |
| JPS634683A (en) | Field-effect transistor | |
| JPH02281621A (en) | Semiconductor device and method of forming the same, apparatus for metal deposition and manufacture of metal source | |
| KR100214855B1 (en) | Transistor protecting static electricity and its fabrication process | |
| JPS60123060A (en) | Semiconductor device | |
| JPS63132479A (en) | Semiconductor device | |
| JP3737914B2 (en) | Semiconductor device and manufacturing method thereof | |
| US4060827A (en) | Semiconductor device and a method of making the same | |
| TWI708282B (en) | Fusi gated device and method of forming the same | |
| JPH02280380A (en) | Semiconductor device | |
| JPS61267365A (en) | Semiconductor device | |
| US3686544A (en) | Mosfet with dual dielectric of titanium dioxide on silicon dioxide to prevent surface current migration path | |
| TWI824495B (en) | Semiconductor device and manufacturing method thereof | |
| JP4972822B2 (en) | Method for manufacturing field effect semiconductor device | |
| JP2017168681A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP3095912B2 (en) | Semiconductor integrated circuit device | |
| JPH0587137B2 (en) | ||
| CN115101543A (en) | Semiconductor device and method for manufacturing the same | |
| JPS62183179A (en) | Manufacture of semiconductor integrated circuit device | |
| JPS58197882A (en) | Manufacture of semiconductor device | |
| KR940003292Y1 (en) | Oxide semiconductor device with w layer | |
| JPH0154867B2 (en) |