JPS63110994A - Drive system of pulse-motor - Google Patents

Drive system of pulse-motor

Info

Publication number
JPS63110994A
JPS63110994A JP25429486A JP25429486A JPS63110994A JP S63110994 A JPS63110994 A JP S63110994A JP 25429486 A JP25429486 A JP 25429486A JP 25429486 A JP25429486 A JP 25429486A JP S63110994 A JPS63110994 A JP S63110994A
Authority
JP
Japan
Prior art keywords
transistor
base
drive circuit
clock
winding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25429486A
Other languages
Japanese (ja)
Other versions
JPH0767315B2 (en
Inventor
Satoshi Miyamoto
宮本 悟司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP61254294A priority Critical patent/JPH0767315B2/en
Publication of JPS63110994A publication Critical patent/JPS63110994A/en
Publication of JPH0767315B2 publication Critical patent/JPH0767315B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Stepping Motors (AREA)

Abstract

PURPOSE:To simplify constitution while reducing the noises of a pulse motor by directly controlling a clock applied to the base of a transistor conducting constant-current control by a microprocessor. CONSTITUTION:A first transistor 5 is connected in series with the lower terminal of a winding 6 for a pulse motor. A second transistor 10 is connected in series with the upper terminal of the winding 6. A base drive circuit 4 drives the base of the transistor 5, and a base drive circuit 11 drives the base of the transistor 10. With outputs from a microprocessor 2, a clock CLK1 is input to the base drive circuit 4 through an output port 3, and a clock CLK2 is input to the base drive circuit 11. Constant-current control is performed by the clock CLK2.

Description

【発明の詳細な説明】 〔概要〕 パルス・モータの巻線の上端に第2のトランジスタを直
列接続し、パルス・モータの下端に第1のトランジスタ
を直列接続した定電流駆動型のパルス・モータ駆動方式
において、定電流制御を行う第2のトランジスタのベー
スに印加するクロックをマイクプロセッサによって直接
制御するようにしたものである。
[Detailed Description of the Invention] [Summary] A constant current drive type pulse motor in which a second transistor is connected in series to the upper end of the winding of the pulse motor, and a first transistor is connected in series to the lower end of the pulse motor. In the driving method, the microprocessor directly controls the clock applied to the base of the second transistor that performs constant current control.

〔産業上の利用分野〕[Industrial application field]

本発明は、定電流駆動型のパルス・モータ駆動方式の改
良に関するものである。
The present invention relates to an improvement of a constant current drive type pulse motor drive system.

〔従来の技術〕[Conventional technology]

第5図は従来のパルス・モータ駆動方式の1例を示す図
である。同図において、1はROM、2はマイクロプロ
セッサ、3は出力ポート、4はベース駆動回路、5はト
ランジスタ、6はパルス・モータの巻線、7はダイオー
ドをそれぞれ示している。マイクロプロセッサ1は、出
力ポート3を介してクロックCLKIをトランジスタ5
に送出する。
FIG. 5 is a diagram showing an example of a conventional pulse motor drive system. In the figure, 1 is a ROM, 2 is a microprocessor, 3 is an output port, 4 is a base drive circuit, 5 is a transistor, 6 is a winding of a pulse motor, and 7 is a diode. The microprocessor 1 sends the clock CLKI to the transistor 5 through the output port 3.
Send to.

クロックCLKIはベース駆動回路4によって増幅され
、トランジスタ5のベースに印加される。トランジスタ
5は、クロックCLKIが高レベルになるとオンし、低
レベルになるとオフする。トランジスタ5がオンすると
、巻線6に電流が流れ、トラジスタ5がオフすると、巻
線6とダイオード7とより成る閉ループに電流が流れる
。第6図は第5図の装置におけるクロックCLKIと巻
線電流を示す図である。クロックCLKIの周波数はパ
ルス・モータの速度によって定められるが、第5図の装
置では低速度状態では巻vA5に流れる電流が大きくな
り、余分なトルクが発生すると言う欠点を有している。
Clock CLKI is amplified by base drive circuit 4 and applied to the base of transistor 5. The transistor 5 is turned on when the clock CLKI goes high, and turns off when the clock CLKI goes low. When the transistor 5 is turned on, current flows through the winding 6, and when the transistor 5 is turned off, current flows through the closed loop formed by the winding 6 and the diode 7. FIG. 6 is a diagram showing the clock CLKI and the winding current in the device of FIG. 5. Although the frequency of the clock CLKI is determined by the speed of the pulse motor, the device of FIG. 5 has the disadvantage that at low speeds the current flowing through the winding vA5 increases and extra torque is generated.

第7図は従来のパルス・モータ駆動方式の他側を示す図
である。同図において、8は電流検出用抵抗、9は比較
器、10はトランジスタ、11はベース駆動回路、12
はAND回路、13はダイオードをそれぞれ示している
。比較器9は、抵抗8の両端電圧と基準電圧■、、。、
とを比較し、前者が後者よ、り大なる時に低レベル信号
を出力する。
FIG. 7 is a diagram showing the other side of the conventional pulse motor drive system. In the figure, 8 is a current detection resistor, 9 is a comparator, 10 is a transistor, 11 is a base drive circuit, and 12
1 indicates an AND circuit, and 13 indicates a diode. The comparator 9 compares the voltage across the resistor 8 with the reference voltage. ,
When the former is larger than the latter, a low level signal is output.

比較器9の出力がクロックCLK2となる。AND回路
12には、クロックCLKIとCLK2とが入力される
The output of comparator 9 becomes clock CLK2. The clocks CLKI and CLK2 are input to the AND circuit 12.

AND回路12の出力はベース駆動回路11を介してト
ランジスタ100ベースに印加される。ベース駆動回路
11は、反転機能を有するものである。トランジスタ1
0がオフされると、巻線6とトランジスタ5とダイオー
ド7等より成る閉ループに電流が流れる。トランジスタ
5とトランジスタ10が共にオフすると、ダイオード7
と巻線6とダイオード13を通して電流が流れ、電源に
還流される。第8図は第7図の装置におけるクロックと
巻線電流を示す図である。クロックCLKIが立上がる
と、巻線電流が急激に増大する。巻線電流が設定値を越
えると、比較器9の出力(クロックCLK2)が低レベ
ルになり、AND回路12の出力も低レベル(論理O)
になる。AND回路12の出力が論理Oになると、トラ
ンジスタ10はオフし、巻線電流は低下する。巻線電流
が低下すると、比較器9は高レベルを出力し、これによ
りトランジスタ10は再びオンする。以下、同様な動作
が操り返される。第7図の装置は、電流検出用抵抗8や
比較器9、基準電圧源V、、。、を必要とするため、装
置のコストが増加すると言う欠点を有している。また、
クロックCLK2の周波数が低いとパルス・モータの騒
音が増加するのでクロックCLK2の周波数は大きい方
が好ましいが、第7図の装置ではクロックCLK2の周
波数を任意に決定することは困難である。
The output of the AND circuit 12 is applied to the base of the transistor 100 via the base drive circuit 11. The base drive circuit 11 has an inversion function. transistor 1
When 0 is turned off, current flows through the closed loop consisting of the winding 6, transistor 5, diode 7, etc. When transistor 5 and transistor 10 are both turned off, diode 7
A current flows through the winding 6 and the diode 13, and is returned to the power supply. FIG. 8 is a diagram showing the clock and winding current in the device of FIG. 7. When the clock CLKI rises, the winding current increases rapidly. When the winding current exceeds the set value, the output of the comparator 9 (clock CLK2) becomes a low level, and the output of the AND circuit 12 also becomes a low level (logic O).
become. When the output of the AND circuit 12 becomes logic O, the transistor 10 is turned off and the winding current decreases. When the winding current decreases, comparator 9 outputs a high level, which turns transistor 10 on again. The same operation is repeated below. The device shown in FIG. 7 includes a current detection resistor 8, a comparator 9, and a reference voltage source V. , which has the disadvantage of increasing the cost of the device. Also,
If the frequency of the clock CLK2 is low, the noise of the pulse motor increases, so it is preferable that the frequency of the clock CLK2 is high, but in the device shown in FIG. 7, it is difficult to arbitrarily determine the frequency of the clock CLK2.

〔解決しようとする問題点〕[Problem to be solved]

上述のように、第5図の従来装置は低速時に余分なトル
クが発生すると言う欠点を有し、第7図の従来装置は物
理的構成が大きくなること及びパルス・モータの騒音が
大きくなること等を欠点を有している。
As mentioned above, the conventional device shown in FIG. 5 has the disadvantage that extra torque is generated at low speeds, and the conventional device shown in FIG. 7 has a large physical configuration and a large pulse motor noise. etc., have some drawbacks.

本発明は、この点に鑑みて創作されたものであって、物
理的な構成を小さく出来ると共に、パルス・モータの騒
音を小さく出来るようになったパルス・モータ駆動方式
を提供することを目的としている。
The present invention was created in view of this point, and aims to provide a pulse motor drive system that can reduce the physical configuration and reduce the noise of the pulse motor. There is.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の原理図である。パルス・モータの巻線
6の下端には第1のトランジスタ5が直列接続され、巻
線6の上端には第2のトランジスタ10が直列接続され
ている。ベース駆動回路4はトランジスタ5のベースを
駆動し、ベース駆動回路11はトランジスタ10のベー
スを駆動する。
FIG. 1 is a diagram showing the principle of the present invention. A first transistor 5 is connected in series to the lower end of the winding 6 of the pulse motor, and a second transistor 10 is connected in series to the upper end of the winding 6. Base drive circuit 4 drives the base of transistor 5, and base drive circuit 11 drives the base of transistor 10.

クロックCLKIはベース駆動回路4に人力され、クロ
ックCLK2はベース駆動回路11に人力される。
The clock CLKI is inputted to the base drive circuit 4, and the clock CLK2 is inputted to the base drive circuit 11.

出力ポート3に中には、クロックCLKIのためのラッ
チ及びクロックCLK2のためのラッチがある。マイク
ロプロセッサ2は、これらのラッチにデータを書き込む
ことが出来る。なお、ダイオード7及び13はフライバ
ック処理用ダイオードである。
Inside the output port 3 there is a latch for the clock CLKI and a latch for the clock CLK2. Microprocessor 2 can write data to these latches. Note that the diodes 7 and 13 are diodes for flyback processing.

〔実施例〕〔Example〕

第2図は本発明の1実施例構成を示す図である。 FIG. 2 is a diagram showing the configuration of one embodiment of the present invention.

同図において、14は電源電圧検出回路、15は入力ボ
ートをそれぞれ示している。ベース駆動回路11は出力
ポート3に接続されている。クロッりCLK2は、出力
ポート3の中の所定のラッチ(図示せず)をオン/オフ
することにより、オン/オフされる。電源電圧Vccは
電源電圧検出回路14に入力され、電源電圧検出回路1
4によって測定された電源電圧値は入力ポート15の中
の所定のレジスタ(図示せず)にセットされる。マイク
ロプロセッサ2は、このレジスタの内容を読み取ること
により、電源電圧VCCの値を知ることが出来る。第3
図は第2図の装置におけるクロックと巻線電流とを示す
図である。クロックCLKIが高レベルになると、トラ
ンジスタ5はオンする。クロックCLKIはT0時間だ
け高レベル状態を保持し、その後に低レベルになる。そ
して、所定時間経過後に再び高レベルになる。以下、同
様な動作を繰り返す。クロックCLK2は、クロックC
LKIと同時に立上がり、T、時間だけ高レベル状態を
保持し、その後に低レベル状態になり、12時間経過後
に再び高レベルになり、T5時間後に再び低レベルにな
る。以下、T2の状態、T、の状態が繰り返される。巻
線6を流れる電流■は図示のようになり、略ぼ一定値を
保つ。
In the figure, 14 indicates a power supply voltage detection circuit, and 15 indicates an input port. The base drive circuit 11 is connected to the output port 3. The clock CLK2 is turned on/off by turning on/off a predetermined latch (not shown) in the output port 3. The power supply voltage Vcc is input to the power supply voltage detection circuit 14, and the power supply voltage detection circuit 1
The power supply voltage value measured by 4 is set in a predetermined register (not shown) in input port 15. The microprocessor 2 can know the value of the power supply voltage VCC by reading the contents of this register. Third
The figure is a diagram showing the clock and winding current in the device of FIG. 2. When the clock CLKI becomes high level, the transistor 5 is turned on. The clock CLKI maintains a high level state for a time T0, and then goes to a low level. Then, after a predetermined period of time has elapsed, the level becomes high again. Thereafter, the same operation is repeated. Clock CLK2 is clock C
It rises at the same time as LKI, maintains a high level state for T, time, then becomes a low level state, becomes high level again after 12 hours have elapsed, and becomes low level again after T5 hours. Thereafter, the state of T2 and the state of T are repeated. The current {circle around (2)} flowing through the winding 6 becomes as shown in the figure and maintains a substantially constant value.

第4図は第3図のマイクロプロセッサの処理を示す図で
ある。なお、この例ではパルス・モータはプリンタの印
字ヘッドを駆動するためのものと仮定している。先ず、
電源電圧の値を検出する。
FIG. 4 is a diagram showing the processing of the microprocessor of FIG. 3. Note that this example assumes that the pulse motor is for driving the print head of a printer. First of all,
Detect the value of power supply voltage.

次にANK (英数仮名)印字か、或いは漢字印字かを
調べる。英数仮名印字の場合には、ANK速度テーブル
より電源電圧に応じてオン期間T、。
Next, check whether it is printed in ANK (alphanumeric, kana) or kanji characters. In the case of alphanumeric and kana printing, the on period T is determined according to the power supply voltage from the ANK speed table.

オフ期間下2゜オン期間T3を決定する。また、漢字印
字の場合には、漢字速度テーブルより電源電圧に応じて
オン期間T1.オフ期間下2゜オン期間T3を決定する
The lower 2 degrees of the off period determines the on period T3. In the case of kanji printing, the ON period T1. The lower 2 degrees of the off period determines the on period T3.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によれば、第7
図に示した従来例よりも物理的構成を簡単化出来ると共
にパルス・モータの騒音を少なくすることが出来る。ま
た、第2図ないし第4図に示した実施例によれば、電源
電圧が変化しても常に安定したトルクを発生させること
が出来る。
As is clear from the above explanation, according to the present invention, the seventh
The physical configuration can be made simpler than the conventional example shown in the figure, and the noise of the pulse motor can be reduced. Furthermore, according to the embodiments shown in FIGS. 2 to 4, stable torque can always be generated even if the power supply voltage changes.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理図、第2図は本発明の1実施例の
ブロック図、第3図は第2図の実施例におけるクロック
と巻線電流を示す図、第4図は第3図のマイクロプロセ
ッサの処理を示す図、第5図は従来のパルス・モータ駆
動方式の1例を示す図、第6図は第5図の装置における
クロックと巻線電流を示す図、第7図は従来のパルス・
モータ駆動方式の他側を示す図、第8図は第7図の装置
におけるクロックと巻線電流を示す図である。 1・・・ROM、2・・・マイクロプロセッサ、3・・
・出力ポート、4・・・ベース駆動回路、5・・・トラ
ンジスタ、6・・・パルス・モータの巻線、7・・・ダ
イオード、10・・・トランジスタ、11・・・ベース
駆動回路、13・・・ダイオード、14・・・電源電圧
検出回路、15・・・入力ポート。
Fig. 1 is a diagram showing the principle of the present invention, Fig. 2 is a block diagram of one embodiment of the invention, Fig. 3 is a diagram showing the clock and winding current in the embodiment of Fig. 2, and Fig. 4 is a diagram showing the clock and winding current in the embodiment of Fig. 2. Figure 5 is a diagram showing an example of a conventional pulse motor drive system, Figure 6 is a diagram showing the clock and winding current in the device shown in Figure 5, and Figure 7 is a diagram showing the processing of the microprocessor in Figure 5. is the conventional pulse
FIG. 8 is a diagram showing the other side of the motor drive system, and is a diagram showing the clock and winding current in the device of FIG. 7. 1...ROM, 2...Microprocessor, 3...
- Output port, 4... Base drive circuit, 5... Transistor, 6... Pulse motor winding, 7... Diode, 10... Transistor, 11... Base drive circuit, 13 ...Diode, 14...Power supply voltage detection circuit, 15...Input port.

Claims (1)

【特許請求の範囲】  パルス・モータの巻線(6)と、 巻線(6)の1端に直列接続された第2のトランジスタ
(10)と、 巻線(6)の他端に直列接続された第1のトランジスタ
(5)と、 第2のトランジスタ(10)のベースを駆動するための
ベース駆動回路(11)と、 第1のトランジスタ(5)を駆動するためのベース駆動
回路(4)と、 ベース駆動回路(11)にクロックCLK2を与えるた
めのラッチと、ベース駆動回路(4)にクロックCLK
1を与えるためのラッチを有する出力ポート(3)と、
出力ポート(3)にデータをセットするマイクロプロセ
ッサ(2)と を具備することを特徴とするパルス・モータ駆動方式。
[Claims] A winding (6) of a pulse motor, a second transistor (10) connected in series to one end of the winding (6), and a second transistor (10) connected in series to the other end of the winding (6). a base drive circuit (11) for driving the base of the first transistor (5), a base drive circuit (11) for driving the base of the second transistor (10), and a base drive circuit (4) for driving the first transistor (5). ), a latch for supplying the clock CLK2 to the base drive circuit (11), and a latch for supplying the clock CLK2 to the base drive circuit (4).
an output port (3) with a latch for providing 1;
A pulse motor drive system characterized by comprising a microprocessor (2) that sets data to an output port (3).
JP61254294A 1986-10-25 1986-10-25 Pulse motor drive system Expired - Fee Related JPH0767315B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61254294A JPH0767315B2 (en) 1986-10-25 1986-10-25 Pulse motor drive system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61254294A JPH0767315B2 (en) 1986-10-25 1986-10-25 Pulse motor drive system

Publications (2)

Publication Number Publication Date
JPS63110994A true JPS63110994A (en) 1988-05-16
JPH0767315B2 JPH0767315B2 (en) 1995-07-19

Family

ID=17262973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61254294A Expired - Fee Related JPH0767315B2 (en) 1986-10-25 1986-10-25 Pulse motor drive system

Country Status (1)

Country Link
JP (1) JPH0767315B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429598A (en) * 1990-05-22 1992-01-31 Oki Electric Ind Co Ltd Controlling method for drive of stepping motor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180498A (en) * 1984-02-27 1985-09-14 Fujitsu Ltd Pulse motor drive system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180498A (en) * 1984-02-27 1985-09-14 Fujitsu Ltd Pulse motor drive system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429598A (en) * 1990-05-22 1992-01-31 Oki Electric Ind Co Ltd Controlling method for drive of stepping motor

Also Published As

Publication number Publication date
JPH0767315B2 (en) 1995-07-19

Similar Documents

Publication Publication Date Title
US4168421A (en) Voltage compensating drive circuit for a thermal printer
US4625216A (en) Thermal printhead life extension technique
JPS63110994A (en) Drive system of pulse-motor
JPS5829398A (en) Controller for driving coil of step motor
US6087798A (en) Semiconductor integrated circuit device and disk drive apparatus
KR890005013B1 (en) Senser circuit
JPS5922990Y2 (en) small printer
JP2584009B2 (en) Floppy disk drive
US4800334A (en) Method of analyzing the voltage induced in an exciter coil of a stepping motor
JPS6313009Y2 (en)
JPH0611801Y2 (en) Thermal head drive
JP4179657B2 (en) Floppy disk drive device
JPS61242856A (en) Printing controlling device
JPS59194874A (en) Thermal head driver
JPH03121549U (en)
JPS6029816A (en) Inductive load constant-current driving circuit
KR900008479Y1 (en) Circuit for driving printer head
KR960014158B1 (en) Apparatus for generating the print signal
KR900008732Y1 (en) Generating circuit of disc changeing signal
JPH04103359A (en) Print head driving system
KR910005678Y1 (en) Control circuit of stepping motor for fdd
KR960032140A (en) Reset Detection Circuit Using External Pulse
JPS6013280Y2 (en) Step motor drive control circuit
JPS59195995U (en) Stepping motor drive device
JPH06143657A (en) Magnetic card reader/writer

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees