JPS63110805A - Programmable gain amplifier - Google Patents

Programmable gain amplifier

Info

Publication number
JPS63110805A
JPS63110805A JP25619786A JP25619786A JPS63110805A JP S63110805 A JPS63110805 A JP S63110805A JP 25619786 A JP25619786 A JP 25619786A JP 25619786 A JP25619786 A JP 25619786A JP S63110805 A JPS63110805 A JP S63110805A
Authority
JP
Japan
Prior art keywords
pulse
pulse width
duty ratio
gain
filter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25619786A
Other languages
Japanese (ja)
Inventor
Ushio Date
伊達 潮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP25619786A priority Critical patent/JPS63110805A/en
Publication of JPS63110805A publication Critical patent/JPS63110805A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To reduce the number of parts by operating a gate means with the aid of a pulse obtained by modulating pulse width outputted from a pulse width modulation means, permitting a filter circuit to amplify an input voltage fetched from the gate means and regarding it as an output voltage. CONSTITUTION:If a duty ratio setting means 10 is set so as to generate a reference voltage Vref, a comparator 22 in the pulse width modulation circuit 20 modulates a triangular wave W with a period T into a pulse P with a pulse width tON due to the level of the voltage Vref, changes over a switch 30 with the aid of the pulse P and drives an active filter circuit 40. It converts a pulse string composed of an input voltage Vi and a peak value Vi at a ground level into a current satisfying V01 =D.Vi according to the duty ratio D, simultaneously gives K-fold gains, and outputs an output voltage satisfying V0=K.D.Vi. Thus the gain can be made highly accurate.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、入力電圧のレベルに応じてゲイン(増幅度
)′f:変化させることができるプログラマブル・ゲイ
ン・アンプに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a programmable gain amplifier whose gain (amplification degree) 'f: can be changed depending on the level of input voltage.

〔従来の技術〕[Conventional technology]

・1+回路においては、入力電圧のレベルに応じ増幅回
路のゲインを変化させることができるアンプが要望され
ている。
- In the 1+ circuit, there is a demand for an amplifier that can change the gain of the amplifier circuit depending on the level of the input voltage.

しかし、このようなアンプは、ゲインが正確に把握でき
るものでなければならない。
However, in such an amplifier, the gain must be accurately known.

第4図は上記した従来のアンプの一例を示すブロック図
であり、1はオペアンプ、Ri、Rf工〜Rfn およ
びRsは抵抗、81〜Snはスイッチを示す。そして、
vlは入力電圧、vOは出力電圧を示す。
FIG. 4 is a block diagram showing an example of the above-mentioned conventional amplifier, where 1 is an operational amplifier, Ri, Rfn and Rs are resistors, and 81 to Sn are switches. and,
vl represents the input voltage, and vO represents the output voltage.

次に、動作について説明する。Next, the operation will be explained.

第4図のように構成されている従来のアンプは、図示を
省略した中央処理装置(CPU)等の出力によって投入
するスイッチ81〜5nt−切り換えることにより、 Rfi Vo=(1+(/R,))Vi      、、、、、
、(1)ただし、Rfi:Rf□、Rf21・・−、R
fnで入力電圧Vtのレベルに応じてゲインを変えた出
力電圧Voを得ることができる。
In the conventional amplifier configured as shown in FIG. 4, Rfi Vo=(1+(/R,) )Vi,,,,,,
, (1) However, Rfi: Rf□, Rf21...-, R
With fn, it is possible to obtain an output voltage Vo whose gain is changed according to the level of the input voltage Vt.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のアンプは以上のように構成されているので、1つ
のゲインに対して、例えばスイッチS1゜抵抗R1が最
低1つずつ必要となるなめにゲインを細分化して構成す
ると、部品点数が多くなり、ゲインをきめ細分化するこ
とは現実的に不可能となる。
Conventional amplifiers are configured as described above, so if the gain is divided into sections such that, for example, at least one switch S1 and resistor R1 are required for one gain, the number of components will increase. , it becomes practically impossible to fine-grain the gain.

また、リレー接点、アナログ拳スイッチ等のスイッチS
工〜Snを用いると、スイッチS工〜Snには一定しな
いオン抵抗r1〜rnがある九め、各オン抵抗r1〜r
nがゲインに影響を与えるので、ゲインを第Tl+式で
簡単に求めることができず、Vo=(1+ ((Rf 
1 +r 1 yRs 〕) V i  ・=(2)た
だし、rl:rl+r’2+”・・”*rnとなる。し
九がって、各オン抵抗r工〜rnによって設定したゲイ
ンにばらつきが発生する等の問題点があつな。
In addition, switches S such as relay contacts and analog fist switches are also available.
When using S~Sn, the switches S~Sn have non-constant on-resistances r1~rn.9th, each on-resistance r1~r
Since n affects the gain, the gain cannot be easily determined using the Tl+ formula, and Vo=(1+ ((Rf
1 +r 1 yRs ]) V i .=(2) However, rl:rl+r'2+"..."*rn. As a result, there are problems such as variations in the set gains depending on the on-resistances r to rn.

この発明は、上記のような問題点を解消するためになさ
れたもので、少ない部品点数で構成でき、ゲインの高精
度化、細分化を可能とするプログラマブル・ゲイン・ア
ンプを得ることを目的とする。
This invention was made in order to solve the above-mentioned problems, and its purpose is to obtain a programmable gain amplifier that can be constructed with a small number of parts and that allows for high precision gain and fine segmentation. do.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係るプログラマブルのゲイン−アンプは、デ
ユーティ比設定手段の出力によってパルス幅を変調する
パルス幅変調手段から出力されるパルスのデユーティ比
に応じて入力電圧を、ゲート手段を介して所定のゲイン
を有するフィルタ回路に取り入れる構成としたものであ
る。
The programmable gain amplifier according to the present invention modulates the pulse width with the output of the duty ratio setting means, and adjusts the input voltage to a predetermined gain via the gate means according to the duty ratio of the pulse output from the pulse width modulation means. The configuration is such that it can be incorporated into a filter circuit having a

〔作用〕[Effect]

この発明におけるプログラマブル・ゲイン・アンプは、
パルス幅変調手段から出力されるパルス幅を変調された
パルスでゲート手段を動作させ、ゲート手段を介して取
り入れた入力電圧をフィルタ回路で増幅して出力電圧と
する。
The programmable gain amplifier in this invention is
The gate means is operated by a pulse whose pulse width is modulated, which is output from the pulse width modulation means, and the input voltage taken in through the gate means is amplified by the filter circuit to produce an output voltage.

〔実施例〕〔Example〕

第1図はこの発明の一実施例によるプログラマブル・ゲ
イン・アンプを示すブロック図で、第4図と同一部分に
は同一符号が付しである。
FIG. 1 is a block diagram showing a programmable gain amplifier according to an embodiment of the present invention, and the same parts as in FIG. 4 are given the same reference numerals.

第1図において、10はデユーティ比設定手段を示し、
例えば基準電圧Vreft−発生する直流電圧発生回路
で構成されている。20はパルス幅変調手段としてのパ
ルス幅変調回路を示し、三角波発生回路21と、デユー
ティ比設定手段10、三角波発生回路21の出力を入力
とするコンパレータ22で構成されている。30はゲー
ト手段としてのスイッチを示し、パルス幅変調回路20
から出力されるパルスによって接片30rが接点30a
または30b側へ切シ換えられるものである。40は、
例えばゲインKtWするフィルタ回路としての能動フィ
ルタ回路を示し、オペアンプ1.抵抗R1,Rf、Rs
、=fンデンサC、C2で構成されている。R工、R2
およびR9は抵抗を示す。
In FIG. 1, 10 indicates a duty ratio setting means,
For example, it is constituted by a DC voltage generation circuit that generates a reference voltage Vreft-. Reference numeral 20 denotes a pulse width modulation circuit as a pulse width modulation means, which is composed of a triangular wave generation circuit 21, a duty ratio setting means 10, and a comparator 22 which receives the output of the triangular wave generation circuit 21 as input. 30 indicates a switch as gate means, and the pulse width modulation circuit 20
The contact piece 30r is connected to the contact point 30a by the pulse output from the
Alternatively, it can be switched to the 30b side. 40 is
For example, an active filter circuit as a filter circuit with a gain of KtW is shown, and an operational amplifier 1. Resistance R1, Rf, Rs
, =f, and consists of capacitors C and C2. R engineering, R2
and R9 indicates resistance.

次に、動作について説明する。Next, the operation will be explained.

第1図のように構成されているこの発明のプログラマブ
ル・ゲイン・アンプは、第2図aに点線で示すような基
準電圧Vreft−発生するようにデユーティ比設定手
段1(l設定すると、この基準電圧Vrefはパルス幅
変調回路20のコンパレータ22に三角波発生回路21
の出力(第2図aに示す三角波W)とともに供給される
。基準電圧Vrefと三角波Wが供給されるコンパレー
タ22は、基準電圧Vrefのレベルによって周期Tの
三角波Wt−第2図bK示すパルス幅t。NのパルスP
に変調し、このパルスPによってスイッチ30を、例え
ばパルスPの論理Jlのときに接片30rを接点30a
側へ切)換えて能動フィルタ回路40に入力電圧Vtを
与え、パルスPの論理′06のときに接片30rを接点
30b側へ切り換えて能動フィルタ回路4Gにグランド
・レベルを与えるように駆動する。能動フィルタ回路4
0は、入力電圧vl、グランド・レベルで構成される第
2図Cに示す波高値V1のパルス列をデユーティ比D(
D==+toN/T)に応じてV。、=D@V1の直流
に整流、平滑して変換すると同時に、K倍の利得を与え
、vo=に@D−vlの出力電圧を出力する。
The programmable gain amplifier of the present invention configured as shown in FIG. The voltage Vref is applied to the comparator 22 of the pulse width modulation circuit 20 and the triangular wave generation circuit 21.
(triangular wave W shown in FIG. 2a). The comparator 22 to which the reference voltage Vref and the triangular wave W are supplied has a triangular wave Wt with a period T - a pulse width t shown in FIG. 2bK, depending on the level of the reference voltage Vref. N pulse P
The switch 30 is modulated by this pulse P, for example, when the logic Jl of the pulse P is, the contact piece 30r is changed to the contact point 30a.
When the pulse P is logic '06, the contact 30r is switched to the contact 30b side and driven to provide the ground level to the active filter circuit 4G. . Active filter circuit 4
0 is the duty ratio D(
V according to D==+toN/T). , =D@V1 is rectified, smoothed, and converted into direct current, and at the same time, a gain of K times is given, and an output voltage of @D-vl is outputted to vo=.

なお、デユーティ比りはθ〜1であって、分解能をも示
し、このデユーティ比りをデユーティ比設定手段10で
細分化して設定することによシ、きめ細かいゲインを得
ることができる。
Note that the duty ratio is θ˜1, which also indicates resolution, and by dividing and setting this duty ratio in the duty ratio setting means 10, a finely tuned gain can be obtained.

この発明のプログラマブル・ゲイン・アンプは上記のよ
うに構成されているので、少ないスイッチ、抵抗等の部
品点数で構成できるとともに、高精度のゲインを得るこ
とができる。また、デューティ比設定手段10によって
デユーティ比りを細かく、かつ、簡単に設定できるので
、ゲインの細分化が可能になる。
Since the programmable gain amplifier of the present invention is configured as described above, it can be configured with a small number of components such as switches and resistors, and a highly accurate gain can be obtained. Further, since the duty ratio can be set finely and easily by the duty ratio setting means 10, it is possible to subdivide the gain.

第3図はこの発明の他の実施例を示すフィルタ回路のみ
の回路図であり、50はフィルタ回路を示し、受動フィ
ルタ回路51と、増幅回路52で構成されている。受動
フィルタ回路51は、抵抗R,,R,と、コンデンサc
、、c、で構成されている。増幅回路52は、オペアン
プ1と、抵抗3f、Rsで構成されている。
FIG. 3 is a circuit diagram showing only a filter circuit according to another embodiment of the present invention. Reference numeral 50 indicates a filter circuit, which is composed of a passive filter circuit 51 and an amplifier circuit 52. The passive filter circuit 51 includes resistors R,,R, and a capacitor c.
,,c,. The amplifier circuit 52 includes an operational amplifier 1, resistors 3f, and Rs.

第3図に示す構成としたフィルタ回路50を第1図に示
す能動フィルタ回路40と置換しても、第1図の実施例
と同様な動作となり、同等の効果が得られる。
Even if the filter circuit 50 having the configuration shown in FIG. 3 is replaced with the active filter circuit 40 shown in FIG. 1, the operation is similar to that of the embodiment shown in FIG. 1, and the same effect can be obtained.

なお、上記した実施例はパルス幅変調回路20を三角波
発生回路21と=ンパレータ22で構成し九が、同様に
機能する、例えばディジタル・カクンタとディジタル・
コンパレータで構成してもよい。ま九、ゲート手段とし
てスイッチ31を示したが、同様に機能する、例えばチ
ョッパ回路等であってもよい。
In the above embodiment, the pulse width modulation circuit 20 is composed of a triangular wave generation circuit 21 and an amparator 22.
It may also be configured with a comparator. Although the switch 31 is shown as the gate means, it may be a chopper circuit or the like that functions similarly.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明のプログラマプJv11
ゲイン・アンプは、デユーティ比設定手段の出力によっ
てパルス幅を変調するパルス幅変調手段から出力される
パルスのデユーティ比に応じて入力電圧を、ゲート手段
を介してフィルタ回路に取り入れて所定のゲインで増幅
する構成としたので、少ない部品点数で構成できるとと
もに、ゲインを高精度にすることができる。また、デユ
ーティ比設定手段でデユーティ比を細かく、かつ、簡単
に設定できるので、ゲイ/の細分化が可能になる等の効
果がある。
As explained above, the programmer map Jv11 of the present invention
The gain amplifier modulates the pulse width with the output of the duty ratio setting means. The input voltage is inputted into the filter circuit via the gate means in accordance with the duty ratio of the pulse output from the pulse width modulation means, and the pulse width is modulated by the output of the duty ratio setting means. Since it is configured to amplify, it can be configured with a small number of parts and the gain can be made highly accurate. Further, since the duty ratio can be set finely and easily by the duty ratio setting means, it is possible to subdivide the gay/gay ratio.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例によるプログラマブル・ゲ
イン・アンプを示すブロック図、@2図a−CFi動作
を説明するための波形図、第3図はこの発明の他の実施
例を示すフィルタ回路のみの回路図、第4図は従来のア
ンプを示す回路図である。 図中、1はオペアンプ、10はデユーティ比設定手段、
20はパルス幅変調回路、21は三角波発生回路、22
はコンパレータ、30はスイッチ、40は能動フィルタ
回路、vlは入力電圧、v。 は出力電圧を示す。 特許出願人   山武ハネウェル株式会社第1図 、40
Fig. 1 is a block diagram showing a programmable gain amplifier according to an embodiment of the present invention, @ Fig. 2 is a waveform diagram for explaining CFi operation, and Fig. 3 is a filter showing another embodiment of the invention. FIG. 4 is a circuit diagram showing a conventional amplifier. In the figure, 1 is an operational amplifier, 10 is a duty ratio setting means,
20 is a pulse width modulation circuit, 21 is a triangular wave generation circuit, 22
is a comparator, 30 is a switch, 40 is an active filter circuit, vl is an input voltage, and v. indicates the output voltage. Patent applicant: Yamatake Honeywell Co., Ltd. Figure 1, 40

Claims (1)

【特許請求の範囲】[Claims] デューティ比設定手段と、このデューティ比設定手段の
出力によつてパルス幅を変調するパルス幅変調手段と、
このパルス幅変調手段から出力されるパルスのデューテ
ィ比に応じて入力電圧を取り入れるゲート手段と、この
ゲート手段が取り入れた前記入力電圧を所定のゲインで
増幅して出力電圧とするフィルタ回路とを備えたプログ
ラマブル・ゲイン・アンプ。
a duty ratio setting means; a pulse width modulation means for modulating the pulse width by the output of the duty ratio setting means;
The gate means takes in an input voltage according to the duty ratio of the pulse output from the pulse width modulation means, and the filter circuit amplifies the input voltage taken in by the gate means with a predetermined gain to obtain an output voltage. Programmable gain amplifier.
JP25619786A 1986-10-28 1986-10-28 Programmable gain amplifier Pending JPS63110805A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25619786A JPS63110805A (en) 1986-10-28 1986-10-28 Programmable gain amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25619786A JPS63110805A (en) 1986-10-28 1986-10-28 Programmable gain amplifier

Publications (1)

Publication Number Publication Date
JPS63110805A true JPS63110805A (en) 1988-05-16

Family

ID=17289258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25619786A Pending JPS63110805A (en) 1986-10-28 1986-10-28 Programmable gain amplifier

Country Status (1)

Country Link
JP (1) JPS63110805A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185107A (en) * 1988-12-05 1990-07-19 American Teleph & Telegr Co <Att> Amplifier gain control circuit
JP2010503346A (en) * 2006-09-07 2010-01-28 ナショナル セミコンダクタ コーポレイション Gain adjustment for programmable gain amplifiers.
CN102332923A (en) * 2011-07-25 2012-01-25 中国科学院声学研究所 Sigma-delta modulator in analog to digital converter
JP2012217223A (en) * 2012-08-17 2012-11-08 Asahi Kasei Electronics Co Ltd Variable gain inverting amplifier circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185107A (en) * 1988-12-05 1990-07-19 American Teleph & Telegr Co <Att> Amplifier gain control circuit
JP2010503346A (en) * 2006-09-07 2010-01-28 ナショナル セミコンダクタ コーポレイション Gain adjustment for programmable gain amplifiers.
CN102332923A (en) * 2011-07-25 2012-01-25 中国科学院声学研究所 Sigma-delta modulator in analog to digital converter
JP2012217223A (en) * 2012-08-17 2012-11-08 Asahi Kasei Electronics Co Ltd Variable gain inverting amplifier circuit

Similar Documents

Publication Publication Date Title
US4442407A (en) Two loop automatic level control for power amplifier
US3735274A (en) Thermocouple signal amplifier
US4441081A (en) Switching power driving circuit arrangement
JPH05267585A (en) Amplifier
JPS5911997B2 (en) signal sampling circuit
KR790001773B1 (en) Amplifier employing complementary field effect transistors
JPS63110805A (en) Programmable gain amplifier
US4980584A (en) Multi-stage wideband successive detection logarithmic amplifier
JP2560542B2 (en) Voltage-current conversion circuit
KR890017864A (en) Amplifier
EP0175853A2 (en) Rectifier circuit
US5351011A (en) Low noise, low distortion MOS amplifier circuit
CA1234190A (en) Am pulse duration modulator
JPS59104827A (en) Integrated circuit for analog-digital conversion
US5969568A (en) Power output element of an amplifier/transmitter
JPH051646B2 (en)
JP2707581B2 (en) Switching stabilized power supply
JPS5819860Y2 (en) limiter circuit
US4471315A (en) Differential amplifier circuit
SU392427A1 (en) DEVICE FOR MEASURING THE RELATION OF TWO STRESSES
JPS56134829A (en) Pulse width modulating circuit
JPS63253706A (en) Differential circuit
US4525679A (en) High gain amplifying stage by output conductance cancellation
SU881978A1 (en) Device for automatic control of amplification
GB1416237A (en) Electronic controller with remote adjustment