JPS63108266A - Terminal connecting mechanism - Google Patents
Terminal connecting mechanismInfo
- Publication number
- JPS63108266A JPS63108266A JP61255099A JP25509986A JPS63108266A JP S63108266 A JPS63108266 A JP S63108266A JP 61255099 A JP61255099 A JP 61255099A JP 25509986 A JP25509986 A JP 25509986A JP S63108266 A JPS63108266 A JP S63108266A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- board
- terminal
- terminals
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 abstract description 36
- 238000000576 coating method Methods 0.000 abstract description 2
- XBBZAULFUPBZSP-UHFFFAOYSA-N 2,4-dichloro-1-(3-chlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=CC=CC(Cl)=C1 XBBZAULFUPBZSP-UHFFFAOYSA-N 0.000 abstract 4
- 239000000523 sample Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 101100008046 Caenorhabditis elegans cut-2 gene Proteins 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】 〔発明の目的〕 （ｇ梁上の利用分野） この発明は、端子接続機構に関する。[Detailed description of the invention] [Purpose of the invention] (Application field on g beam) The present invention relates to a terminal connection mechanism.
（従来の技術）
端子接続機構は、例えば半導体ウェハプローバインサー
トリングに用いられるメジャリングアッシーとして実開
昭６ｏ−１０９０５６号公報に記載され周知である。す
なわち、プローブ針を取着したプローブカードと測定用
検査回路を電気的に接続するための機構であり、測定用
検査回路基板の回路パターンに接続したパフォーマンス
ポードに接触ピンでコンタクトボードに接触させ、パフ
ォーマンスポードからプローブカードソケットに配線し
、プローブカードソケットとプローブカードを接触させ
たものである。(Prior Art) A terminal connection mechanism is well known and is described in Japanese Utility Model Application Publication No. 1983-109056 as a measuring assembly used, for example, in a semiconductor wafer probe insert ring. In other words, it is a mechanism for electrically connecting the probe card with the probe needle attached to the measurement test circuit, and the performance port connected to the circuit pattern of the measurement test circuit board is brought into contact with the contact board using a contact pin. Wires are wired from the performance port to the probe card socket, and the probe card socket and probe card are brought into contact.
（発明が解決しようとする問題点）
ＩＣの高集積化が技術革新に伴ない著しく発達しており
、この技術により出来たＩＣを測定する技術も対応要求
される。このような高集積化ということは、ＩＣ！−構
成する端子数が増加することであり収容素子数の増加は
１チツプあたりの電極パッド数の増加となる。この電極
パッド数の増加はプローブ針数を増加させる必要がある
。(Problems to be Solved by the Invention) High integration of ICs has progressed significantly with technological innovation, and a technology for measuring ICs made using this technology is also required. This kind of high integration means IC! -The number of configured terminals increases, and an increase in the number of housed elements means an increase in the number of electrode pads per chip. This increase in the number of electrode pads requires an increase in the number of probe needles.
しかしながら、従来のメジャリングアッシーはリング状
端子板に印刷回路が各端子に形成され、現在においては
端子数の増加は困難とされている。However, in the conventional measuring assembly, a printed circuit is formed on each terminal on a ring-shaped terminal plate, and it is currently difficult to increase the number of terminals.
対策としてリング状端子の大きなものを用いることが考
えられるが操作性などの点から限界があり端子板を大き
くすることはできない状況にある。As a countermeasure, it may be possible to use larger ring-shaped terminals, but there is a limit in terms of operability, and it is not possible to increase the size of the terminal board.
この発明は上記点を改善するためになされたもので、端
子板を大きくすることなく端子数の増加を可能にした端
子接続機構を提供するものである。The present invention was made to improve the above-mentioned problems, and provides a terminal connection mechanism that allows the number of terminals to be increased without increasing the size of the terminal board.
（問題を解決するための手段）
この発明は、少なくとも一方面側に突出した端子が夫々
絶縁して多数理め込まれた端子基板と。(Means for Solving the Problems) The present invention provides a terminal board in which a large number of terminals protruding from at least one surface are embedded, each insulating.
この端子基板の上記突出端子に印刷回路の端子を電気的
導通する如く直接取着された補助回路基板とを具備して
なることを特徴とする端子接続機構を得るものである。The present invention provides a terminal connection mechanism characterized in that it comprises an auxiliary circuit board that is directly attached to the protruding terminals of the terminal board so as to electrically connect the terminals of the printed circuit.
（作 用）
端子基板に埋め込まれた端子に補助回路基板印刷回路の
端子を電気的接続状態を維持して取着する。端子基板の
面積を大きくすることなく埋め込み端子数の増加を可能
にした端子接続機構を得ることができる効果がある。(Function) Attach the terminals of the auxiliary circuit board printed circuit to the terminals embedded in the terminal board while maintaining electrical connection. This has the effect of providing a terminal connection mechanism that allows the number of embedded terminals to be increased without increasing the area of the terminal board.
特に半導体ウェハプローバインサートリング用″メジャ
リングアッシーにおいては高集積化半導体ウェハに対応
したウェハ検査を可能にする効果がある。Particularly, in a "measuring assembly" for a semiconductor wafer probe insert ring, it is effective in enabling wafer inspection compatible with highly integrated semiconductor wafers.
即ち、端子設定部に設けるべき印刷回路を補助印刷回路
基板を設けて、端子数を増加させた構造を得るものであ
る。That is, a structure in which the number of terminals is increased by providing an auxiliary printed circuit board for the printed circuit to be provided in the terminal setting section is obtained.
（実施例）
次に本発明端子接続機構を半導体ウェハプローバインサ
ートリング用メジャリングアッシーに適用した実施例を
図を参照して説明する。絶縁性の端子基板例えば厚さ６
ｏｍ、直径２１０ｒＩｎの円形の中央を円形例えば１１
ｏｆｆｉｎ部を切り抜いた幅５０ｍのリング型の第１の
基板（１０）が設けられている。この基板（１０）より
小径の絶縁性の端子基板例えば厚さ６＋ｍ＋、直径１６
５ｍ＋の円形の中央を円形例えば８５＋ｎ部を切り抜い
た幅４０ｍのリング型の第２の基板（１１）が設けられ
ている。これら基板（１０） （１１）には必要に応じ
て補助回路基板を介して電気的に導通可能なように接続
配線されている。(Example) Next, an example in which the terminal connection mechanism of the present invention is applied to a measuring assembly for a semiconductor wafer probe insert ring will be described with reference to the drawings. Insulating terminal board, e.g. thickness 6
om, the center of a circle with a diameter of 210rIn is a circle, for example, 11
A ring-shaped first substrate (10) with a width of 50 m is provided, with the offfin portion cut out. An insulating terminal board with a smaller diameter than this board (10), for example, thickness 6+m+, diameter 16
A ring-shaped second substrate (11) with a width of 40 m is provided by cutting out a circle, for example, an 85+n part, from the center of a 5 m+ circle. These substrates (10) and (11) are connected and wired via an auxiliary circuit board as necessary so as to be electrically conductive.
まず上記第１の基板（１０）について説明する。第３図
（Ａ）に示す４つの切込みについて説明する。First, the first substrate (10) will be explained. The four cuts shown in FIG. 3(A) will be explained.
この切込みにはインカーを取付けるためのものである。This notch is for attaching an inker.
即ち被測定体である半導体ウェハに規則的に形成された
半導体チップがプローブ装置により電気的諸特性を検査
した結果、不良と判定された場合、その不良チップにマ
ーク例えばインクを付ける。That is, when a semiconductor chip regularly formed on a semiconductor wafer, which is an object to be measured, is determined to be defective as a result of testing various electrical characteristics with a probe device, a mark, for example, ink, is placed on the defective chip.
このマークを付ける機構例えばインカーを設置可能なよ
うに９０°の間隔を設けて上記第１の基板（ｌＯ）周縁
部切り込み例えば幅約１０ｒｍ、長さ約３０ｍｍの切り
込みの形成されてなるインカー取付は部（１３）が第３
図に示す如く４箇所形成されている。A mechanism for attaching this mark is, for example, an inker installation method in which incisions are formed on the peripheral edge of the first substrate (lO) at 90° intervals so that the inker can be installed. Part (13) is the third
As shown in the figure, four locations are formed.
第１の基板（１０）の上方（１０ａ ）には、テストヘ
ッド（４０）に設けられた電気的諸特性を測定する回路
の形成された回路基板に導通しているパフォーマンスポ
ード（４１）の回路配列パターンに対応した位置にポゴ
ピン（１５）が基板上方（１０ａ）に向けて例えば７１
ｍ＋垂直に突出して形成されている。Above the first board (10) (10a) is a circuit of a performance port (41) that is connected to a circuit board on which a circuit for measuring various electrical characteristics is formed, which is provided on the test head (40). A pogo pin (15) is placed at a position corresponding to the array pattern, for example, 71 toward the top of the board (10a).
m+ is formed to protrude vertically.
ポゴピン（１５）は、基板中心点から上記インカー取付
は部（１３）を除いた第１の基板（１０）の上方（１０
ａ）に第３図に示す如く放射状に同角度間隔を設けて、
ｆ５１の基板（１０）の内端点から例えば１３ｎ１１、
外端点から例えば１’７ｏｎの中央部間隔２０ｏｎに、
４ＩＩＷＩ＋の間隔ごとに６本のポゴピン（１５）を１
列とした。ポゴピン列（１６）を形成しており、インカ
ー取付は部（１３）とインカー取付は部（１３）の間に
は１６ポゴピン列（１６）すなわちポゴピン（１５）９
６本、第１の基板（１０）の上方（１０ａ）には合計で
３８４本のポゴピン（１５）が配列されている。The pogo pin (15) is connected to the upper part (10
a) with the same angular intervals radially as shown in Figure 3,
For example, 13n11 from the inner end point of the board (10) of f51,
For example, from the outer end point to the center part spacing of 1'7on, 20on,
1 6 pogo pins (15) for every 4IIWI+ spacing
I made a row. A pogo pin row (16) is formed, and there are 16 pogo pin rows (16), that is, pogo pins (15) and 9 between the inker mounting part (13) and the inker mounting part (13).
A total of 384 pogo pins (15) are arranged above the first substrate (10) (10a).
このポゴピン（１５）は、第１の基板（１０）の下方（
１０ｂ）より基板上端まで貫通している有底筒状ソケッ
ト（１７）長さ例えば１５ｎｙｎに挿入保持されている
。This pogo pin (15) is located below the first substrate (10) (
A bottomed cylindrical socket (17) penetrating from 10b) to the upper end of the board is inserted and held to a length of, for example, 15 nyn.
このポゴピン（１５）はパフォーマンスポード（４ｔ）
ａ定の時の接触を容易にする為と夫々の基板の保守の為
に例えば５ｒｒｎ上下動可能で適当な弾力性を持ち復帰
可能な構成である。This pogo pin (15) is a performance port (4t)
In order to facilitate contact when the a is fixed and to maintain each board, the structure is such that it can be moved up and down, for example, by 5 rrn, and has appropriate elasticity and can be returned to its original state.
例えばポゴピン（１５）外側先端にスプリングを内蔵す
ることにより構成できる。For example, it can be constructed by incorporating a spring in the outer tip of the pogo pin (15).
第１の基板（１０）の下方（１０ｂ）に１０ｎｎ程度垂
直に突出しているソケット（１７）は、ポゴピン列（１
６）に相応しているので、第１の基板（１０）の下方（
１０ｂ）でポゴピン列（１６）と同様に１列６本のソケ
ット列を形成している。The socket (17) vertically protrudes by about 10 nn below the first board (10).
6), the lower part of the first substrate (10) (
10b) forms a socket row with six sockets in one row, similar to the pogo pin row (16).
このソケット列に相応するように補助回路基板例えばガ
ラスエポキシで構成された第２図に示すごときＰ ＣＢ
（Ｐｒｉｎｔ Ｃ１ｒｃｕｉｔ Ｂｏａｒｄ）（２５
）上記各ソケット列に取着されている。このＰ ＣＢ
（２５）は大きさ例えば縦７ｍ、横３０ｏｍ、厚さ１ｍ
の小さな印刷回路基板であり、その−側面（２６）には
上記ソケット列に取着例えばハンダ付けされる。この状
態を第３図（Ｂ）に示す。この枯造は、Ｐ ＣＢ （２
５）に保持されたコネクタ（１９）を第１の基板（１０
）に設けられた上記ソケット（１７）に嵌込みコンタク
トをとっている。 Ｐ ＣＢ （２５）には第２図（Ａ
）に示す如く幅方向両端に例えば直径１．５＋１１１１
の穴（２４ａ）が形成され、その穴（２４ａ）の間、直
径例えばＩＩｍの穴３つ（２４ｂ）を縦列としたものを
７列と、直径例えば２膿の穴２つ（２４ｃ）を縦列とし
たものを６列とが交互に構成されている。又コネクタを
取り付けた一側面（２６）の逆面（２７）には回路配線
が形成されている。An auxiliary circuit board such as the one shown in FIG.
(Print C1rcuit Board) (25
) Attached to each socket row above. This PCB
(25) is, for example, 7m long, 30om wide, and 1m thick.
a small printed circuit board whose negative side (26) is attached, e.g., soldered, to the socket array. This state is shown in FIG. 3(B). This dry structure is P CB (2
5) and the connector (19) held by the first board (10).
) to form a contact by fitting into the socket (17) provided in the socket (17). P CB (25) is shown in Figure 2 (A
), for example, the diameter is 1.5+1111 at both ends in the width direction.
holes (24a) are formed, and between the holes (24a), there are 7 rows of 3 holes (24b) with a diameter of, for example, IIm, and 7 rows of 2 holes (24c) with a diameter of, for example, 2 mm. 6 rows are arranged alternately. Further, circuit wiring is formed on the opposite side (27) of one side (26) to which the connector is attached.
このＰ ＣＢ （２５）は、ソケット１列（１８）に１
枚が必要である。すなわち、インカー取付は部（１３）
とインカー取付は部（１３）の間に１６枚、第１の基板
（１０）全体で６４枚のＰ ＣＢ （２５）が第１の基
板（１０）の下方（１０ｂ）に垂直に設置されている。This PCB (25) has one socket per row (18).
You need one. In other words, the inker installation is part (13)
16 PCBs (25) are installed between the inker mounting section (13), and a total of 64 PCBs (25) are installed vertically below the first board (10) (10b). There is.
次に第２の基板（１１）について説明する。Next, the second substrate (11) will be explained.
第２の基板（１１）には、プローブカード（４２）を保
持するために、第２の基板（１１）の周縁部から第２の
基板（１１）中心方向に向けて例えば２３膿の点を中心
として例えば直径１（１ｍのネジ止め穴（３０）が中心
より４５°の間隔をおいて第４図（Ａ）に示す如く８つ
形成されている。For example, 23 dots are placed on the second substrate (11) from the periphery of the second substrate (11) toward the center of the second substrate (11) in order to hold the probe card (42). As shown in FIG. 4(A), eight screw holes (30) each having a diameter of 1 m (for example) are formed at the center at intervals of 45° from the center.
第２の基板（１１）の下方（ｌｌｂ）には、プローブカ
ード（４２）の配線に合った接触部の穴に挿入接触させ
る雄機能の接触ピン（３１）を４ｍ垂直に突出させる。A contact pin (31) with a male function is vertically protruded by 4 m from the lower part (llb) of the second board (11) to be inserted into a contact hole corresponding to the wiring of the probe card (42).
この接触ビン（３１）は、基板中心点より放射状に同角
度間隔を設けて、第２の基板（１１）の内端点から例え
ば５Ｉ、外端点から例えば１５ｍｎ＋の中心部間隔２０
ｎｍに４ｍ間隔ごとに接触ピン（３１） ６本を１列と
した接触ピン列（３２）を８０列形成する。但し上記ネ
ジ止め穴（３０）には、接触ピン（３１）は形成できな
い、ゆえにネジ止め穴（３０）部において接触ピン（３
１）は内側の２本で１列（３２ａ）を形成し、１つの穴
に対して２列が２本で形成される。すなわち２本で１列
（３２ａ）を形成されるものは第２の基板（１１）にお
いて１６列となり残り６４列が、接触ピン（３１） ６
本で１列を形成している。The contact bins (31) are arranged radially at equal angular intervals from the center point of the second substrate (11), such that the center distance is 20, for example, 5I from the inner end point of the second substrate (11) and 15 m+ from the outer end point.
80 rows of contact pins (32) each having six contact pins (31) at intervals of 4 m in nm are formed. However, the contact pin (31) cannot be formed in the screw hole (30), so the contact pin (31) cannot be formed in the screw hole (30).
In 1), two inner wires form one row (32a), and two rows are formed with two wires for one hole. In other words, two pins forming one row (32a) become 16 rows on the second substrate (11), and the remaining 64 rows are the contact pins (31) 6
The books form a row.
この６４列の最外周の接触ピン（３１）はアース用のＧ
ＮＤピン（３１ａ）である。The outermost contact pin (31) of these 64 rows is for grounding.
This is an ND pin (31a).
又、第２の基板下方（ｔｉｂ）には、プローブカード（
４２）位置決めビン（３１ｂ）が２箇所に設置されてい
るので、接触ピン（３１）は合計４１４ピンが第２の基
板下方（ｌｌｂ）に形成されている。Also, below the second board (tib) is a probe card (
42) Since the positioning bins (31b) are installed at two locations, a total of 414 contact pins (31) are formed below the second board (llb).
接触ピン（３１）は、第２の基板（１１）の上方（ｌｌ
ａ）に１０ｍａ程度突出して第２の基板（１１）の下端
まで貫通しているソケット（１７ａ）例えば長さ１５＋
＋ｎに挿入保持されており、プローブカードに歪などが
起っても正確に設置可能なように接触ピン（３１）は長
さ例えば４ｍ上下動可能に構成されている。又第２の基
板（１１）の上方（ｌｌａ）に１０膿程度垂直に突出し
ているソケット（１７ａ）は、 接触ピン（３１）に相
応しているので第２の基板（１１）の上方（ｌｌａ）で
接触ピン列（３２）と同様なソケット列を形成している
。The contact pin (31) is located above (ll) the second substrate (11).
a) A socket (17a) that protrudes by about 10 ma and penetrates to the lower end of the second board (11), for example, has a length of 15+
+n, and the contact pin (31) is configured to be movable up and down by a length of, for example, 4 m, so that it can be installed accurately even if the probe card is distorted. Also, the socket (17a) which projects vertically by about 10 mm above (lla) the second board (11) corresponds to the contact pin (31), so it ) forms a socket row similar to the contact pin row (32).
ソケット６本で１列を形成している６４列に対しては、
第３図（Ｂ）と同様に上記Ｐ ＣＢ （２５）の−側面
（２６）に第４図（Ｂ）に示す如くハンダ付けされ保持
されたコネクタ（１９）をソケット（１７ａ）に嵌込む
。For 64 rows where 6 sockets form 1 row,
Similarly to FIG. 3(B), the connector (19) soldered and held on the negative side surface (26) of the PCB (25) as shown in FIG. 4(B) is fitted into the socket (17a).
又ソケット（１７ａ） ２本で形成されているソケット
列のソケット（１７ａ）に対しては、Ｐ ＣＢ （２５
）を取付けず、直接ソケット（１７ａ）にコネクタ（１
９）を嵌込む。In addition, for the socket (17a) in the socket row formed by two sockets (17a), P CB (25
) without attaching the connector (1) directly to the socket (17a).
9) Insert.
次に、上記第１の基板（１０）と第２の基板（１１）の
配線について説明する。Next, the wiring between the first substrate (10) and the second substrate (11) will be explained.
第１の基板（１０）の下方（１０ｂ）と第２の基板（１
１）の上方（ｌｌａ）に設けられた夫々のＰ ＣＢ （
２５）をシールドワイヤ（３５）により弓道可能に構成
する。The lower part (10b) of the first substrate (10) and the second substrate (10b)
1) Each PCB (
25) is configured to be capable of archery using a shield wire (35).
これらのワイヤリングの状態を第６図に示す。The state of these wirings is shown in FIG.
この構成は、直流用のシールドワイヤ（３５ａ）例えば
７０ｍｍを１２８本と交流用のシールドワイヤ（３５ｂ
）例えば５０−を２５６本を用意する。直流用シールド
ワイヤ（３５ａ）は、両端のワイヤ（３６）に被覆され
ている部分を夫々２Ｉｆｆ１１切り取り、交流用シール
ドワイヤ（３５ｂ）は被覆が２重に形成されており、両
端より４ＭＢ部分を１重の被覆を切り取り、両端より２
ｍｍ部分を２重被覆の部分を夫々切り取りワイヤ（３６
）を２１ｍ１ｌ！を出させる。This configuration consists of 128 DC shield wires (35a), for example 70 mm, and AC shield wires (35b).
) For example, prepare 256 pieces of 50-. For the DC shield wire (35a), the portions covered by the wires (36) at both ends are cut off by 2Iff11, and for the AC shield wire (35b), the coating is formed twice, and a 4MB portion is cut off from both ends. Cut off the heavy covering and cut 2 pieces from both ends.
Cut out the double coated part of the mm part and wire (36 mm).
) 21ml/l! Let it come out.
交流用シールドワイヤ（３５ｂ）は第１の基板（１０）
に設定されたＰ ＣＢ （２５）と第２の基板（１１）
に設定されたＰ ＣＢ （２５）のコネクタ（１９）の
基板中心側から内側４つ目まで、基板の夫々２５６本の
コネクタ（１９）に対応してＰ ＣＢ （２５）にハン
ダ付けされたコネクタ（１９）と同側面（２６）から被
覆を切り取った第５図に示すワイヤ（３６）を、Ｐ Ｃ
Ｂ （２５）に形成された穴（２４ｂ）に貫通させ、逆
面（２７）でワイヤ（３６）のハンダ付けを行なう、直
流用シールドワイヤ（３５ａ）は、第１の基板（１０）
において、最外周のコネクタ（１９） ６４本ではＰ
ＣＢ （２５）を通さず直接ソケット（１７）にハンダ
付けをし第２の基板（１１）のＰＣＢ（２５）にハンダ
付けされていないソケット列と最外周より１つ内側のＰ
ＣＢ （２５）にハンダ付けされているコネクタ（１
９）に挿入されたソケット（１７ａ）に夫々直接ハンダ
付けし配線されている。又第１の基板（１０）において
最外周より１つ内側のＰＣＢ（２５）にハンダ付けされ
た直流用シールドワイヤ（３５ａ）は、第２の基板（１
１）のＰ ＣＢ （２５）にハンダ付けされている。The AC shield wire (35b) is connected to the first board (10)
PCB (25) and second board (11) set to
Connectors soldered to P CB (25) corresponding to each of the 256 connectors (19) on the board, from the center side of the board to the 4th one on the inside of the connector (19) of P CB (25) set to The wire (36) shown in FIG.
The DC shield wire (35a) is passed through the hole (24b) formed in B (25) and the wire (36) is soldered on the opposite side (27) of the first substrate (10).
In the case of 64 outermost connectors (19), P
Solder directly to the socket (17) without passing through the CB (25), and connect the unsoldered socket row to the PCB (25) of the second board (11) and the P one position inside from the outermost circumference.
Connector (1) soldered to CB (25)
9) are directly soldered and wired to the sockets (17a) inserted into the sockets (17a). In addition, the DC shield wire (35a) soldered to the PCB (25) one space inside the outermost periphery of the first board (10) is connected to the second board (10).
It is soldered to the PCB (25) of 1).
又直流用シールドワイヤ（３５ａ）と交流用シールドワ
イヤ（３５ｂ）は故障時に見分けが可能なように色分け
されている。又このシールドワイヤ（３５）の配線によ
り第１の基板（１０）と第２の基板（１１）を同軸的に
位置合わせをし第１の基板（１０）で第２の基板（１１
）を保持する構成になっている６上記実施例では、第１
の基板と第２の基板はリング型に形成されていたが、こ
れはオペレーターによる操作の際、上方から被測定体を
拡大してみる顕微鏡やＴＶカメラを設置するためである
。Further, the DC shield wire (35a) and the AC shield wire (35b) are color-coded so that they can be distinguished in case of a failure. Also, by wiring this shield wire (35), the first substrate (10) and the second substrate (11) are aligned coaxially, and the first substrate (10) is connected to the second substrate (11).
) 6 In the above embodiment, the first
The substrate and the second substrate were formed into a ring shape, and this was because a microscope and a TV camera were installed to magnify the object to be measured from above during operation by an operator.
しかしながら歩留りが向上した完全自動化のプローブ装
置においては、顕微鏡やＴＶカメラを設置する必要がな
いため基板をリング型に形成しなくともよい。すなわち
基板は円型や長方型などの多種類な基板でもよい。However, in a fully automated probe device with improved yield, there is no need to install a microscope or a TV camera, so the substrate does not need to be formed into a ring shape. That is, the substrate may be of various types, such as a circular shape or a rectangular shape.
さらに上記実施例では補助回路基板を１列のピン総てに
ハンダ付けした例について説明したが、必要に応じて１
ピンでも複数ピンでもよい、さらに補助回路基板にコネ
クタを設けた例について説明したが、必ずしもコネクタ
はなくてもよい。Furthermore, in the above embodiment, an example was explained in which the auxiliary circuit board was soldered to all the pins in one row.
Although an example in which a connector is provided on the auxiliary circuit board, which may be a pin or a plurality of pins, has been described, the connector does not necessarily have to be provided.
以上説明したように本発明によれば、端子基板から突出
した端子に補助回路基板を取着した端子接続機構を構成
したので、限られた少ない基板スペースに多くの端子を
形成することが可能となり、印刷配線部を補助印刷回路
を端子に取着して構成したのでコンパクト化が実現可能
となる効果がある。As explained above, according to the present invention, the terminal connection mechanism is configured in which the auxiliary circuit board is attached to the terminals protruding from the terminal board, so it is possible to form many terminals in a small and limited board space. Since the printed wiring section is constructed by attaching the auxiliary printed circuit to the terminal, there is an effect that it can be made more compact.
【図面の簡単な説明】
第１図は本発明の一実施例を説明するための端子接続機
構の状態説明図、第２図は第１図のｐｃＢの拡大図、第
３図は第１図の第１の基板の説明図、第４図は第１図の
第２の基板の説明図、第５図は第１図のシールドワイヤ
の説明図、第６図は第１図の端子接続機構の断面図であ
る。[BRIEF DESCRIPTION OF THE DRAWINGS] Fig. 1 is a state explanatory diagram of a terminal connection mechanism for explaining one embodiment of the present invention, Fig. 2 is an enlarged view of the PCB shown in Fig. 1, and Fig. 3 is a diagram similar to that shown in Fig. 1. FIG. 4 is an explanatory diagram of the second board of FIG. 1, FIG. 5 is an explanatory diagram of the shield wire of FIG. 1, and FIG. 6 is an explanatory diagram of the terminal connection mechanism of FIG. 1. FIG.
Claims (2)
て多数理め込まれた端子基板と、この端子基板の上記突
出端子に印刷回路の端子を電気的導通する如く直接取着
された補助回路基板とを具備してなることを特徴とする
端子接続機構。(1) A terminal board in which a large number of insulated terminals protruding from at least one side are inserted, and an auxiliary member directly attached to the protruding terminals of this terminal board so as to electrically connect the terminals of the printed circuit. A terminal connection mechanism characterized by comprising a circuit board.
的に少なくとも２つ設けたことを特徴とする特許請求の
範囲第１項記載の端子接続機構。(2) The terminal connection mechanism according to claim 1, wherein at least two terminal boards each having the auxiliary circuit board are provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61255099A JPH067138B2 (en) | 1986-10-27 | 1986-10-27 | Probe device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61255099A JPH067138B2 (en) | 1986-10-27 | 1986-10-27 | Probe device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63108266A true JPS63108266A (en) | 1988-05-13 |
| JPH067138B2 JPH067138B2 (en) | 1994-01-26 |
Family
ID=17274098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61255099A Expired - Lifetime JPH067138B2 (en) | 1986-10-27 | 1986-10-27 | Probe device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067138B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281794A (en) * | 1989-03-29 | 1990-11-19 | Internatl Business Mach Corp <Ibm> | Multilayer printed circuit board |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57103062A (en) * | 1980-12-19 | 1982-06-26 | Fujitsu Ltd | Probe test device |
-
1986
- 1986-10-27 JP JP61255099A patent/JPH067138B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57103062A (en) * | 1980-12-19 | 1982-06-26 | Fujitsu Ltd | Probe test device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281794A (en) * | 1989-03-29 | 1990-11-19 | Internatl Business Mach Corp <Ibm> | Multilayer printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH067138B2 (en) | 1994-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5205741A (en) | Connector assembly for testing integrated circuit packages | |
| US6497581B2 (en) | Robust, small scale electrical contactor | |
| TWI689731B (en) | Probe card testing device and signal switching module thereof | |
| US7898276B2 (en) | Probe card with stacked substrate | |
| US4703984A (en) | Flexible access connector with miniature slotted pads | |
| JPH0517705B2 (en) | ||
| US4676564A (en) | Access device unit for installed pin grid array | |
| KR100482733B1 (en) | A probe card for ic testing apparatus | |
| US9459286B2 (en) | Large-area probe card and method of manufacturing the same | |
| KR100272715B1 (en) | Probe unit and inspection head | |
| KR20180092027A (en) | Probe card assembly | |
| JPS612338A (en) | Inspection device | |
| JPS63108266A (en) | Terminal connecting mechanism | |
| JPH04363671A (en) | Manufacture of probe board and probe group | |
| US4514022A (en) | Probe cable assemblies | |
| KR20050028067A (en) | Probe guide assembly | |
| JP4074677B2 (en) | Inspection head | |
| KR0117115Y1 (en) | Probe card for wafer test | |
| JPH05215814A (en) | Semiconductor device inspecting device | |
| CN117191203A (en) | Novel ageing temperature measurement anchor clamps based on platinum resistance | |
| JPH02236467A (en) | Probing device | |
| JPH06180343A (en) | Test board for ic measuring instrument | |
| JPS6338103B2 (en) | ||
| JP2008226880A (en) | Circuit board and electrical connecting apparatus using the same | |
| JPH01118783A (en) | Probe card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |