JPS63107497A - Controller for stepping motor - Google Patents
Controller for stepping motorInfo
- Publication number
- JPS63107497A JPS63107497A JP25014986A JP25014986A JPS63107497A JP S63107497 A JPS63107497 A JP S63107497A JP 25014986 A JP25014986 A JP 25014986A JP 25014986 A JP25014986 A JP 25014986A JP S63107497 A JPS63107497 A JP S63107497A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse train
- stepping motor
- train data
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 230000005284 excitation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明はステッピングモータの制御装置に関し、特に
入力パルスの周波数を制御して共振現象を阻止し、脱調
限界を向上させる制御装置に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a control device for a stepping motor, and more particularly to a control device that controls the frequency of input pulses to prevent resonance phenomena and improve the step-out limit. be.
[従来の技術]
一般にステッピングモータを高速駆動する場合は、第6
図に示す如く速度−トルク特性の自起動領域内の周波数
(fl)で先ず起動させる。その後ロータがミスステッ
プすることが無いように加速運転域に入る場合パルス周
波数を(fl)より(f2)へ直線的に連続してスロー
アップさせる。そしてパルス周波数が(f2)へ達し、
一定時間後にパルス周波数を(f2)より(fl)へ下
げる減速運転域へ入る場合、上記加速運転時と同様に、
パルス周波数を(f2)より(f+)へ直線的に連続し
てスローダウンさせる。その結果、駆動パターンに応じ
たステッピングモータの加減速−御が行なえる。[Prior art] Generally, when driving a stepping motor at high speed, the sixth
As shown in the figure, it is first started at a frequency (fl) within the self-starting region of the speed-torque characteristic. Thereafter, in order to prevent the rotor from misstepping, the pulse frequency is linearly and continuously slowed down from (fl) to (f2) when entering the acceleration operation range. Then the pulse frequency reaches (f2),
When entering the deceleration operation range where the pulse frequency is lowered from (f2) to (fl) after a certain period of time, similarly to the above acceleration operation,
The pulse frequency is linearly and continuously slowed down from (f2) to (f+). As a result, acceleration and deceleration of the stepping motor can be controlled in accordance with the drive pattern.
その一般的な制御装置としては第7図に示すものがある
0図中、(1)は外部からの回転指令に基づいて、ステ
ッピングモータ駆動用の駆動パルス、及び回転方向を指
令する方向パルスをマイクロコンピュータ(以降マイコ
ンと略記する)(la)によって出力制御する制御回路
、(7)は上記各パルスに基づいて駆動制御出力をステ
ッピングモータ(8)へ入力するステッピングモータ駆
動回路であり、ステッピングモータ(8)の駆動制御の
もとに負荷が駆動される。A typical control device for this is shown in Fig. 7. In Fig. 7, (1) shows a drive pulse for driving the stepping motor and a direction pulse for commanding the rotation direction based on an external rotation command. A control circuit (la) controls the output by a microcomputer (hereinafter abbreviated as microcomputer), and (7) is a stepping motor drive circuit that inputs a drive control output to the stepping motor (8) based on each of the above-mentioned pulses. The load is driven under the drive control of (8).
上記の如くステッピングモータ(8)の駆動パターンに
応じたパルス信号を発生する方法としては、従来、各パ
ルスパターンの毎のパルス列を構成する各ビット情報を
、個々のメモリアドレスに記憶させ、一定アドレス空間
毎に各パルスパターンを格納させた後、メモリをアクセ
スしパルスデータを出力する方法がある。Conventionally, as a method for generating pulse signals according to the driving pattern of the stepping motor (8) as described above, each bit information constituting the pulse train for each pulse pattern is stored in individual memory addresses, and There is a method of storing each pulse pattern in each space and then accessing the memory and outputting the pulse data.
しかして、ステッピングモータのスローアップ及びスロ
ーダウン時におけるパルスパターン生成方法としては、
従来論理“l”情報と論理“O”情報が、一定間隔で各
メモリアドレスへ連続記憶されるメモリテーブルを備え
、このメモリテーブルを第8図に示す毎く、“l”情報
が記憶される各アドレスメモリ間の各間隔を連続的に縮
少し、スローアップ時におけるメモリテーブルを生成す
る。またスローダウン時におけるメモリテーブルとして
は、°゛1”情報が記憶される各アドレスメモリ間の各
間隔を連続的に拡大してメモリテーブルを生成する。そ
して、この生成されたメモリテーブルをマイコン(1a
)内の記憶部へ格納した後、ステッピングモータ(8)
のスローアップ運転時には、一定の時間間隔で順次、ス
ローアップ情報が記憶さ・れているメモリ領域をアクセ
スする。その結果、制御部(1)よりは、各メモリアド
レス間隔とメモリアクセス時間によ決まる各パルス周期
を持ったパルス列がステッピングモータ駆動回路(7)
へ出力される。又スローダウン運転時には、上記メモリ
アクセス方法でスローダウン情報が記憶されているメモ
リ領域をアクセスし、各パルス周期が連続的に拡大変化
するパルス列がステッピングモータ駆動回路(7)へ出
力される。その結果、ステッピングモータ(8)の回転
速度はパルス周波数の増加と共に増し、又パルス周波数
の低下と共に減小する。However, as a method for generating pulse patterns during slow-up and slow-down of a stepping motor,
Conventionally, a memory table is provided in which logical "l" information and logical "O" information are successively stored in each memory address at regular intervals, and as shown in FIG. 8, "l" information is stored in this memory table. Each interval between each address memory is continuously reduced to generate a memory table at the time of slow-up. In addition, as a memory table during slowdown, a memory table is generated by continuously expanding each interval between each address memory where °゛1'' information is stored.Then, this generated memory table is used by the microcontroller ( 1a
), the stepping motor (8)
During slow-up operation, the memory area in which slow-up information is stored is sequentially accessed at regular time intervals. As a result, the control unit (1) sends a pulse train having each pulse period determined by each memory address interval and memory access time to the stepping motor drive circuit (7).
Output to. During slowdown operation, the memory area in which slowdown information is stored is accessed using the memory access method described above, and a pulse train in which each pulse cycle is continuously expanded and changed is output to the stepping motor drive circuit (7). As a result, the rotational speed of the stepping motor (8) increases as the pulse frequency increases and decreases as the pulse frequency decreases.
[発明が解決しようとする問題点]
従来のステッピングモータの制御装置は、ステッピング
モータの加速及び減速運転時における、入力パルス速度
のスローアップ又はスローダウン時にはパルス周波数を
一定の周波数域まで連続的に増加させ、一定時間後には
定パルス周波数域より一定の周波数域まで連続的に減少
させていた為、ある周波数域では回転系の固有振動数と
の一致によって発生する共振現象で税調限界が低下し、
これによりステッピングモータの回転不安定、又は逆転
するといった現象が発生する問題点があった。[Problems to be Solved by the Invention] Conventional stepping motor control devices continuously increase the pulse frequency up to a certain frequency range when the input pulse speed is slowed up or down during acceleration and deceleration operation of the stepping motor. After a certain period of time, it was continuously decreased from the constant pulse frequency range to a certain frequency range, so in a certain frequency range, the tax adjustment limit was lowered due to the resonance phenomenon that occurred due to the coincidence with the natural frequency of the rotating system. ,
This poses a problem in that the stepping motor may become unstable or rotate in reverse.
この発明は上記のような問題点を解決するためになされ
たもので、特定パルス周波数による共振現象を抑え、脱
調限界の向上を図るステッピングモータの制御装置を得
ることを目的とする。The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a stepping motor control device that suppresses the resonance phenomenon caused by a specific pulse frequency and improves the step-out limit.
[問題点を解決するための手段]
この発明によるステッピングモータの制御装置によれば
、それぞれパルス周波数が異なる複数のパルス列データ
をパルス周波数増加順にメモリ空間へ記憶すると共に、
複数のパルス列データをパルス周波数減少順にメモリ空
間へ記憶して、パルス速度のスローアップ時、スローダ
ウン時におけるパルス列情報が記憶されたメモリテーブ
ルを生成し、スローアップ時及びスローダウン時にはこ
のメモリテーブルより順次パルス列データを読み出して
ステップ状に周波数増減変化するパルス信号を駆動回路
へ出力する手段を備えたものである。[Means for Solving the Problems] According to the stepping motor control device according to the present invention, a plurality of pulse train data having different pulse frequencies are stored in a memory space in the order of increasing pulse frequency, and
A plurality of pulse train data are stored in a memory space in the order of decreasing pulse frequency to generate a memory table in which pulse train information is stored when the pulse speed is slowed up and slowed down, and from this memory table when the pulse speed is slowed up and slowed down. The device is equipped with means for sequentially reading pulse train data and outputting a pulse signal whose frequency increases or decreases in a stepwise manner to a drive circuit.
[作用]
本発明に係るステッピングモータの制御装置によれば、
ステッピングモータのスローアップ運転時又は、スロー
ダウン運転時にパルス周波数をステップ状に増加、又は
減少することでパルス速度を制御しながらステッピング
モータの高速駆動を行なう為、スローアップ運転時、又
はスローダウン運転時のパルス列周波数の一部変化によ
って生じた共振振動は、同周波数のパルス列信号が出力
される間に減少し、振動を抑えることができると共に、
パルス速度の可変によるモータ速度連続可変動作時にお
いても共振領域をさける事ができる。[Operation] According to the stepping motor control device according to the present invention,
During slow-up or slow-down operation of the stepping motor, the pulse frequency is increased or decreased in steps to control the pulse speed while driving the stepping motor at high speed. The resonant vibration caused by a partial change in the pulse train frequency at the time decreases while the pulse train signal of the same frequency is output, and the vibration can be suppressed.
Resonance regions can be avoided even during continuous variable motor speed operation by varying the pulse speed.
[実施例]
第1図はこの発明によるステッピングモータの制御装置
の一実施例のブロック構成図である。[Embodiment] FIG. 1 is a block diagram of an embodiment of a stepping motor control device according to the present invention.
パルス列生成手段(2)で生成されたスローアップ運転
時のパルス列データ、定速運転時のパルス列データ、及
びスローダウン運転時のパルス列データは速度パターン
に従ってアドレス指定手段(3)により指定されたメモ
リ空間へ、パルス列記憶手段(4)によって記憶される
。そしてステッピングモータ(8)の駆動時には、パル
ス列データが記憶されたメモリ空間の先頭アドレスより
パルス列データを読み出しパルス出力手段(8)へ送出
する。メモリ空間の各メモリアドレスより順次パルス列
データを読み出す為、アドレス指定手段(3)へは、1
つのパルス列データがパルス列記憶手段(4)より読み
出される毎に、パルス列データ読出し手段(5)よりア
ドレス歩進信号が送出される。The pulse train data for slow-up operation, the pulse train data for constant-speed operation, and the pulse train data for slow-down operation generated by the pulse train generation means (2) are stored in the memory space specified by the addressing means (3) according to the speed pattern. is stored by the pulse train storage means (4). When the stepping motor (8) is driven, the pulse train data is read from the leading address of the memory space where the pulse train data is stored and sent to the pulse output means (8). In order to sequentially read pulse train data from each memory address in the memory space, the address designation means (3) is
Every time one pulse train data is read out from the pulse train storage means (4), an address increment signal is sent out from the pulse train data reading means (5).
第2図は上記実施例に使用されるステッピングモータの
システム構成図である。図中、(9)はカップリングで
あり、機構系とステッピングモータ(8)を結合する。FIG. 2 is a system configuration diagram of the stepping motor used in the above embodiment. In the figure, (9) is a coupling, which connects the mechanical system and the stepping motor (8).
そして(lO)は機構系に係合された負荷である。尚、
他の部分に関しては第7図と同様であるので詳細説明は
省略する。and (lO) is the load engaged on the mechanical system. still,
Since the other parts are the same as those in FIG. 7, detailed explanation will be omitted.
次に上記実施例の動作を第3図、第4図(a)。Next, the operation of the above embodiment is shown in FIGS. 3 and 4(a).
(b)、第5図を参照して説明する。(b) will be explained with reference to FIG.
第3図は本実施例における制御回路(1)よりステッピ
ングモータ駆動回路(7)へ送出される駆動パルスの波
形図と、モータ駆動パターンに応じたパルス周波数のパ
ターン図である。この図に示される如く、自起動領域内
の周波数(fl)より定速度域の周波数(fl)に至る
までのスローアップ時の周波数変化は、一定時間、同一
周波数(fl)の複数パルス信号から構成されるパルス
列を出力した後、周波数を(f3)に増加したパルス列
を一定時間出力し、最終的に周波数が(f3)より大き
い周波数(fl)のパルス列をスローダウン時に至るま
で出力する。またスローダウン時に至っては、一定時間
パルス列を出力する毎に、そのパルス列の周波数を減少
して行く、これによりスローアップ時、及びスローダウ
ン時のパルス周波数はステップ状に変化する。FIG. 3 is a waveform diagram of the drive pulse sent from the control circuit (1) to the stepping motor drive circuit (7) in this embodiment, and a pattern diagram of the pulse frequency according to the motor drive pattern. As shown in this figure, the frequency change during slow-up from the frequency (fl) in the self-starting region to the frequency (fl) in the constant speed region changes from multiple pulse signals of the same frequency (fl) for a certain period of time. After outputting the configured pulse train, a pulse train with the frequency increased to (f3) is output for a certain period of time, and finally a pulse train with a frequency (fl) higher than (f3) is output until the time of slowdown. Furthermore, during slowdown, the frequency of the pulse train is decreased each time a pulse train is output for a certain period of time, and thereby the pulse frequency during slow-up and slowdown changes in a stepwise manner.
上記、スローアップ時とスローダウン時にステップ状に
変化するパルス列生成動作を、第4図(a)に示すパル
ス出力プログラムフロチャートと第5図に示すパルスパ
ターン記憶用メモリテーブルを参照して説明する。The above pulse train generation operation that changes stepwise during slow-up and slow-down will be explained with reference to the pulse output program flowchart shown in FIG. 4(a) and the pulse pattern storage memory table shown in FIG. 5. .
マイコン(1a)のパルス出力演算部は、パルスin+
及び回転方向指令等の回転指令を読み込む(4−1)
、次にこれらの回転指令より、パルスパターンを判定し
、該パルスパターンが記憶されているメモリテーブル(
第5図参照)内の先頭アドレス(TA目)を算出すると
共に、回転方向を判定し、方向パルスをステッピングモ
ータ駆動回路(7)へ出力する(4−2)〜(4−4)
。上記先頭アドレス(TA++)の判定後、アドレス(
TAz + )の内容をデータ転送動作の為、マイコン
(la)内のアキュムレータAceへ一時移動する(4
−5)。マイコン(1h)ではアキュムレータAGOの
データ内容を検出し、最終データを示す“80”である
か否かを判定しく4−13)、“80”であれば、パル
ス出力を停止する。又、′80”でなければ、°゛1”
か否かを判定しく4−7)、“1”であれば第4図(b
)に示す如く立ち上がりパルスをONとする(4−8)
。そしてパルス巾が決まるT11時間経過後、パルス出
力をOFF状態にする(4−9)〜(4−10)。パル
ス出力をOFF状態とした後、メモリアドレスを1つ歩
進して、読み出したアドレスを更新する(4−11)、
マイコン(1a)側では更新アドレス(TAz、+)の
内容を判定し、80゛°でなければ。(TAll・1)
≠1であるか否かを判定する(4J)、(4−7) 、
この判定により、(TAu、+)≠1であればパルス出
力OFF状態とする(4−12)、パルス出力OFF後
、Tw時間経過したならばメモリアドレスを(TAll
、2)に更新する(4−12) 。The pulse output calculation section of the microcomputer (1a)
and read rotation commands such as rotation direction commands (4-1)
, Next, the pulse pattern is determined based on these rotation commands, and the memory table (in which the pulse pattern is stored) is
(see Figure 5), calculates the first address (TA), determines the rotation direction, and outputs a direction pulse to the stepping motor drive circuit (7) (4-2) to (4-4)
. After determining the start address (TA++) above, the address (
Temporarily move the contents of TAz + ) to accumulator Ace in the microcomputer (la) for data transfer operation (4
-5). The microcomputer (1h) detects the data content of the accumulator AGO and determines whether it is "80" indicating the final data (4-13), and if it is "80", stops the pulse output. Also, if it is not '80'', °゛1''
4-7), and if it is “1”, it is determined as shown in Fig. 4 (b
) Turn on the rising pulse as shown in (4-8)
. Then, after a time T11 has elapsed during which the pulse width is determined, the pulse output is turned off (4-9) to (4-10). After turning off the pulse output, increment the memory address by one and update the read address (4-11);
The microcomputer (1a) side determines the contents of the update address (TAz, +), and if it is not 80°. (TALl・1)
Determine whether ≠1 (4J), (4-7),
As a result of this determination, if (TAu, +)≠1, the pulse output is turned off (4-12), and if Tw time has elapsed after the pulse output is turned off, the memory address is changed to (TAll
, 2) (4-12).
(4−13) 、(4−11)。そしてrw時間毎に更
新されたメモリアドレス(TAn)内容が(T、A n
)≠1である限りパルス出力をOFFとする(4−1
2)。そして(TAn)=1であるとステップ(4−7
)で判定された時、再度ステップ(4−8)〜(4−1
0)によってパルス巾T冒のパルスが出力される。(4-13), (4-11). Then, the contents of the memory address (TAn) updated every rw time are (T, A n
)≠1, the pulse output is turned off (4-1
2). Then, if (TAn)=1, step (4-7
), repeat steps (4-8) to (4-1).
0), a pulse with a pulse width T is output.
上記パルス列出力プログラムに基づき、ステップ状パル
ス出力の生成方法を詳細に説明する。先ずスローアップ
運転時においては、先頭アドレス(TAz)よりパルス
出力情報“1”を読み出した後、続くメモリアドレス(
TAll、+)〜(TAll−4)よりパルス出力OF
F情報°゛O”を4つ、次に示す読出し時間(T=(T
11(読出し経過)+α(処理時間))×4(O“の個
数))で読出した後、メモリアドレス(TAll、5)
より再びパルス出力情報“1”を読み出す、これにより
パルス周期((Tw+α)×4)のパルス列が生成され
る0以上のようにパルス列が生成された後、上記同様の
読出し時間でメモリアドレス(TAll・6)〜(TA
l、・9)より4つのパルス出力OFF情報が読み出さ
れた後、メモリアドレス(TAll、to)より再度パ
ルス出力情報゛1゛が読み出されると同パルス周期のパ
ルス列が複数読み出されパルス信号が出力される。メモ
リアドレス(丁A++、to)よりパルス出力情報“1
”が読み出された後、パルス出力OFF情報“0”が記
憶されている2つのメモリアドレス((TAl +・1
1)I(TAB・12))、((TAll・+4)l(
TAIL・15))間装置に、メモリアドレス(TAl
l−13)と(TAll・16)よりパルス出力情報“
l”が夫々読み出されることでパルス周期((Tw+α
)×2)のパルス列が複数生成される。このような方法
でパルス列を生成することで、第3図に示すようなパル
ス周波数がステップ状に増加変化するパルス信号をステ
ッピングモータ駆動回路(7)へ送出し得る。A method for generating step pulse output will be explained in detail based on the above pulse train output program. First, during slow-up operation, pulse output information "1" is read from the first address (TAz), and then the following memory address (
Pulse output OF from TAll, +) to (TAll-4)
The following reading time (T = (T
11 (reading progress) + α (processing time)) x 4 (number of O")), the memory address (TAll, 5)
The pulse output information "1" is read out again. This generates a pulse train with a pulse period ((Tw + α) x 4). After a pulse train of 0 or more is generated, the memory address (TAll・6)~(TA
After the four pulse output OFF information is read from memory address (Tall, to), multiple pulse trains with the same pulse period are read out and the pulse signal is is output. Pulse output information “1” from memory address (A++, to)
” is read out, the two memory addresses ((TAL + 1
1) I(TAB・12)), ((TAll・+4)l(
The memory address (TAL
Pulse output information from l-13) and (TAll・16)
The pulse period ((Tw+α
)×2) multiple pulse trains are generated. By generating a pulse train in this manner, a pulse signal whose pulse frequency increases in a stepwise manner as shown in FIG. 3 can be sent to the stepping motor drive circuit (7).
又、スローダウン時におけるステップ状パルス信号を送
出する場合は、パルス出力情報“1 ”が記憶されるメ
モリアドレス(TAll+2o)。In addition, when sending out a step pulse signal during slowdown, the memory address (TAll+2o) where pulse output information "1" is stored.
(TAll・23)、 (TAll・26)、(丁A1
1・31)、(TAll・36)の間隔を、パルス出力
OFF情報“0”が記憶されるメモリアドレス((TA
ll、21)、 (TAll。22)、(TAll。2
4)。(TAll・23), (TAll・26), (Ding A1
1・31), (TAll・36) is set as the memory address ((TA
ll, 21), (TAll. 22), (TAll. 2
4).
(TAll・25)、(TAll・27)〜(TAll
・30)、(TAll・32)〜(TA目・35))に
よって順次広げ、これらメモリアドレスを順次アクセス
することでパルス周波数がステップ状に減少変化するパ
ルス信号をステッピングモータ駆動回路(7)へ送出し
得る。(TAll・25), (TAll・27) ~ (TAll
・30), (TAll・32) to (TAth・35)) are expanded sequentially, and by sequentially accessing these memory addresses, a pulse signal whose pulse frequency decreases in a stepwise manner is sent to the stepping motor drive circuit (7). Can be sent.
[発明の効果]
以上のようにこの発明によれば、同一周波数を有する複
数のパルス列の周波数を一定時間毎に変化させ、ステッ
プ状にパルス周波数を変化させる駆動パルスの発生手段
を設けた為、パルス列のパルス信号の周波数変化によっ
て生じた共振振動は、他のパルス列が出力される間に減
衰し、振動を抑えることができ、その結果、一般的なス
ローアップ、スローダウンより脱調限界を向トさせたス
テッピングモータの制御装置が提供できる効果がある。[Effects of the Invention] As described above, according to the present invention, since the drive pulse generating means for changing the frequency of a plurality of pulse trains having the same frequency at regular time intervals and changing the pulse frequency in a stepwise manner is provided, The resonant vibration caused by the frequency change of the pulse signal of the pulse train is attenuated while other pulse trains are output, and the vibration can be suppressed. The present invention has the advantage that it can provide a control device for a stepping motor that is controlled by the controller.
第1図はこの発明によるステッピングモータの制御装置
の一実施例の全体構成図、第2図は本実施例におけるス
テッピングモータ制御装置のシステム構成図、第3図は
ステッピングモータのスローアップ時、スローダウン時
におけるステップ状のパルス周波数パターン図、第4図
(a)は本実施例によるステッピングモータの制御装置
の動作を示すフローチャート、第4図(b)は出力パル
スの形態を示すパルス波形図、第5図はステップ状のパ
ルス列データを記憶したメモリテーブル、第6図は従来
のスローアップ時、又はスローダウン時におけるパルス
周波数パターン図、第7図は従来のステッピングモータ
制御装置のシステム構成図、第8図は従来のスローアッ
プ時、及びスローダウン時のパルス列データが記憶され
たメモリテーブルである。
図において、
(1)は制御回路、
(2)はパルス列生成手段、
(3)はアドレス指定手段、
(4)はパルス列記憶手段、
(5)はパルス列データ読出し手段、
(6)はパルス出力手段、
(7)はステッピングモータ駆動回路、(8)はステッ
ピングモータ。
なお、各図中、同一符号は同一または相当部分を示す。FIG. 1 is an overall configuration diagram of an embodiment of a stepping motor control device according to the present invention, FIG. 2 is a system configuration diagram of the stepping motor control device in this embodiment, and FIG. FIG. 4(a) is a flowchart showing the operation of the stepping motor control device according to the present embodiment; FIG. 4(b) is a pulse waveform diagram showing the form of the output pulse; FIG. 5 is a memory table storing step-like pulse train data, FIG. 6 is a pulse frequency pattern diagram during conventional slow-up or slow-down, and FIG. 7 is a system configuration diagram of a conventional stepping motor control device. FIG. 8 is a memory table in which conventional pulse train data at slow-up and slow-down times are stored. In the figure, (1) is a control circuit, (2) is a pulse train generation means, (3) is an addressing means, (4) is a pulse train storage means, (5) is a pulse train data reading means, and (6) is a pulse output means. , (7) is a stepping motor drive circuit, and (8) is a stepping motor. In each figure, the same reference numerals indicate the same or corresponding parts.
Claims (1)
定周波数のパルス信号をパルス制御回路より出力し、該
パルス信号に基づいて駆動回路より出力される励磁電流
を上記ステッピングモータへ入力してモータ駆動制御を
行なうステッピングモータの制御装置において、一定時
間毎に出力される各パルス列データの周波数を夫々一定
の割合いで変化させ、周波数の増加順に各パルス列デー
タを配列してステッピングモータのスローアップ時パル
ス列データを生成すると共に、周波数の減少順に各パル
ス列データを配列してステッピングモータのスローダウ
ン時パルス列データを生成するパルス列データ生成手段
と、上記生成したパルス列データを構成するビット情報
を各先頭アドレスより夫々記憶するパルス列記憶手段と
、各回転情報に基づきパルス列記憶手段に対し読み出し
アドレスを指定するアドレス指定手段と、該アドレス指
定手段へのアドレス歩進信号を出力するパルス列データ
読出し手段と、アドレス歩進信号によりパルス列記憶手
段より順次読み出されたビット情報をパルス出力とし、
上記駆動回路送出するパルス出力手段とを備えたことを
特徴とするステッピングモータの制御装置。A pulse signal of a predetermined frequency generated according to the operating state of the stepping motor is output from the pulse control circuit, and an excitation current output from the drive circuit based on the pulse signal is input to the stepping motor to control the motor drive. In a stepping motor control device, the frequency of each pulse train data output at fixed intervals is changed at a fixed rate, and each pulse train data is arranged in the order of increasing frequency to generate pulse train data during slow-up of the stepping motor. and pulse train data generation means for arranging each pulse train data in order of decreasing frequency to generate slowdown pulse train data for the stepping motor, and a pulse train for storing bit information constituting the generated pulse train data from each leading address, respectively. storage means; addressing means for specifying a read address for the pulse train storage means based on each rotation information; pulse train data reading means for outputting an address increment signal to the address designation means; The bit information sequentially read out from the means is outputted as a pulse,
A control device for a stepping motor, comprising: pulse output means for outputting pulses from the drive circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25014986A JPS63107497A (en) | 1986-10-21 | 1986-10-21 | Controller for stepping motor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25014986A JPS63107497A (en) | 1986-10-21 | 1986-10-21 | Controller for stepping motor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63107497A true JPS63107497A (en) | 1988-05-12 |
Family
ID=17203544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25014986A Pending JPS63107497A (en) | 1986-10-21 | 1986-10-21 | Controller for stepping motor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63107497A (en) |
-
1986
- 1986-10-21 JP JP25014986A patent/JPS63107497A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4510266A (en) | Stepping motor controller | |
EP0116677B1 (en) | Stepping motor drive circuit | |
US5677607A (en) | Energization control system for a switched reluctance motor | |
JPS63107497A (en) | Controller for stepping motor | |
JPS6018200B2 (en) | Pulse motor control method | |
JPH08168297A (en) | Pulse generator and motor driving device | |
US4881169A (en) | Apparatus for controlling peripheral equipment | |
JPS63107498A (en) | Controller for stepping motor | |
JPS59181997A (en) | Deciding method of acceleration and deceleration of motor | |
JP3165777B2 (en) | Step-up motor slow-up / down control device | |
JP3114201B2 (en) | Scanning device | |
JP2741751B2 (en) | Stepping motor drive system | |
JPH06197576A (en) | Motor controller | |
JPS6315699A (en) | Pulse motor control system | |
JPH07163195A (en) | Step motor controller | |
JPH0353880B2 (en) | ||
JPH1198892A (en) | Pulse motor driver | |
JP2001245493A (en) | Motor controller | |
JP2827891B2 (en) | Step motor drive | |
JP3720669B2 (en) | Motor control device | |
JP2001286190A (en) | Motor controller | |
JPH07264894A (en) | Control circuit for stepping motor | |
JP2000262094A (en) | Pulse motor control method | |
JPH05146196A (en) | Step motor driving circuit | |
JP2002272188A (en) | Apparatus for driving stepping motor |