JPS6310193A - Color display unit - Google Patents
Color display unitInfo
- Publication number
- JPS6310193A JPS6310193A JP61155501A JP15550186A JPS6310193A JP S6310193 A JPS6310193 A JP S6310193A JP 61155501 A JP61155501 A JP 61155501A JP 15550186 A JP15550186 A JP 15550186A JP S6310193 A JPS6310193 A JP S6310193A
- Authority
- JP
- Japan
- Prior art keywords
- color
- data
- video memory
- signal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000003786 synthesis reaction Methods 0.000 claims description 6
- 239000003086 colorant Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はカラー表示装置に係わり、特にビデオメモリか
ら読み出された各ピクセル単位のイメージデータに対す
る表示色を保持するカラールックアップテーブルに関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a color display device, and more particularly to a color lookup table that holds a display color for each pixel of image data read out from a video memory.
従来のこの種のカラー表示装置の構成例を第2図に示す
。An example of the configuration of a conventional color display device of this type is shown in FIG.
演算処理装置1はアドレスバス20.データバス21.
制御信号バス22を用いてビデオメモリ3をアクセスす
ることができる。また、表示タイミング制御回路5は、
ビデオメモリ3の中に格納されているピクセルデータの
表示を行なうために表示アドレス信号26及び表示アク
セス要求信号27を出力して、ビデオメモリ3のリード
アクセスを行なうことができる。ビデオメモリチクセス
制御回路2は、ビデオメモリ3に対するアクセス要求を
調停し、表示アクセスを優先してアクセスサイクルを発
生させる。この際ビデオメモリ3に対するアドレスは、
ビデオメモリアクセス制御回路2の中にあるマルチプレ
クサにより、アドレスバス20と表示アドレス信号26
とが選択的に切シ換えられて、ビデオメモリアドレス信
号25としてビデオメモリ3に供給されると同時に1
ビデオメモリアクセス信号24が出力されてビデオメモ
リ3に対するアクセスが行なわれる。The arithmetic processing unit 1 has an address bus 20. Data bus 21.
Video memory 3 can be accessed using control signal bus 22 . Further, the display timing control circuit 5
In order to display pixel data stored in the video memory 3, a display address signal 26 and a display access request signal 27 can be outputted to perform read access to the video memory 3. The video memory access control circuit 2 mediates access requests to the video memory 3 and generates access cycles with priority given to display access. At this time, the address for video memory 3 is
A multiplexer in the video memory access control circuit 2 connects the address bus 20 and the display address signal 26.
are selectively switched and supplied to the video memory 3 as the video memory address signal 25.
Video memory access signal 24 is output and video memory 3 is accessed.
このようにして、ビデオメモリ3のビクセルデータはデ
ータバスバッファ4t−介してデータバス21に送出さ
れ、画像データ信号として表示回路に対して供給される
。データバスバッファ4は、ビデオメモリアクセス制御
回路2により制御されておシ、データ処理装置1からの
アクセス要求に対してはデータバスバッファイネーブル
信号29をアクティブにしてビデオメモリ3をデータバ
ス21に接続する。In this way, the pixel data in the video memory 3 is sent to the data bus 21 via the data bus buffer 4t, and is supplied to the display circuit as an image data signal. The data bus buffer 4 is controlled by the video memory access control circuit 2 and connects the video memory 3 to the data bus 21 by activating the data bus buffer enable signal 29 in response to an access request from the data processing device 1. do.
さらに、ビデオメモリアクセス制御回路2は、前記2種
のアクセスの競合が生じ九場合には、表示アクセスを優
先するために、データ処理装置1にウェイト要求信号2
3を出力し、データ処理装置のビデオメモリ3に対する
アクセスを遅延させる機能も有している。Further, the video memory access control circuit 2 sends a wait request signal to the data processing device 1 in order to give priority to the display access when a conflict occurs between the two types of access.
3 and has the function of delaying access to the video memory 3 by the data processing device.
一方カラールックアップテーブル7は、カラールックア
ップテーブル制御回路6を介してデータ処理装置1から
の前記各バス20.21.22に接続されておシ、デー
タ処理装置1が直接アクセスすることもでき、表示デバ
イス7で表示したい色かカラールックアップテーブル7
にないときはデータ処理装置1がカラールックアップテ
ーブル7内のカラーデータを変更しなければならない。On the other hand, the color lookup table 7 is connected to each of the buses 20, 21, 22 from the data processing device 1 via the color lookup table control circuit 6, and can also be directly accessed by the data processing device 1. The color you want to display on the display device 7 or the color lookup table 7
If the color data is not in the color lookup table 7, the data processing device 1 must change the color data in the color lookup table 7.
ビデオメモリ3は、説明を簡単にするために4ビツト巾
のデータを記憶しているとし、1バイト(4ビツト)が
表示デバイス9の1ビクセルに対応しているものとする
。To simplify the explanation, it is assumed that the video memory 3 stores 4-bit width data, and 1 byte (4 bits) corresponds to 1 pixel of the display device 9.
第3図にビデオメモリ3中のメモリ空間と表示デバイス
9の画面との対応関係を示す。ビデオメモリ3の各アド
レスにはシーケンシャルに第1ピクセルのピクセルデー
タから第mビクセルのピクセルデータが格納されてお)
、表示アクセスによ ′シ順次ピクセルデータが読み出
されて表示デバイス9の第1ビクセルP1、第2ピクセ
ルP2、・・・第m−1ピクセルPm−1、第mビクセ
ルPmに表示される。カラールックアップテーブル7は
、16個のカラーデータをそれぞれ記憶しているカラー
レジスタによ多構成されておシ、ビデオメモリ3からリ
ードされた4ビツトDO乃至D3のピクセルデータが1
6個のカラーレジスタの1つを選択し、選択されたカラ
ーレジスタの中に格納されているカラーデータがカラー
信号31として出力される。こうして、各ビクセルP1
乃至Pmのピクセルデータに対する色が決定され、ビデ
オ信号合成出力回路8は、カラー信号31と同期信号3
2とを合成してビデオ信号33を形成し、表示デバイス
9はこのビデオ信号33に基づき各ピクセルP1乃至P
mにカラー画像を表示する。FIG. 3 shows the correspondence between the memory space in the video memory 3 and the screen of the display device 9. Pixel data from the first pixel to the m-th pixel are sequentially stored in each address of the video memory 3.)
, pixel data is sequentially read out by display access and displayed on the first pixel P1, second pixel P2, . . . , m-1 pixel Pm-1, m-th pixel Pm of the display device 9. The color lookup table 7 is made up of color registers each storing 16 color data, and the 4-bit pixel data DO to D3 read from the video memory 3 is
One of the six color registers is selected, and the color data stored in the selected color register is output as a color signal 31. In this way, each pixel P1
The color for the pixel data of Pm to Pm is determined, and the video signal synthesis output circuit 8 outputs the color signal 31 and the synchronization signal 3.
2 to form a video signal 33, and the display device 9 displays each pixel P1 to P on the basis of this video signal 33.
Display a color image on m.
上記従来のカラー表示装置にあっては、ビデオメモリ3
に記憶されている画像データに付す色はカラールックア
ップテーブル7を構成しているカラーレジスタ内のカラ
ーデータに対応する色から選択しなければならないので
、直ちに選択できる色はカラーレジスタ(第2図の例で
は16個)の数に限定されている。したがって、カラー
ルック7に保持されている色以外の色を表示したいとき
は、データ処理装置IKよシカラールックアップテーブ
ル7内のカラーデータの変更が必要になる。In the above conventional color display device, the video memory 3
The color to be applied to the image data stored in the image data must be selected from the colors corresponding to the color data in the color registers that make up the color look-up table 7. Therefore, the colors that can be immediately selected are the colors that are added to the image data stored in the color register (see Figure 2). In this example, the number is limited to 16). Therefore, if it is desired to display a color other than the colors held in the color look 7, the data processing device IK needs to change the color data in the color lookup table 7.
とのようなカラーデータの変更はデータ処理装置1で実
行するプログラムを著しく複雑なものとし、特にカラー
レジスタ数を起えるカラーデータを一定の周期で繰シ返
し使用する場合(カラープリンク等)には定期的に割シ
込みをかけてカラーデータの変更をしなければならず、
プログラムの複雑化に加えて割シ込み処理になるノ・−
ドウエアの負担も著しく増大するという問題点があった
。Changes in color data such as the above greatly complicate the program executed by the data processing device 1, especially when color data that generates a large number of color registers is used repeatedly at a constant cycle (color link, etc.). requires periodic interrupts to change the color data,
In addition to complicating the program, it also requires interrupt processing.
There was a problem in that the burden on the software also increased significantly.
〔問題点を解決するための手段、作用および効果〕本発
明に係わるカラー表示装置では、カラー表示部が同一ピ
クセルデータに対する異なるカラーデータをそれぞれ記
憶している複数のカラールックアップテーブルを見えて
おシ、選択回路が複数のカラーデータの1つを選択する
ようにしたことを要旨としておシ、ビデオメモリから読
み出された各ピクセルデータに異なるカラーデータを対
応させる忙は、パルス発生回路から選択により所望のカ
ラーコードを選択できるパルス信号を発生させる。この
パルス信号は選択回路に供給されてピクセルデータに基
づき各カラールックアップテーブルから読み出された複
数のカラーデータの1つを選択させる。しfCがって、
同一のピクセルデータに基づく画像に異なる色を付与し
ようとするときは、パルス発生回路に所望の色に対応す
るパルス信号を発生させればよく、パルス発生回路への
指示のみで画像の色を変更することができる。し九がっ
て、従来例のように1データ処理装置が色を変更させる
度にカラールックアップテーブルに記憶されているカラ
ーデータを書き換える必要がなくなシ、ソフトウェアが
簡略化されるとともに、割シ込み処理に伴うハードウェ
アの負担を軽減することができる。[Means, operations, and effects for solving the problems] In the color display device according to the present invention, the color display section displays a plurality of color lookup tables each storing different color data for the same pixel data. The main point is that the selection circuit selects one of a plurality of color data, and the pulse generation circuit selects one from the pulse generation circuit. This generates a pulse signal that can select a desired color code. This pulse signal is applied to a selection circuit to select one of the plurality of color data read from each color lookup table based on the pixel data. Then,
When trying to add different colors to an image based on the same pixel data, all you need to do is to cause the pulse generation circuit to generate a pulse signal corresponding to the desired color, and the color of the image can be changed simply by instructing the pulse generation circuit. can do. As a result, it is no longer necessary to rewrite the color data stored in the color lookup table every time one data processing device changes the color as in the conventional example, and the software is simplified and the cost is reduced. It is possible to reduce the burden on hardware associated with the shuffling process.
第1図は本発明の一実施例の構成を示すブロック図でち
る。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
演算処理装置101はアドレスバス120.f−タバス
121.制御信号パス122を用いてビオメモリ103
をアクセスすることができる。また、表示タイミング制
御回路105は、ビデオメモリ103の中に格納されて
いる。イメージデータの表示を行なうために表示アドレ
ス信号126及び表示アクセス要求信号127を出力し
て、ビデオメモリ103からピクセルデータの読み出し
を行なうことができる。ビデオメモリアクセス制御回路
102は、ビデオメモリ103に対するアクセス要求を
調停し、表示アクセスを優先してアクセスサイクルを発
生する。この際、ビデオメモリ103に対するアドレス
は、ビデオメモリアクセス制御回路102の中にあるマ
ルチプレクサにより、アドレスバス120と表示アドレ
ス信号126とが選択的に切り換えられて、ビデオメモ
リアドレス信号125としてビデオメモリ103に出力
されると同時に、ビデオメモリアクセス信号124が出
力されてビデオメモリ103に対するアクセスが行なわ
れる。また、ビデオメモリ103のピクセルデータはデ
ータバスバッファ104を介してデータバス121に送
出され、画像データ信号として表示回路に対して供給さ
れる。The arithmetic processing unit 101 has an address bus 120. f-Tavas 121. Biomemory 103 using control signal path 122
can be accessed. Further, the display timing control circuit 105 is stored in the video memory 103. Pixel data can be read from the video memory 103 by outputting a display address signal 126 and a display access request signal 127 in order to display image data. The video memory access control circuit 102 arbitrates access requests to the video memory 103, gives priority to display access, and generates access cycles. At this time, the address for the video memory 103 is selectively switched between the address bus 120 and the display address signal 126 by a multiplexer in the video memory access control circuit 102, and the address is sent to the video memory 103 as the video memory address signal 125. At the same time, the video memory access signal 124 is output and the video memory 103 is accessed. Further, pixel data in the video memory 103 is sent to the data bus 121 via the data bus buffer 104, and is supplied to the display circuit as an image data signal.
データバスバッファ104は、ビデオメモリアクセス制
御回路102により制御されておシ、データ処理装置1
01からのアクセスを行なうときにはデータバスバッフ
ァイネーブル信号129をアクティブにしてビデオメモ
リ103をデータバス121に接続する。The data bus buffer 104 is controlled by the video memory access control circuit 102 and the data processing device 1
When accessing from 01, the data bus buffer enable signal 129 is activated to connect the video memory 103 to the data bus 121.
さらにビデオメモリアクセス制御回路102は、表示タ
イミング制御回路105とデータ処理装置101とのア
クセスの競合が生じた場合には、表示アクセスを優先さ
せるために、データ処理装置101にウェイト要求信号
123を出力し、データ処理装置101のビデオメモリ
103に対するアクセスを遅延させる機能を持つ。Furthermore, if there is an access conflict between the display timing control circuit 105 and the data processing device 101, the video memory access control circuit 102 outputs a wait request signal 123 to the data processing device 101 in order to prioritize display access. It has a function of delaying access to the video memory 103 by the data processing device 101.
一方、第1カラールツクアツプテーブル107および第
2カラールツクアツプテーブル110は、カラールック
アップテーブル制御回路106を介してデータ処理装置
101の前記各バス120゜121.122 に接続
されておシ、データ処理装置101は、各カラールック
アップテーブル107゜110内の複数のカラーレジス
タに各々独立にアクセスすることができる。On the other hand, the first color lookup table 107 and the second color lookup table 110 are connected to the buses 120, 121, and 122 of the data processing device 101 via the color lookup table control circuit 106. Processor 101 can independently access multiple color registers within each color lookup table 107, 110.
ビデオメモリは103のメモリ空間およびビデオメモリ
103に記憶されているピクセルデータと表示デバイス
109の各ピクセルP1乃至Pmとの対応関係は第3図
に関して説明した従来例のビデオメモリ3と同様なので
詳細な説明は簡略化のため省略する。The memory space of the video memory 103 and the correspondence between the pixel data stored in the video memory 103 and each pixel P1 to Pm of the display device 109 are the same as those of the conventional video memory 3 explained with reference to FIG. Description is omitted for brevity.
発振回路111は、2組のカラールックアップテーブル
107,110を切シ換えて使用するだの基準クロック
138を発生させておシ、このりロック138はパルス
発生回路としてのプログラマブル分周回路112に供給
される。なお、プログラマブル分周回路1120代シに
複数の発振器を用いてもよい。プログラマブル分周回路
112は、データ処理装置101に前記各バス120゜
121.122を介して接続されておシ、データ処理装
置101により設定された条件に従ってり四ツク138
の分周を行なうとともに、さらに分周されたパルスのデ
ユーティ比の制御を行なってマルチプレクサ制御信号1
37を生成する。The oscillation circuit 111 generates a reference clock 138 by switching between two sets of color lookup tables 107 and 110, and this lock 138 is connected to the programmable frequency dividing circuit 112 as a pulse generation circuit. Supplied. Note that a plurality of oscillators may be used in the programmable frequency dividing circuit 1120s. The programmable frequency divider circuit 112 is connected to the data processing device 101 via the buses 120, 121, 122, and operates according to the conditions set by the data processing device 101.
At the same time, the duty ratio of the frequency-divided pulses is further controlled to generate the multiplexer control signal 1.
Generate 37.
本実施例においては、第1カラールツクアツプテーブル
107と第2カラールツクアツプテーブル110は同一
構成をしており、それぞれ16個のカラーレジスタを有
している。各カラールックアップテーブル107,11
0の16個のカラーレジスタにはそれぞれカラーデータ
が記憶されておシ、ビデオメモリ103から読み出され
た4ビツトのピクセルデータがカラーレジスタの任意の
1つを選択し、選択されたカラーレジスタの中に格納さ
れているカラーデータがカラー信号131゜135とし
て出力され、選択回路としてのマルチプレクサ113か
らビデオ信号合成出力回路108に供給される。In this embodiment, the first color lookup table 107 and the second color lookup table 110 have the same configuration, and each has 16 color registers. Each color lookup table 107, 11
Color data is stored in each of the 16 color registers 0 and 4-bit pixel data read from the video memory 103 selects any one of the color registers, and the color data of the selected color register is stored. The color data stored therein is output as color signals 131 and 135, and is supplied from the multiplexer 113 as a selection circuit to the video signal synthesis output circuit 108.
表示デバイス109へのビクセルデータの表示に先行し
てデータ処理装置101は、あらかじめ、第1.第2カ
ラールツクアツプテーブル107゜110内の複数のカ
ラーレジスタにカラーデータをそれぞれ設定を行なって
おくわけであるが、その際周期的にカラーデータを変更
する必要のあるビクセルデータに対しては、変更される
カラーデータを第1カラールツクアツプテーブル107
と第2カラールツクアツプテーブル110のカラーレジ
スタにそれぞれ設定する。Prior to displaying the pixel data on the display device 109, the data processing device 101 previously displays the first . Color data is set in each of a plurality of color registers in the second color lookup table 107 and 110, but for pixel data whose color data needs to be changed periodically, The color data to be changed is stored in the first color lookup table 107.
and the color registers of the second color lookup table 110, respectively.
例えば、ビクセルデータr’0,0,0.OJK対応す
るカラーレジスタに対して、第1カラールツクアツプテ
ーブル107には「赤」K対応するカラーデータを、第
2力クールツクアツプテーブル110には「宵」に対応
するカラーデータを設定しておく。For example, pixel data r'0,0,0. For the color register corresponding to OJK, color data corresponding to "red" K is set in the first color lookup table 107, and color data corresponding to "evening" is set in the second color lookup table 110. put.
その他のカラーデータを変更する必要のないビクセルデ
ータに対応するカラーレジスタには、第1、第2カラー
ルツクアツプテーブル107゜110のカラーレジスタ
とも、同一のカラーデータを設定しておく。かかるカラ
ーデータの設定後、ビデオメモリ103に対して表示ア
クセスが発生し、ビクセルデータ128がビデオメモリ
103から読み出されると、ビクセルデータ128は、
第1カラールツクアツプテーブル107及び第2カラー
ルツクアツプテーブル110を参照して各カラールック
アップテーブル107,110.からカラー信号131
,135が出力される。The same color data is set in the color registers corresponding to the pixel data that do not require any other color data changes, and in the color registers of the first and second color lookup tables 107 and 110. After setting such color data, when a display access occurs to the video memory 103 and the pixel data 128 is read from the video memory 103, the pixel data 128 is
Each color lookup table 107, 110 . Color signal 131 from
, 135 are output.
カラー信号131,135はマルチプレクサ113に入
力されマルチプレクサ113は、プログラマブル分周回
路112で発生されたマルチプレクサ制御信号137に
よりカラー信号131゜135を選択的に通過させてビ
デオ信号合成回路108に供給する。例えばビデオメモ
リ103から読み出された画像データ128が「0,0
,0゜O」であった場合、力2−信号131には「赤」
に対応するカラーデータが、カラー信号135には「青
」K対応するカラーデータが表わされておプ、マルチプ
レクサ113からの出力である合成カラー信号136に
は、分局されたパルスに対応して交互K「赤」と「青」
とのカラーデータがデータ処理装置101のリアルタイ
ムな介在なしに表示できることとなる。The color signals 131 and 135 are input to a multiplexer 113, and the multiplexer 113 selectively passes the color signals 131 and 135 according to a multiplexer control signal 137 generated by the programmable frequency divider circuit 112, and supplies them to the video signal synthesis circuit 108. For example, the image data 128 read from the video memory 103 is “0,0
, 0°O”, the force 2-signal 131 is “red”.
The color signal 135 represents color data corresponding to "Blue" and K, and the composite color signal 136 output from the multiplexer 113 represents color data corresponding to the divided pulses. Alternate K "red" and "blue"
This means that the color data can be displayed without real-time intervention of the data processing device 101.
これに対して、ビクセルデータ128が「0゜0 、0
、 OJ 以外のピクセルでは、両カラールックア
ップテーブル107,110内のカラーレジスタには同
一のカラーデータが格納されているため色の変色は発生
しない。On the other hand, the pixel data 128 is “0°0, 0
, OJ, color change does not occur because the same color data is stored in the color registers in both color lookup tables 107 and 110.
なお、カラールックアップテーブルは、本実施例では2
組として説明したが3.4Il1以上の力2−ルックア
ップテーブルを持ちこれを順番に切シ換えて表示するこ
ともできる。Note that in this example, there are 2 color lookup tables.
Although it has been explained as a set, it is also possible to have a force 2-lookup table of 3.4Il1 or more and to switch and display this in order.
また、本実施例では2組のカラールックアップテーブル
は、同一の構成のものとして説明したが第2力2−ルッ
クアップテーブル以降のものには、変化させる必要のあ
るカラーレジスタのみ持たせその出力のみをマルチプレ
クサに入力させその池の出力は、マルチプレクサを通さ
ずに直接出力させるように回路を構成することも可能で
ある。In addition, in this embodiment, the two sets of color lookup tables have been described as having the same configuration, but the ones after the second lookup table have only the color register that needs to be changed, and output them. It is also possible to configure the circuit so that only the signal is input to a multiplexer, and the output of the output is directly output without passing through the multiplexer.
第1図は本発明の一実施例の構成を示すブロック図、第
2図は従来例のブロック図、第3図はビデオメモリと表
示デバイスの画面との対応を示すブロック図である。
103・・・・・・ビデオメモリ、107,110・・
・・・・カラールックアップテーブル、108・・・・
・・ビデオ信号合成出力回路、109・・・・−・表示
デバイス、112・−・・・・パルス発生回路、(プロ
グラマブル分周回路)、113・・・・−・選択回路(
マルチプレクサ)。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, FIG. 2 is a block diagram of a conventional example, and FIG. 3 is a block diagram showing the correspondence between a video memory and a screen of a display device. 103...Video memory, 107,110...
...Color lookup table, 108...
...Video signal synthesis output circuit, 109...Display device, 112...Pulse generation circuit, (programmable frequency dividing circuit), 113...Selection circuit (
multiplexer).
Claims (1)
スと、前記複数のピクセルの画像情報をピクセルデータ
として記憶しているビデオメモリと、ビデオメモリから
読み出された各ピクセルデータにより示された画像情報
に付与すべき色に関するカラーデータを記憶するカラー
指定部と、ピクセルデータとカラーデータとに基づきビ
デオ信号を形成するビデオ信号合成出力回路とを含むカ
ラー表示装置において、前記カラー指定部が同一のピク
セルデータに対し異なるカラーデータをそれぞれ記憶す
る複数のカラールックアップテーブルと、選択により互
いに異なる複数のパルス信号のいずれかを発生可能なパ
ルス発生回路と、該パルス発生回路から送出されるパル
ス信号に基づき複数のカラールックアップテーブルから
出力される複数のカラーデータの1つを選択し該カラー
データを上記ビデオ信号合成出力回路に送出する選択回
路とを有することを特徴とするカラー表示装置。a display device that displays a plurality of pixels based on a video signal; a video memory that stores image information of the plurality of pixels as pixel data; and a display device that adds image information represented by each pixel data read from the video memory. In the color display device, the color specifying section includes a color specifying section that stores color data related to the same pixel data, and a video signal synthesis output circuit that forms a video signal based on the pixel data and the color data. In contrast, a plurality of color look-up tables each storing different color data, a pulse generation circuit that can generate one of a plurality of different pulse signals by selection, and a plurality of color look-up tables each storing different color data; A color display device comprising: a selection circuit that selects one of a plurality of color data output from a color lookup table and sends the selected color data to the video signal synthesis output circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61155501A JPS6310193A (en) | 1986-07-01 | 1986-07-01 | Color display unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61155501A JPS6310193A (en) | 1986-07-01 | 1986-07-01 | Color display unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6310193A true JPS6310193A (en) | 1988-01-16 |
Family
ID=15607426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61155501A Pending JPS6310193A (en) | 1986-07-01 | 1986-07-01 | Color display unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6310193A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5876883A (en) * | 1981-10-30 | 1983-05-10 | 富士通株式会社 | Picture display |
JPS59140487A (en) * | 1983-02-01 | 1984-08-11 | 三菱電機株式会社 | Inversion display controller |
JPS6115191A (en) * | 1984-06-30 | 1986-01-23 | 株式会社東芝 | Graphic display unit |
-
1986
- 1986-07-01 JP JP61155501A patent/JPS6310193A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5876883A (en) * | 1981-10-30 | 1983-05-10 | 富士通株式会社 | Picture display |
JPS59140487A (en) * | 1983-02-01 | 1984-08-11 | 三菱電機株式会社 | Inversion display controller |
JPS6115191A (en) * | 1984-06-30 | 1986-01-23 | 株式会社東芝 | Graphic display unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5602565A (en) | Method and apparatus for displaying video image | |
JPS63282790A (en) | Display controller | |
JPH09244601A (en) | Subsystem and method for graphic display | |
JPH0640256B2 (en) | Display controller | |
US5880741A (en) | Method and apparatus for transferring video data using mask data | |
US4626839A (en) | Programmable video display generator | |
JPS6310193A (en) | Color display unit | |
WO1986005910A1 (en) | Video display apparatus | |
KR100472478B1 (en) | Method and apparatus for controlling memory access | |
IE872525L (en) | Raster scan digital display system | |
JPH07295515A (en) | Liquid crystal display device and data driver means | |
JPS62153893A (en) | Character/graphic display unit | |
US4901062A (en) | Raster scan digital display system | |
JP2820998B2 (en) | Scroll circuit of light emitting element dot matrix display | |
JP2588433B2 (en) | 16 color generation circuit of color liquid crystal display | |
JPH11161255A (en) | Image display unit | |
JPH0219891A (en) | Display control circuit | |
JPH04330490A (en) | Image display device | |
JPS60154286A (en) | Display controller | |
JPH08115069A (en) | Control device for picture display | |
JPH02255988A (en) | Picture memory | |
JPS62237531A (en) | Time-divided program output system | |
JPH0293586A (en) | Video composing device | |
JPS62262088A (en) | Character display system | |
JPH0437435B2 (en) |