JPS6296827A - Multiplex light measuring apparatus - Google Patents

Multiplex light measuring apparatus

Info

Publication number
JPS6296827A
JPS6296827A JP19217186A JP19217186A JPS6296827A JP S6296827 A JPS6296827 A JP S6296827A JP 19217186 A JP19217186 A JP 19217186A JP 19217186 A JP19217186 A JP 19217186A JP S6296827 A JPS6296827 A JP S6296827A
Authority
JP
Japan
Prior art keywords
output
circuit
photoelectric
outputs
brightness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19217186A
Other languages
Japanese (ja)
Other versions
JPH04538B2 (en
Inventor
Toru Fukuhara
福原 透
Takashi Saegusa
隆 三枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nippon Kogaku KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Kogaku KK filed Critical Nippon Kogaku KK
Priority to JP19217186A priority Critical patent/JPS6296827A/en
Publication of JPS6296827A publication Critical patent/JPS6296827A/en
Publication of JPH04538B2 publication Critical patent/JPH04538B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To obtain an adequate exposure data, which is not affected by high and low luminances, by blocking outputs exceeding a threshold value among measured light outputs, which are obtained by dividing an object field into a plurality of regions and measuring light, to an output circuit, and transmitting the outputs, when the blocked measured light outputs exceed a specified number, to the output circuit. CONSTITUTION:A blocking circuit 101 controls analog switches 103, 105 and 107 based on a threshold level, which is set by the presence of the sun on an image plane during the day or at the sunset. Thus, transmission of the photoelectric outputs to circuits 11-13 is blocked. A blocking circuit 103 compares the output with the threshold level corresponding to a lower measured light limit. When the photoelectric output lower than the threshold value is present, analog switches 104, 106 and 108 are controlled, and the transmission of the photoelectric output to the circuits 11-13 is blocked. A flag l, which indicates whether the number of blockings is higher or lower than a specified value, is generated and applied to a classifying circuit 20. The circuit 20 receives a flag (n) and the flag l and classifies the inputs into five categorires. Based on the output of the circuit 20, an apex operating circuit 24 generates an output corresponding to an adequate exposure value and applies the value to an exposure control circuit 25 and an exposure display circuit 26.

Description

【発明の詳細な説明】 本発明は、被写界を複数の領域に分割して測光し、該領
域に対応した複数の光電出力から画面全体の適正露出を
決定するための適正測光出力を抽出するマルチ測光装置
の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention measures light by dividing a field into a plurality of regions, and extracts a proper light metering output for determining the proper exposure of the entire screen from a plurality of photoelectric outputs corresponding to the regions. This paper relates to improvements to multi-photometering devices.

被写界を複数の領域に分割して測光する理由としては、
逆光状態での撮影においても適正露出を得ることがあげ
られる。しかし画面内に太陽等の高輝度部が入り込むと
、従来装置ではかなり露出アンダーな写真になっていた
。それは高輝度部が画面一部分にしかないとしても主要
被写体よりも輝度の絶対量が大きく、両者の輝度を平均
しても主要被写体の輝度よりその平均値はかなり大きく
なってしまうからである。
The reason for dividing the field into multiple areas and metering is as follows.
It is also possible to obtain proper exposure even when shooting in backlit conditions. However, when high-brightness areas such as the sun enter the screen, conventional equipment results in significantly underexposed images. This is because even if the high-brightness area is only in one part of the screen, the absolute amount of brightness is greater than that of the main subject, and even if the brightness of both is averaged, the average value will be considerably larger than the brightness of the main subject.

一方、複数の領域に対応する複数の光電出力を得る場合
、画面の一部は測光下限以下であるが、残りの部分につ
いては測光可能なことがある。例えば、被写体がスポッ
トライトで照明されているような場合である。これに対
して従来装置はほとんど無力であつ九。
On the other hand, when obtaining a plurality of photoelectric outputs corresponding to a plurality of areas, a part of the screen may be below the photometry lower limit, but photometry may be possible for the remaining part. For example, this is the case when the subject is illuminated by a spotlight. In contrast, conventional equipment is almost powerless.

更に、画面内のコントラストが高い場合に、高輝度部あ
るいは低輝度部に対して露出を制御すると、低輝度部あ
るいは高輝度部がつぶれた写真ができてしまい観賞上不
快感を与えるという欠点もある。
Furthermore, when the contrast in the screen is high, controlling the exposure for high-brightness or low-brightness areas can result in a photograph in which the low-brightness or high-brightness areas are crushed, making it unpleasant to view. be.

本発明の目的は、光電出力に基づいて被写界の状況を分
析し、前述のような特殊な条件下特に画面のフントラス
トが高いときの被写界に対しても適正測光出力が得られ
るように成ったマルチ側光装置を提供することである。
The purpose of the present invention is to analyze the situation of the photographic field based on the photoelectric output, and to obtain an appropriate photometric output even for the photographic field under the above-mentioned special conditions, especially when the screen has a high load resistance. It is an object of the present invention to provide a multi-side optical device.

本発明によれば被写界を複数の領域に分割して測光し、
該複数の領域に対応した複数の光電出力を発生する測光
回路と、 該複数の光電出力の最大値をPflgGIj、平均的な
値を1111141%、 最小値をPllとしたとき、
P s a g ’>PH”:)P % # a s 
 なる第1の測光出力PMと、Pfigafi中III
なる第2の測光出力PMと、Pvm # a s 〉P
 L>P m i s  なる第3の測光出力PLと、
PHM =PH十PII/ 2なる第4の測光出力と、
PLM=PM+PL/2 なる第5の測光出力を発生す
る適正測光出力発生回路と;前記平均的な値に基づき、
前記複数の光電出力を規格化するための規格化回路と;
前記最大値と最小値とを入力としpmaz−P s i
 n≦T (但しTは定数)を満足したときに出力を発
生する判定回路と; 前記規格化回路の出力の組合せ論理を、少なくとも前記
第1の副光出力を抽出する第1のカテゴリーと、前記第
3の測光出力を抽出する第2のカテゴリーとく類別する
と共に、前記判定回路の出力を人力として、前記組合せ
論理が第1のカテゴリーに類別されたときく前記判定回
路の出力が入力されると、前記第4の測光出力を演算抽
出し、また前記組合せ論理が第2のカテゴリーに類別さ
れたときに前記判定回路の出力が入力されると前記第5
の測光出力を演算抽出する抽出回路とを含むことを特徴
とするマルチ測光装置が得られる。
According to the present invention, the field is divided into a plurality of areas and photometry is performed,
A photometric circuit that generates a plurality of photoelectric outputs corresponding to the plurality of regions, and when the maximum value of the plurality of photoelectric outputs is PflgGIj, the average value is 1111141%, and the minimum value is Pll,
P s a g '> PH”:) P % # a s
The first photometric output PM is
The second photometric output PM becomes Pvm # a s 〉P
A third photometric output PL such that L>P m i s;
A fourth photometric output of PHM = PH 10 PII/2,
an appropriate photometric output generation circuit that generates a fifth photometric output of PLM=PM+PL/2; based on the average value;
a standardization circuit for standardizing the plurality of photoelectric outputs;
Using the maximum value and minimum value as input, pmaz-P s i
a determination circuit that generates an output when n≦T (where T is a constant); a first category that extracts at least the first sub-light output from the combinational logic of the output of the normalization circuit; When the third photometric output is extracted into a second category, and the output of the judgment circuit is manually classified into the first category, the output of the judgment circuit is input. , the fourth photometric output is calculated and extracted, and when the output of the determination circuit is input when the combinational logic is classified into the second category, the fifth
A multi-photometering device is obtained, characterized in that it includes an extraction circuit for calculating and extracting the photometering output of.

これによって、画面のコントラストが高い場合において
、高輝度側又は低輝度側がつぶれない良好な写真を得る
ことができるようKなる。尚、ここで規格化とは、複数
の光電出力の平均的な値、例えば平均値に対する各光電
出力の大小関係を検出し、その大小に応じて各光電出力
を特定の信号に置換することである。そしてこの規格化
によって画面のどの位置く主要被写体があるのかを判別
することが可能になる。
This makes it possible to obtain a good photograph in which the high-brightness side or the low-brightness side is not blurred even when the contrast of the screen is high. Note that standardization here refers to the average value of multiple photoelectric outputs, for example, detecting the magnitude relationship of each photoelectric output with respect to the average value, and replacing each photoelectric output with a specific signal according to the magnitude. be. This standardization makes it possible to determine where on the screen the main subject is located.

以下、被写界(以下画面と称す。)を底面とし、画面の
各部の輝度を高さく縦軸)として、画面と画面の各部の
輝度とを立体図形として表わした第1図によって本発明
の基本的考え方を述べる。第1 (a)図において、底
面8o  に示すような画面を考えたとき、画面の輝度
はひとつの曲面8Kを決定する。実際((は、有限側の
光電素子で測光するので、捉え得る曲面は光電素子と同
数以下の平面の集合になる。例えば、4110光電素子
で画面を上下、左右に分割した場合1画面の輝度を示す
曲面は第1 (6) (C)図に量子化面82〜84で
示されるように量子化されて段階状になる。量子化面8
2と84とを比較した場合、量子化面を構成している輝
度の絶対レベルは同一であるがそれらの画面上での位置
は異なるので、どの輝度に対して適正露出を得るかの判
断も異なる。また、量子化面8.と8.とを比較した場
合、隣り合う輝度間のレベル差は等しいが、両量子化面
間の輝度の絶対値が異なるので、適正露出を得る判断も
異なってくる。
Hereinafter, the present invention will be explained with reference to FIG. 1, which represents the screen and the brightness of each part of the screen as a three-dimensional figure, with the field of view (hereinafter referred to as the screen) as the bottom and the brightness of each part of the screen as the vertical axis). Describe the basic idea. When considering a screen as shown on the bottom surface 8o in FIG. 1(a), the brightness of the screen determines one curved surface 8K. In fact, since (( is photometered with a photoelectric element on the finite side, the curved surface that can be captured is a set of planes with the same number or less than the number of photoelectric elements.For example, if the screen is divided into vertical, horizontal, and horizontal parts with a 4110 photoelectric element, the brightness of one screen The curved surface indicating
When comparing 2 and 84, the absolute level of the brightness that makes up the quantization surface is the same, but their positions on the screen are different, so it is difficult to judge which brightness to obtain the appropriate exposure. different. Also, quantization surface 8. and 8. When compared, the level difference between adjacent luminances is the same, but since the absolute value of the luminance between both quantization planes is different, the determination to obtain the appropriate exposure will also be different.

今、あらゆる条件のもとKおける撮影画面を輝度に関す
る情報と位置に関する情報とくよシ複数のカテゴリーに
類別し、その各々のカテゴリーにおいてどの輝度に対し
て露出制御を行えば全体として適正露出が得られるかの
対応をつける。すると、ある条件下の画面において、露
出制御を行うべき輝度を輝度に関する情報と位置に関す
る情報とから得ることができるようKなる。
Now, if we classify the shooting screen under all conditions into multiple categories, including information about brightness and information about position, and perform exposure control for which brightness in each category, we can obtain the correct exposure overall. Attach a corresponding response. Then, on a screen under certain conditions, the brightness at which exposure control should be performed can be obtained from the information regarding the brightness and the information regarding the position.

事実、種々の条件下の画面について上記対応づけを行っ
た結果、適正露出の写真を得るために露光制御を行うべ
き輝度が次のような3つのレベルに収束するということ
が判明した。即ち、第1の輝度レベルは、複数の測光出
力のうち最大値とこれら副光出力の平均的な値との間に
存在し、@2の輝度レベルはこれら測光出力の平均的な
値とほぼ一致するレベルであり、また第3の輝度レベル
はこれらの測光出力の最小値とこれら測光出方の平均的
な値との間に存在することが判明した。この平均的な値
は、平均値、中央値あるいは最頻値で近似することがで
きる。
In fact, as a result of making the above correspondences for screens under various conditions, it has been found that the brightness at which exposure control should be performed in order to obtain photographs with proper exposure converges to the following three levels. That is, the first brightness level exists between the maximum value of a plurality of photometric outputs and the average value of these secondary light outputs, and the @2 brightness level is approximately equal to the average value of these photometric outputs. It has been found that a third luminance level exists between the minimum value of these photometric outputs and the average value of these photometric outputs. This average value can be approximated by an average value, a median value, or a mode value.

以上のことから、複数の光電出力の平均的な値と各光電
出力とを比較して、各分割された画面における輝度を規
格化すれば各画面の位置の情報と輝度の情報を同時に得
ることができるようになる。従ってこの規格化出力く基
づきパターン分析して画面の状態を検出し、この検出結
果と上記3つの輝度レベルとを実験的あるいは経験的に
対応させれば種々の条件下の画面に対する露出制御すべ
き輝度レベルを選択することができる。
From the above, if we compare the average value of multiple photoelectric outputs with each photoelectric output and standardize the brightness of each divided screen, we can simultaneously obtain information on the position and brightness of each screen. You will be able to do this. Therefore, if the state of the screen is detected by pattern analysis based on this normalized output, and this detection result is correlated experimentally or empirically with the above three brightness levels, exposure control for the screen under various conditions can be performed. Brightness level can be selected.

一方、パターン分析とVi無関係KJII出制御すべき
輝度レベルが定まることがある。それは最大輝度と最小
輝度との差が所定の範囲内にあって、画面内の輝度のバ
ラツキが少なく、かつ最大輝度が所定の範囲内忙存在し
、画面内に太陽を含む明るい光源スポットライトのよう
な人工光輝が存在していないと判断できる場合である。
On the other hand, the brightness level to be controlled by KJII output may be determined regardless of pattern analysis and Vi. The difference between the maximum brightness and the minimum brightness is within a predetermined range, there is little variation in brightness within the screen, and the maximum brightness is within a predetermined range. This is a case in which it can be determined that such artificial brightness does not exist.

このときKは上記第2の輝度レベルに対して露出調節を
行うと良好な結果が得られることが判明している。
At this time, it has been found that good results can be obtained by adjusting the exposure of K to the second brightness level.

又、画面内に太陽に代表される高輝度部や測光下限以下
の低輝度部がある場合、上述の第1〜第3の輝度レベル
のレベル設定に際して高輝度部に対応する最大値と、測
光下限以下の低輝度部に対応する最小値を無視し、これ
ら最大値、最小値を画面内に存在する他の輝度Kf換す
れば極端な高低輝度に影響されない適正露出な測光清報
が得られる。即ち、新たな第1〜第3の輝度レベルが得
られる。
In addition, if there is a high brightness area represented by the sun or a low brightness area below the photometry lower limit in the screen, when setting the levels of the first to third brightness levels described above, the maximum value corresponding to the high brightness area and the photometry By ignoring the minimum value corresponding to the low brightness area below the lower limit and converting these maximum and minimum values to other brightness Kf existing in the screen, it is possible to obtain a photometry report with proper exposure that is not affected by extreme high and low brightness. . That is, new first to third brightness levels are obtained.

更に、第1、第3の輝度レベルVCg!出を合せるに際
して最高輝度と最小輝度との差が所定値以上あるときに
は両R度レベルを第2のl81Illレベルの方へと補
正を加えることにより、高f4度部あるいは低14度部
がつぶれた写真ができないようにすることもできる。
Furthermore, the first and third brightness levels VCg! When the difference between the maximum brightness and the minimum brightness exceeds a predetermined value when aligning the outputs, by correcting both R degree levels toward the second 181Ill level, the high f4 degree part or the low f14 degree part is crushed. You can also prevent photos from being taken.

以下本発明を実施例に基づき説明する。The present invention will be explained below based on examples.

第2図は本発明の実施例を示すブロック図である。同図
において、測光回路1aは被写界を複数に分割した各領
域を測光するだめの光電変換素子を含み、被写界の各領
域に対応した独立のアナログ光電出力Po−P、を出力
する。この光電出力P、、Pnはフィルム感度(8V)
の情報と共に対数圧縮されているものとし、従って光電
出力はEV値で表わされる。第1の最大値検出回路11
はアナログスイッチ103,104を介して光電出力P
0〜P?Iを入力とし、これらの中から最大値P倶α2
を検出する。平均的値検出口j312はアナログスイッ
チ105,106を介して光電出力Po〜Pnを入力と
し、これらの平均的値、例えば平均値PWLeeL% 
 を検出する。第1の最/J%値検出回路13Viアナ
ログスイッチ107゜108を介して光電出力Po、P
%を入力とし、これらの中から最小値P m i nを
検出する。演算回路14は最大値P駕α2と平均値P 
m #αnとを入力として第1の測光出力PM(EV)
、即ち PM:′:kl Pmaz+(1ks )Pmaan 
”(1)を発生する。演算回路15は第2の測光出力P
M(EV)、即ち PM=P惧−αn   ・・・・・・・・・・・・・・
・・・・・・・(2)を発生するが、実際上平均的値検
出回路12と兼用できる。演算回路16は最小値Pm 
i%と平均値ptgaa1% とを入力として第3の測
光出力PL(EV)、即ち PL=に2Pmin+(1−kz)Pmgan・・・−
−(3)を発生する。以上に述べた回路11〜16は適
正測光出力発生回路を構成する。演算回路110は回路
14と15から測光出方PMとPMとを印加され、第4
の測光出力、即ちPH1に、、、、PH十町・PE(但
し、wl l wlは測定出力の重みづけ定数)を出力
する。演算回路111は回路15と16とから測光出力
PMとPLとを印加され、第5の側光出力、即ち、PL
M=g、 、 PJI+w4. PL (但し、w3゜
w4 は測光出力の重みづけ定数)を出力する。
FIG. 2 is a block diagram showing an embodiment of the present invention. In the figure, a photometering circuit 1a includes a photoelectric conversion element for photometering each region of the field divided into a plurality of regions, and outputs an independent analog photoelectric output Po-P corresponding to each region of the field. . This photoelectric output P, , Pn is the film sensitivity (8V)
Therefore, the photoelectric output is expressed as an EV value. First maximum value detection circuit 11
is the photoelectric output P via analog switches 103 and 104
0~P? I is input, and from these, the maximum value Pα2
Detect. The average value detection port j312 inputs the photoelectric outputs Po to Pn via the analog switches 105 and 106, and detects the average value of these, for example, the average value PWLeeL%.
Detect. Photoelectric output Po, P via the first maximum/J% value detection circuit 13Vi analog switch 107°108
% is input, and the minimum value P min is detected from these. The arithmetic circuit 14 calculates the maximum value P and the average value P
First photometric output PM (EV) using m #αn as input
, that is, PM:':kl Pmaz+(1ks)Pmaan
”(1).The arithmetic circuit 15 generates the second photometric output P.
M (EV), that is, PM = P - αn ・・・・・・・・・・・・・・・
Although it generates (2), it can actually be used as the average value detection circuit 12. The arithmetic circuit 16 calculates the minimum value Pm
Using i% and average value ptgaa1% as input, the third photometric output PL (EV), that is, PL=2Pmin+(1-kz)Pmgan...-
−(3) is generated. The circuits 11 to 16 described above constitute an appropriate photometric output generation circuit. The arithmetic circuit 110 is applied with the photometric output PM and PM from the circuits 14 and 15, and the fourth
The photometric output of, ie, PH1, ..., PH Tomachi PE (where wl l wl is a weighting constant for the measurement output) is output. The arithmetic circuit 111 receives the photometric outputs PM and PL from the circuits 15 and 16, and outputs the fifth side light output, that is, PL.
M=g, , PJI+w4. PL (where w3°w4 are weighting constants for photometric output) is output.

2値化回路1Tは光電出力P0〜F、と平均値puma
% とを入力とし、平均値Pnaan  K基づいて発
生された基準出力と測光出力PO〜p9sとを比較して
各光電出力を論理出力に変換する。ここで、光電出力を
規格化するためのレベルは平均値Pmea%のみである
から規格化と2値化とが同時に行われる。
The binarization circuit 1T has photoelectric outputs P0 to F, and the average value puma
% is input, and the reference output generated based on the average value Pnaan K is compared with the photometric output PO~p9s to convert each photoelectric output into a logical output. Here, since the level for standardizing the photoelectric output is only the average value Pmea%, standardization and binarization are performed at the same time.

第1の判定回路18は最大値P惧α2を入力として。The first determination circuit 18 receives the maximum value P&α2 as input.

Pα≦P帽I≦Pβ  ・・・・・・・・・・・・・・
・・・・・・・(4)(但し、Ptx 、Pβは定数) の判定を行い、その判定結果を表す論理出力を発生する
。もちろん、第1の判定回路1BはPα、Pβに対応し
た基準出力を発生する回路を含む。この判定動作は最大
値P1α。
Pα≦P cap I≦Pβ ・・・・・・・・・・・・・・・
. . . (4) (where Ptx and Pβ are constants) is determined, and a logical output representing the determination result is generated. Of course, the first determination circuit 1B includes a circuit that generates reference outputs corresponding to Pα and Pβ. This judgment operation is the maximum value P1α.

が太陽を含む明るい光源あるいはスポットライトのよう
な人工光源によるものかを識別するために行われる。
This is done to identify whether the light is caused by a bright light source, including the sun, or an artificial light source, such as a spotlight.

第2の判定回路19は最大値pmamと最小値Pth 
i sを入力として、 ΔPmPsa g−7” s 4 s  −= = =
 = −(5)の演算を行い、それから a≦ΔP≦β   ・・・・・・・・・・・・・・・・
・・・・・・・・・・・(6)(但し% ’ tβは定
数) の判定を行い、その判定結果を表わす論理出力を発生す
る。もちろん、定数a、βに対応した基準出力を発生す
る回13は第2の判定回路19に含まれている。この判
定動作は、画面の輝度分布を判定し、例えば輝度分布が
大きいときく低輝度側に主要被写体があるといって、高
輝度側がつぶれていたり、また七の逆に高輝度@に主要
被写体があるといって低輝度側がつぶれるといった現象
を防止するために行われる。
The second determination circuit 19 determines the maximum value pmam and the minimum value Pth.
With i s as input, ΔPmPsa g-7" s 4 s -= = =
= - Perform the calculation of (5), then a≦ΔP≦β ・・・・・・・・・・・・・・・・・・
. . . (6) (where %' tβ is a constant) is determined, and a logical output representing the determination result is generated. Of course, the circuit 13 that generates the reference output corresponding to the constants a and β is included in the second determination circuit 19. This judgment operation judges the brightness distribution of the screen, and for example, when the brightness distribution is large, the main subject is on the low brightness side, but the high brightness side is crushed, or vice versa, the main subject is on the high brightness side. This is done in order to prevent the phenomenon of the low brightness side being crushed even though there is a certain brightness.

類別回路20fl、回路17.18.19からの論理出
力、後述の第3の判定回路100からの5フラグ及び後
述の第2の阻止回路102からのtフラグを入力として
、これら論理出力の組合せ論理が所定のカテゴリーのい
ずれに属するかを決定する。即ち類別する。
Using the classification circuit 20fl, logic outputs from circuits 17, 18, and 19, 5 flags from a third determination circuit 100 (described later), and t flag from a second blocking circuit 102 (described later) as inputs, a combinational logic of these logical outputs is generated. determine which of the predetermined categories belongs to. That is, classify.

この所定のカテゴリーは3つく分けられ、各カテゴリー
に対応した制御出力が選択的に発生される。回路14.
15.16,110゜111とアペックス演算回路24
との関にそれぞれ接続されたアナログスイッチ21.2
2.23,112,113は類別回路20の制御出力に
よって第1ないし第5の測光出力のうちから類別された
カテゴリーに対応し゛ た出力を選択し、アペックス演
算回路241C伝達する。
This predetermined category is divided into three, and a control output corresponding to each category is selectively generated. Circuit 14.
15.16, 110°111 and apex calculation circuit 24
Analog switches 21.2 connected respectively to
2.23, 112, and 113 select the output corresponding to the classified category from among the first to fifth photometric outputs according to the control output of the classification circuit 20, and transmit it to the apex calculation circuit 241C.

アペックス演算回路24は選択された測光出力と情報設
定部2Tからの他の露出因子とKよって適正露出値(シ
ャッタ速度や絞り値)K対応した出力を発生し、これを
公知の露出制御回路25及び露出表示回路26に印加す
る。
The apex calculation circuit 24 generates an output corresponding to an appropriate exposure value (shutter speed and aperture value) K based on the selected photometric output and other exposure factors from the information setting section 2T, and outputs this output to a known exposure control circuit 25. and is applied to the exposure display circuit 26.

第2の最小値検出回路99、第2の最大値検出回路10
0は光電出力Po%F、を入力とし、これらの中から最
小値Psi%ortgtsα1最大値Psamortg
i*al  をそれぞれ検出する。
Second minimum value detection circuit 99, second maximum value detection circuit 10
0 takes the photoelectric output Po%F as input, and from these, the minimum value Psi%ortgtsα1 maximum value Psamortg
Detect each i*al.

第3の判定回路17Gは最大値Pmasoプリ5saj
第2の最小値検出回路99からPtm4鴨origtn
alを入力として Pmagorigivsal−Pm(*origina
l  ≦r(但しTは定数) の判定を行う。もちろんこの判定回路110は、定数r
K対応した基準出力を発生する回路と、比較回路を含む
。この判定動作は第4又は第5の測光出力を抽出するか
否かを判定するためのものである。この回路の出力はn
フラグとして類別回路20に印加される。
The third judgment circuit 17G determines the maximum value Pmaso pre-5saj.
Ptm4 duck origtn from the second minimum value detection circuit 99
Pmagorigivsal-Pm(*origina
It is determined that l ≦r (where T is a constant). Of course, this judgment circuit 110 uses the constant r
It includes a circuit that generates a reference output corresponding to K and a comparison circuit. This determination operation is for determining whether to extract the fourth or fifth photometric output. The output of this circuit is n
It is applied to the classification circuit 20 as a flag.

第1の阻止回路101は光電出力P0〜Pnを入力とし
て2つの閾値レベルと比較する。
The first blocking circuit 101 receives the photoelectric outputs P0 to Pn and compares them with two threshold levels.

!@1の閾値レベルP t Alは昼間の太陽が画面に
存在することを想定して約16hv相当に設定され、ま
た第2の閾値レベルPth2は夕暮れの太陽が画面に存
在することを想定して約151:V相当に設定されてい
る。そしてまず閾値レベルpth1以上の充電出力があ
ると。
! The threshold level P t Al of @1 is set to approximately 16 hv assuming that the daytime sun is present on the screen, and the second threshold level Pth2 is set on the assumption that the dusk sun is present on the screen. It is set to approximately 151:V. First, if there is a charging output equal to or higher than the threshold level pth1.

アナログスイッチ103を制御してその光電出力の回路
11% 12.13への伝達を阻止する。しかし、すべ
ての光電出力が閾値レベルPt11以上のときくはいず
れかひとつの光電出力を次段の回路に伝達できるように
アナログスイッチ103を制御する。その理由は後述さ
れる。次に閾値レベルpth、以上の光電出力があると
アナログスイッチ103を制御してその光電出力の回路
11.12.13への伝達を阻止するが、その阻止数は
一定数以下に抑えられている。これは、夕暮の撮影の場
合には太陽そのものが撮影の対象となることがあり、そ
の情報をすべて阻止してしまうと撮影者の意図が反映さ
れないことがあるからである。
Analog switch 103 is controlled to prevent transmission of its photoelectric output to circuit 11% 12.13. However, when all the photoelectric outputs are equal to or higher than the threshold level Pt11, the analog switch 103 is controlled so that any one photoelectric output can be transmitted to the next stage circuit. The reason for this will be explained later. Next, when there is a photoelectric output equal to or higher than the threshold level pth, the analog switch 103 is controlled to block the transmission of the photoelectric output to the circuits 11, 12, and 13, but the number of blocks is kept below a certain number. . This is because when photographing at dusk, the sun itself may be the object of the photograph, and if all that information is blocked, the photographer's intentions may not be reflected.

第2の阻止回路102は光電出力PO−Pnを入力とし
、測光下限に相当する閾値レベルPtk・と比較する。
The second blocking circuit 102 inputs the photoelectric output PO-Pn and compares it with a threshold level Ptk corresponding to the lower limit of photometry.

そしてPth、以下の光電出力があると、アナログスイ
ッチ104を制御してその光電出力の回路11,12.
13への伝達を阻止する。そして、この阻止数が一定値
以上か以下かを表わすtフラグを発生して類別回路20
に印加する。
When there is a photoelectric output equal to or less than Pth, the analog switch 104 is controlled to output the photoelectric output circuits 11, 12 .
Prevent transmission to 13. Then, the classification circuit 20 generates a t flag indicating whether the number of inhibitions is above or below a certain value.
to be applied.

第1.第2の阻止回路101,102によって次段の回
路への伝達阻止数は平均的値検出回路12に伝達され、
平均値算出に組入れない。
1st. The second blocking circuits 101 and 102 transmit the number of blocked transmissions to the next stage circuit to the average value detection circuit 12,
Not included in average value calculation.

次に、動作と類別回路20の類別態様とを画面11:3
分割及び5分割した場合について説明する。第3 (a
) (6)図は画面の分割状況と、分割された各領域の
光電出力とを示す。
Next, the operation and the classification mode of the classification circuit 20 are shown on the screen 11:3.
The cases of division and five divisions will be explained. Third (a
) (6) The figure shows how the screen is divided and the photoelectric output of each divided area.

(1)  第3 (cLJ図において、画面は6X6判
のカメラを想定して中央領域り、、  上方領域l)s
、 下方領域DtK分割され、各々の光電出力がPo、
P、で表わされている。
(1) 3rd (In the cLJ diagram, the screen is the central area assuming a 6x6 camera, and the upper area l)s
, the lower region DtK is divided, and each photoelectric output is Po,
It is represented by P.

各光電出力Po〜p、は平均値pmaα3(=Po +
Pt +F! / 3 )と比較され、各領域はPo、
P、≧Pmg6%のときには論理値lで表わされ、また
P、 、P!≦Pmma%のときには論理値0で表わさ
れる。類別回路20はこの論理値の組合せが、(1)中
央領域り、がOのとき、又は下方領域DlがOのとき(
このとき主要被写体は領域Dc又はDtVc存在する可
能性が高いので)アナログスイッチ23をオンにして第
3の測光出力PLをアペックス演算回路24に伝達する
。 (11)中央領域り、が1のとき(このとき主要被
写体は領域Dc)(存在する可能性が高いので)アナロ
グスイッチ21をオンにして第1の測光出力PMをアペ
ックス演算回路24に伝達する。 (liD上記以外の
組合せのときKはアナログスイッチ22をオンにして第
2の測光出力PJIをアペックス演算回路24に伝達す
る。 QJ n 7ラグが1のとき、即ちP−αz o
riginαl≦γのときには、画面が(1)の状態で
あれば第3の測光出力PLの代シに第5の測光出力Pi
+P L / 2を抽出すべくアナログスイッチをオン
にし、また画面が(1)の状態であれば第1の測光出力
PMの代シに第4の測光出力PJI+PH72を抽出す
べくアナログスイッチをオンにする。
Each photoelectric output Po~p is the average value pmaα3 (=Po +
Pt+F! /3), and each region is Po,
When P, ≧Pmg6%, it is expressed as a logical value l, and P, ,P! When ≦Pmma%, it is represented by a logical value of 0. The classification circuit 20 determines whether the combination of logical values is (1) when the central region Dl is O, or when the lower region Dl is O (
At this time, since there is a high possibility that the main subject exists in the area Dc or DtVc), the analog switch 23 is turned on and the third photometry output PL is transmitted to the apex calculation circuit 24. (11) When the center area is 1 (at this time, the main subject is area Dc) (because there is a high possibility that it exists), turn on the analog switch 21 and transmit the first photometric output PM to the apex calculation circuit 24. . (For combinations other than the above, K turns on the analog switch 22 and transmits the second photometric output PJI to the apex calculation circuit 24. When QJ n 7 lag is 1, that is, P-αz o
When riginαl≦γ, if the screen is in the state (1), the fifth photometric output Pi is substituted for the third photometric output PL.
Turn on the analog switch to extract +PL/2, and if the screen is in (1), turn on the analog switch to extract the fourth photometric output PJI + PH72 in place of the first photometric output PM. do.

これは、第1あるいは第3の測光出力を抽出するような
状態のときく、光電出力の最大値Pmargと最小値P
−<%との差が大きいと、高輝度側あるいは低輝度側が
つぶれた写真ができてしまうことがあるので、これを防
止するために第1あるいは第3の測光出力を平均値の方
へレベル補正しているのである。
This is the maximum value Pmarg and minimum value Pmarg of the photoelectric output when the first or third photometric output is extracted.
-<% If the difference is large, the high-brightness side or low-brightness side may be distorted, so to prevent this, the first or third metering output is leveled toward the average value. It is being corrected.

一方、第1の判定回路18FiPα≦P帽H≦Pβのと
きKは論理値1の出力を、またこれ以外のときには論理
値0の出力を発生する。第2の判定回路19はα≦ΔP
≦βのときKは論理値1の出力を、これ以外のときには
論理値0の出力を発生する。そして第1.第2の判定回
路18.19から論理値1の印加があったときに類別回
路20は画面が上記(1) (II)の状態にあっても
、これに優先して、アナログスイッチ22をオンにして
第2の測光出力PMをアペックス演算回路24に伝達す
る。
On the other hand, when the first determination circuit 18FiPα≦PH≦Pβ, K generates an output with a logical value of 1, and otherwise generates an output with a logical value of 0. The second determination circuit 19 is α≦ΔP
When ≦β, K generates an output of logical value 1, and otherwise generates an output of logical value 0. And the first. When a logical value of 1 is applied from the second judgment circuit 18 or 19, the classification circuit 20 turns on the analog switch 22 with priority even if the screen is in the above states (1) and (II). and transmits the second photometric output PM to the apex calculation circuit 24.

(2)  第3(b)図において、画面はうイカ判のカ
メラを想定して、中央領域Dc、右上方領域Df%、 
 左上方領域D1%、 右下方領域Dr1.% 左下方
領域Dtt IIc分割され、各々の光電出力がPo%
P4で表わされている。
(2) In Fig. 3(b), assuming a squid-sized camera with a screen that crawls, the central area Dc, the upper right area Df%,
Upper left area D1%, lower right area Dr1. % Lower left area Dtt IIc is divided, and each photoelectric output is Po%
It is represented by P4.

各光電出力P、〜P4は上述同様に平均値P」1% と
比較され、各領域は論理値1又は0で表わされる。類別
回路20はこの組合せが(1)中央領域り、が0のとき
、左右下方領域DrL、DrL が0のとき、左上方領
域DLsと左下方領域Dtt  とが0のとき、右上方
領域り、% と右下方領域DrL とが00とき、ある
いはどこかの領域KOがあシ、かつ1は存在しないとき
(このとき主要被写体は0の領域に存在する可能性が高
いので)アナログスイッチ23をオンにして第3の測光
出力PLをアペックス演算回路24に伝達する。
Each photoelectric output P, .about.P4 is compared with the average value P''1% as described above, and each region is represented by a logical 1 or 0. The classification circuit 20 calculates the following combinations: (1) When the central region is 0, when the left and right lower regions DrL and DrL are 0, when the upper left region DLs and the lower left region Dtt are 0, when the upper right region is 0, % and the lower right area DrL are 00, or when some area KO is missing and 1 does not exist (at this time, the main subject is likely to exist in the 0 area), turn on the analog switch 23. and transmits the third photometric output PL to the apex calculation circuit 24.

(II) (ilD (lψは(1)の項で述べた動作
と同じである。
(II) (ilD (lψ is the same operation as described in section (1)).

この5分割の例はライカ判のカメラのように縦と横の撮
影位置があることを考慮している。
This five-division example takes into consideration the fact that there are vertical and horizontal photographing positions, such as in a Leica camera.

さて、上述の(1バ2)項において、画面内のある領域
に閾値レベルPth1以上の高輝度部があると、その領
域の光電出力例えばPlは阻止され平均値は、P懸−α
露’ =Po+P!/2  あるいij P飢mas’
 =P6 +P2 +Ps +P4 /4  となる。
Now, in the above-mentioned item (1-2), if there is a high brightness part above the threshold level Pth1 in a certain area of the screen, the photoelectric output of that area, for example, Pl, is blocked and the average value is
Dew' =Po+P! /2 or ij P starvation
=P6 +P2 +Ps +P4 /4.

従って、この平均値を用いて回路17.演算回路14.
15% 16Vi動作することKなる。
Therefore, using this average value, circuit 17. Arithmetic circuit 14.
15% 16Vi operation means K.

すなわち回路17はこの新しい平均値Pmaan’  
、K基づき各光電出力を論理出力に変換し、演算回路1
4,15.16はこのPmaas’ K基づき、修正さ
れた測光出力PH1PM、PLを発生する。この修正さ
れた測光出力が上述同様にして類別回路20により選択
的に抽出される。
That is, the circuit 17 calculates this new average value Pmaan'
, K, each photoelectric output is converted into a logical output, and the arithmetic circuit 1
4, 15, and 16 generate corrected photometric outputs PH1PM and PL based on this Pmaas'K. This modified photometric output is selectively extracted by the classification circuit 20 in the same manner as described above.

ところで、画面全体が高輝度のとき、例えば%雲を撮影
するような場合には光電出力の最大値p m aπがひ
とつだけ回路11.12.13に印加される。すると、
最大値、平均値、最小値は共にPtnaygVc一致す
る。このとき、画面の状態は上述の(1)、(2)項に
おけるOiDの状態となり、第2の測光出力PJIを選
択するがPJ = Pm a z であるために高輝度
に対して露出制御が行われるようKなる。
By the way, when the entire screen has high brightness, for example when photographing clouds, only one maximum photoelectric output p m aπ is applied to the circuits 11, 12, and 13. Then,
The maximum value, average value, and minimum value all match PtnaygVc. At this time, the screen state becomes the OiD state described in (1) and (2) above, and the second photometric output PJI is selected, but since PJ = Pm a z , exposure control is not performed for high brightness. K will be done so that it will be done.

次に、閾値レベルpth2以上の光電出力は一定数以内
で回路11.12.13への伝達を阻止され平均値Pm
aan  もこの阻止数に応じて一定の平均値P11%
 $ a%#まで低下する。そして、この平均値PtK
etL%#に基づき前段同様に動作する。
Next, the photoelectric outputs above the threshold level pth2 are prevented from being transmitted to the circuit 11, 12, 13 within a certain number, and the average value Pm
aan also has a constant average value P11% depending on the number of inhibitions.
It drops to $a%#. And this average value PtK
It operates in the same way as the previous stage based on etL%#.

以上のようKして高輝度部の存在に対する側光出力発生
に際しての補正が施される。
As described above, correction is performed when generating side light output for the presence of a high brightness area.

一方、閾値レベルPthx以下の光電出力が存在する場
合、この光電出力例えばP t Fi、回路It、12
..13への一伝達を阻止されるから平均値の絶対レベ
ルは上昇し、pm g a tt””Po +P* /
 2あるいIn P m a a n”’=Po十F、
 十P3十P4 / 4となる。そのため、測光下限以
下の光電出力を無視した新たな第1〜第5の測光出力P
M、PJf%PL%PHM%PLMが得られる。この測
光出力は類別回路20によって上述同様に選択される。
On the other hand, if there is a photoelectric output below the threshold level Pthx, this photoelectric output, e.g. P t Fi, circuit It, 12
.. .. Since the transmission to 13 is blocked, the absolute level of the average value increases, and pm g a tt””Po +P* /
2 or In P m a a n”'=Po1F,
10P30P4/4. Therefore, new first to fifth photometric outputs P that ignore photoelectric outputs below the photometric lower limit
M, PJf%PL%PHM%PLM is obtained. This photometric output is selected by the classification circuit 20 in the same manner as described above.

このようKして、画面内に低輝度部が存在するときの補
正が行われる。
In this manner, correction is performed when a low brightness portion exists within the screen.

以下、各ブロックの構成について説明する。The configuration of each block will be explained below.

第4図は光を素子の一例で、複数個の光電素子が並んで
おり、フォト・ダイオード・7レイあるいFi(、)C
D等によって構成することが出来る。ただし、必ずしも
マトリックス状になっている必要はない。との光電素子
の出力の合成によって上述の分割領域における光電出力
が得られる。
Figure 4 shows an example of a light element, in which multiple photoelectric elements are lined up, such as a photodiode, 7-ray, or Fi(,)C.
It can be configured by D, etc. However, it is not necessarily necessary to form a matrix. The photoelectric output in the above-mentioned divided area is obtained by combining the outputs of the photoelectric elements.

第5図は受光学系の一例である。31Fi第4図に、示
した複数個の光′#IL素子であり、32l−を撮影レ
ンズ、33はミラー、34はフィルム面、35はファイ
ンダースクリーン、36はファインダー・スクリーンに
結像した被写体像を受光累子面に再結像させるだめのレ
ンズである。
FIG. 5 shows an example of a receiving optical system. 31Fi Figure 4 shows a plurality of light IL elements, 32l- is a photographing lens, 33 is a mirror, 34 is a film surface, 35 is a finder screen, and 36 is a subject image formed on the finder screen. This lens is used to re-image the light on the light-receiving surface.

以上の構成によシ、撮影するシーンの各部の明るさを測
定することが出来、独立な複数の測光情報をとシだせる
With the above configuration, the brightness of each part of the scene to be photographed can be measured, and a plurality of independent photometric information can be output.

lit 6 (a)図Fi+大値検値検出回路、100
の回路例を、また第6(b)図#i最小値検出回路13
0回路例をそれぞれ示す。これらの回路はOPアンプと
理想ダイオードとを使用したそれ自体公知の回路である
lit 6 (a) Figure Fi + large value reading detection circuit, 100
An example of the circuit in FIG. 6(b) #i minimum value detection circuit 13
0 circuit examples are shown respectively. These circuits are known per se, using OP amplifiers and ideal diodes.

第7図は、抵抗r% r/nとOF7ンプALとで平均
値検出回路12を構成したもので、UPアンプの出力と
してP、 +P1・・・・・・Pn/n= 、IJm−
αn なる出力が得られる。
FIG. 7 shows an average value detection circuit 12 configured with a resistor r% r/n and an OF7 amplifier AL, and the output of the UP amplifier is P, +P1...Pn/n=, IJm-
An output αn is obtained.

第8図は、演算回路14.15.16の回路例であり、
フォロワー”10〜’14と、分圧抵抗R,−R,とか
ら構成され、第1−第5の測光出力pm%PM%PL%
PHJf。
FIG. 8 is a circuit example of arithmetic circuits 14, 15, and 16,
It is composed of followers "10 to '14, and voltage dividing resistors R, -R, and the first to fifth photometric outputs pm%PM%PL%
PHJf.

PLMは分圧比の調整によって前記(1)%(2)、(
3)式を満足すべく得ることができる。
PLM can achieve the above (1)% (2), (
3) can be obtained to satisfy the equation.

第9図は第1の阻止回路の回路例を示し、前述の阻止数
を2としである。同図において;コンパレータ0100
%アンドゲートAND100、ANDlol、フリップ
フロップFIPIQ%FF11.インバータINV10
0、アナログスイッチj、9100から成る回路ブロッ
クは光電出力の数に対応して用意されている。ここでは
光電比Po−P4VC対応して5ブロツクが用意されて
おシ、ブロックB、で代表して示しである。但し、7ン
ドゲートAND99、AND9γ、ダイオードD100
.抵抗100、フリップフロップFF1’l、FF13
はブロックB1専用である。
FIG. 9 shows an example of the first blocking circuit, in which the number of blocking circuits described above is two. In the same figure; comparator 0100
%AND gate AND100, ANDlol, flip-flop FIPIQ%FF11. Inverter INV10
0, analog switch j, and 9100 are prepared in correspondence with the number of photoelectric outputs. Here, five blocks are prepared corresponding to the photoelectric ratio Po-P4VC, and block B is representatively shown. However, 7nd gate AND99, AND9γ, diode D100
.. Resistor 100, flip-flop FF1'l, FF13
is exclusive to block B1.

さて、リングカウンタACは一定周期のクロックパルス
を印加され、出力端子(IosQl、qs%Qs%qγ
s fs、loにクロックパルス数に応じて順次出力を
発生する。端子Ql−Q*の間は1ビツトおきに設けら
れていて各出力間に1ビツト分のタイムラグを設けてい
る。
Now, the ring counter AC is applied with a clock pulse of a constant period, and the output terminal (IosQl, qs%Qs%qγ
Outputs are sequentially generated on s fs and lo according to the number of clock pulses. The terminals Ql-Q* are provided every other bit, and a time lag of one bit is provided between each output.

バイナリ−カウンタBυ1はリングカウンタRσの90
出力を入力とし、Q出力にto出力をh分周したQo出
力の2周期毎にパルスを発生する。そして、Q出力が1
のときQ出力は0を出力してトランジスタrrをオフに
して、各ブロックのコンパレータの反転入力端子に上述
の閾値レベルpth、に対応した電圧を印加する。また
Q出力が0のときKはi出力が1となり、トランジスタ
Trがオンして各ブロックのコンパレータの反転入力端
子には上述の閾値レベルPth!<対応した電圧が印加
される。これらコンパレータはPN’>Pth  (但
し、Pliは各光電出力、Pth  はPth!又はP
th2)のとき1を出力する。次に動作を述べる。
Binary counter Bυ1 is 90 of ring counter Rσ
The output is input, and a pulse is generated every two cycles of the Qo output obtained by dividing the to output by h. And the Q output is 1
At this time, the Q output outputs 0, turns off the transistor rr, and applies a voltage corresponding to the above-mentioned threshold level pth to the inverting input terminal of the comparator of each block. Further, when the Q output is 0, the i output of K becomes 1, the transistor Tr is turned on, and the inverting input terminal of the comparator of each block is connected to the above-mentioned threshold level Pth! <The corresponding voltage is applied. These comparators are PN'>Pth (where Pli is each photoelectric output, Pth is Pth! or P
th2), outputs 1. Next, the operation will be described.

■ バイナリ−カウンタBC1のQ出力が1のとき;こ
のときはPN>P g Alを検出するモードである。
(2) When the Q output of the binary counter BC1 is 1; in this case, the mode is for detecting PN>P g Al.

オフゲートOR110の出力Filであるからブロック
B!のアンドゲートAND I Q Qはリングカウン
タRUの91出力を受けたときに、コンパレータσ10
0の出力をフリップ70ツブFFjQの8人力に印加す
る。ここで、Po>V t At  であればコンパレ
ータUtooはlを出力するから、フリップ70ツブF
FIQFiQ1出力に1を出力する。同時に7リツプフ
ロツプFF1jはQ!比出力1を出力し、アナログスイ
ッチ/1.9100をオフ忙してPoを次段の回路へ伝
達しない。この動作は、リングカウンタR(jのq1〜
q會出力によって時分割されて光電出力P4を入力とし
ているブロック側へと順次移動してゆく。その結果、P
 N >P t h tの光電出力を入力としているブ
ロックからは光電出力は次段の回路、即ち前述の第1の
最大値検出回路11、平均的値検出回路12、第1の最
小値検出回路13へは伝達されない。
Since it is the output Fil of the off-gate OR110, block B! When the AND gate AND I Q Q receives the 91 output of the ring counter RU, the comparator σ10
Apply an output of 0 to the 8-man power of the flip 70 tube FFjQ. Here, if Po>V t At , the comparator Utoo outputs l, so the flip 70 tube F
Output 1 to the FIQFiQ1 output. At the same time, 7 lip-flop FF1j is Q! It outputs a specific output of 1 and turns off the analog switch /1.9100 so that Po is not transmitted to the next stage circuit. This operation is performed by the ring counter R(j's q1~
It is time-divided based on the q meeting output and sequentially moves to the block that receives the photoelectric output P4 as an input. As a result, P
From the block inputting the photoelectric output of N > P t h t, the photoelectric output is sent to the next stage circuits, namely the aforementioned first maximum value detection circuit 11, average value detection circuit 12, and first minimum value detection circuit. 13 is not transmitted.

一方、アンドゲート、4#D100のα。出力はリング
カウンタIICのqs比出力入力とじているアンドゲー
トAND1101に、入力され、α。出力とqI目出力
が共Klのとき、7ンドゲート/1ND110はlを出
力し、オフゲート0B111を介してバイナリ−カウン
タBC2Vc入力される。同様にして、各ブロックのア
ンドゲートのC1,α2% C3,a4出力はQss 
 qss  err、C1會出力にそれぞれ同期して、
バイナリ−カウンタEC’lに入力される。従ってバイ
ナリ−カウンタBC2はα。〜G、出力の1を計数する
On the other hand, α of AND gate, 4#D100. The output is input to an AND gate AND1101 which closes the qs ratio output input of the ring counter IIC, and α. When the output and the qIth output are both Kl, the 7nd gate/1ND110 outputs l, which is input to the binary counter BC2Vc via the off gate 0B111. Similarly, the C1, α2% C3, a4 outputs of the AND gate of each block are Qss
In synchronization with qss err and C1 output, respectively,
It is input to the binary counter EC'l. Therefore, the binary counter BC2 is α. ~G, count the output 1s.

しかしながら、Q出力#iiであるからオアゲート0R
11Gの出力はカウンタB(72の計数値とは無関係に
1である。従って、P。
However, since Q output #ii, OR gate 0R
The output of 11G is 1 regardless of the count value of counter B (72). Therefore, P.

〜P4)Pgル! のときKはすべての光電出力が次段
回路への伝達を阻止されることKなるが、バイナリ−カ
ウンタBC2の計数値が5即ちバイナリ−コードで’1
01’のときKはバイナリ−カウンタB(j2のQIO
出力とQIt出力とが1となり、アンドゲートAND9
8が1を出力し、フリップフロップFF12のセット入
力に1が入り、出力Qは1になり、フリップフロップ/
 Fi 3のセット入力に1が入力、出力QはIKなり
QはOICなる。(リセットのタイミング関係F−1F
F10.7’/11と同様) このため、7ンドゲートAND99の出力をOKしてア
ナログスイッチj8100をオンにする。その結果、光
電出力P0が次段の回路に伝達される。ここで、ダイオ
ードD100の7ノード端子を可変抵抗B100によっ
てPth、相当電圧からダイオードによる低下分だけ高
くしておけば、光電出力PoがPth相当電圧に制限さ
れる。これは、画面全体が高輝度のときにはかえって露
出オーバーKした方が、より現実的な写真が撮れるとい
う配fiK基づいている。同、バイナリ−カウンタBU
2の計数値が5以下のときにはノアゲートN0E100
の出力はlであり、アンドゲートAND 99ijフリ
ツプフロツプ!F12のQ2出力をそののアナログスイ
ッチ、f、9100′V?:伝エル。
~P4) Pg le! When K means that all photoelectric outputs are blocked from being transmitted to the next stage circuit, the count value of binary counter BC2 is 5, that is, '1' in binary code.
01', K is binary counter B (QIO of j2
The output and QIt output become 1, and the AND gate AND9
8 outputs 1, 1 enters the set input of flip-flop FF12, output Q becomes 1, and flip-flop /
1 is input to the set input of Fi 3, and the output Q becomes IK and Q becomes OIC. (Reset timing relationship F-1F
(Similar to F10.7'/11) Therefore, the output of the 7nd gate AND99 is OK and the analog switch j8100 is turned on. As a result, the photoelectric output P0 is transmitted to the next stage circuit. Here, if the 7-node terminal of the diode D100 is raised by the variable resistor B100 from Pth, the equivalent voltage by the amount lowered by the diode, the photoelectric output Po is limited to the Pth equivalent voltage. This is based on the FIK principle, which states that when the entire screen is bright, overexposure can produce more realistic photos. Same, binary counter BU
When the count value of 2 is 5 or less, Noah Gate N0E100
The output of is l, and the AND gate AND 99ij flip-flop! Connect the Q2 output of F12 to that analog switch, f, 9100'V? :Den El.

また、バイナリ−カウンタBC2の計数値が2以上にな
るとQll出力、Q1!出力あるいは7ンドゲートAN
D115の出力が1となシ、このときノアゲート#0.
#1g□は0を出力する。するとアンドゲートA#Dl
15はリングカウンタIICのりto比出力IKなった
時点でバイナリ−カウンタBσ1をリセットするから、
q1出力が再びIKなった時点でQ出力は1となり、そ
の結果、PN>P i &。
Moreover, when the count value of binary counter BC2 becomes 2 or more, Qll output, Q1! Output or 7nd gate AN
If the output of D115 is 1, then NOR gate #0.
#1g□ outputs 0. Then and gate A#Dl
15 resets the binary counter Bσ1 when the ring counter IIC reaches the to ratio output IK.
When the q1 output becomes IK again, the Q output becomes 1, and as a result, PN>P i &.

を検出するモードへは移行しない。does not shift to a mode that detects

■ バイナリ−カウンタBU1のQ出力が0のとき;こ
のときは、PH>P g A!を検出するモードである
。ノアゲートNORI Q Qの出力が1のときにオア
ゲートOR110の出力はlとなる。つまり、バイナリ
−カウンタBσ2の計数値が2以下のとき、即ちQIO
出力が1あるいはQ目出力が1のときである。
■ When the Q output of binary counter BU1 is 0; in this case, PH>P g A! This is the mode for detecting. When the output of the NOR gate NORI Q is 1, the output of the OR gate OR110 is 1. In other words, when the count value of binary counter Bσ2 is 2 or less, that is, QIO
This is when the output is 1 or the Q-th output is 1.

いまカウンタBC2の計数値が0とすると、ノアゲート
N0I1100、オフゲートOR110は1を出力する
から、各ブロックのコンパレータは閾値レベルpth2
と光電出力P0〜P4とをそれぞれ比較する。そして、
P t h=以上の光電出力があるとき、例えばP o
 、 P 1 、F * > P tA xのときs”
os”1α意出力が1となる。そしてQl、Qss  
qs比出力印加によって各アンドゲートAND110〜
J#D112は1を出力し、これをカウンタBC2が計
数する。従って%’21G、Q11出力は1となるから
アンドゲートAND115は1を出力しノアゲート#0
R100、オフゲート0R110は0を出力する。その
結果、光電出力を2個以上阻止するとそれ以上阻止しな
いようKなる。つまり時系列的に後続して動作するブロ
ックは阻止動作を行わない。尚、阻止動作の制限により
、Pth2以上の光電出力が次段の回路に伝達される可
能があるが、これはダイオードD100と抵抗R100
の作用によってpth2相当電圧に制限されるので問題
とはならない。
Now, if the count value of counter BC2 is 0, NOR gate N0I1100 and off gate OR110 output 1, so the comparator of each block is set to threshold level pth2.
and the photoelectric outputs P0 to P4, respectively. and,
When there is a photoelectric output of P th = or more, for example, P o
, P 1 , F * > P tA x then s”
os”1α output becomes 1. Then, Ql, Qss
By applying the qs ratio output, each AND gate AND110 ~
J#D112 outputs 1, which is counted by counter BC2. Therefore, %'21G, Q11 output is 1, so AND gate AND115 outputs 1 and NOR gate #0
R100 and off-gate 0R110 output 0. As a result, if two or more photoelectric outputs are blocked, K is set so that no more are blocked. In other words, blocks operating successively in chronological order do not perform blocking operations. Note that due to restrictions on the blocking operation, there is a possibility that a photoelectric output of Pth2 or more will be transmitted to the next stage circuit, but this is due to the diode D100 and resistor R100.
Since the voltage is limited to the voltage equivalent to pth2 by the action of , this does not pose a problem.

同、アンドゲート、4A’Ji1γとAND118はフ
リップフロップFFjQ、FF11のリセットパルスを
発生するものでAND11γが出力lを発生した後にA
ND l l f3が出カニを発生するようにして、F
I’10、FF11のリセットのタイミングを調定して
いる。
Similarly, AND gate 4A'Ji1γ and AND118 generate reset pulses for flip-flops FFjQ and FF11, and after AND11γ generates output l,
ND l l Let f3 generate a crab, and F
The reset timing of I'10 and FF11 is adjusted.

第10図は第2の阻止回路の回路例を示し、前述の一定
の阻止数3に設定しである。同図において;閾値レベル
Ptル◎に相当する電圧は抵抗R200によって発生さ
れ、コンパレータC200〜0204の同相入力端子に
印加されている。コンパレータC200〜C2O4の反
転入力端子KVi光電出力Po〜P4が印加され、各コ
ンパレータはPH<Pth6(但し、PNけ任意のP、
〜P4 )を満足したときに出力1を発生する。各コン
パレータに対応して設けられたアナログスイッチA32
00〜A3204け対応するコンパレータの出力1で光
電出力の次段の回路へ伝達を阻止する。アナログスイッ
チlit 200〜18204kFiそれぞれ第 図で
述べた各ブロックのアナログスイッチ、l5100〜A
B104CAB 101〜A8104にッI、−、テf
l!9図では省略されている。)が直列に接続されてい
る。アナログスイッチのブロックB10.B11は第2
図の回路103,105.107と回路104.106
.108にそれぞれ対応する。
FIG. 10 shows a circuit example of the second blocking circuit, in which the number of blocking circuits is set to the constant number of blocking circuits described above. In the figure, a voltage corresponding to the threshold level Pt is generated by a resistor R200 and applied to the common-mode input terminals of the comparators C200 to C0204. The inverting input terminals KVi of the comparators C200 to C2O4 are applied with photoelectric outputs Po to P4, and each comparator has a voltage of PH<Pth6 (where PN is an arbitrary P,
~P4), output 1 is generated. Analog switch A32 provided corresponding to each comparator
The output 1 of the comparators corresponding to 00 to A3204 blocks the transmission of the photoelectric output to the next stage circuit. Analog switch lit 200~18204kFi respectively Analog switch for each block described in the figure, l5100~A
B104CAB 101-A8104 I, -, Tef
l! It is omitted in Figure 9. ) are connected in series. Analog switch block B10. B11 is the second
Circuits 103, 105, 107 and circuits 104, 106 in the diagram
.. 108, respectively.

リングカウンタR020Gはクロックパルスの印加によ
って順次、Qos  Q1*  QssqS% 9m%
 flo出力を発生する。q!〜q瞥出力はカウンタの
1ビット分のタイムラグをもって出力される。さて、リ
ングカウンタBσ200の90出力が1となるとバイナ
リカウンタB(73はリセットされる。q!出力がIK
なるとアンドゲート、4#D2QQのゲートは開き、コ
ンパレータσ200の出力をオアゲート0R200II
C伝達する。このときコンパレータσ200の出力1(
Po<Ptho)であればバイナリ−カウンタEO3は
この出力1を計数する。以下、リングカウンタRc2o
oのq1〜q9出力が順次1になるにつれて同様の動作
がアントゲ−トイND201〜AND 204へと移行
し、光電出力p、 〜P4のうち、ps<p thOを
満足するものがあればその数だけバイナリ−カウンタB
σ3t−を計数を進める。そして、バイナリ−カウンタ
EC3の計数値が3になるとQ!o出力、Q、1出力が
共に1となり、アンドゲートAND205の出力は1と
なり、オアゲート011201の出力IKよって7リツ
プフロツプFF’lQのQ出力、即ちtフラグは1とな
る。同様にバイナリ−カウンタBσ3の計数値が4.5
のとさくもtフラグF′i1である。
The ring counter R020G sequentially changes Qos Q1* QssqS% 9m% by applying a clock pulse.
Generates flo output. q! ~Q output is output with a time lag of one bit of the counter. Now, when the 90 output of the ring counter Bσ200 becomes 1, the binary counter B (73 is reset.q! output becomes IK
Then, the AND gate, 4#D2QQ gate opens, and the output of comparator σ200 becomes OR gate 0R200II.
C communicate. At this time, the output 1 of the comparator σ200 (
If Po<Ptho), the binary counter EO3 counts this output 1. Below, ring counter Rc2o
As the q1 to q9 outputs of o sequentially become 1, a similar operation moves to Antogame ND201 to AND 204, and if there is one among the photoelectric outputs p, to P4 that satisfies ps<p thO, the number only binary counter B
Continue counting σ3t-. Then, when the count value of binary counter EC3 becomes 3, Q! The o output, Q, and 1 output all become 1, the output of the AND gate AND205 becomes 1, and the Q output of the 7 lip-flop FF'lQ, that is, the t flag becomes 1 due to the output IK of the OR gate 011201. Similarly, the count value of binary counter Bσ3 is 4.5
This is also the t flag F'i1.

動作が進んでリングカウンタ5c2aaのqIo出力が
1になると、バイナリ−カウンタBσ3の計数値が3以
上のときKは、インバータlNV2O0より出力Oを印
加されているアンドゲートAND 206の出力はOで
あるからフリップフロップFF20けリセットされず、
tフラグは1を維持する。そして、次の周期で阻止数が
2以下ならインバータI tV V 2Q Qの出力が
1であるからtフラグは0となる。
As the operation progresses and the qIo output of the ring counter 5c2aa becomes 1, when the count value of the binary counter Bσ3 is 3 or more, the output of the AND gate AND 206 to which the output O is applied from the inverter lNV2O0 is O. Since flip-flop FF20 is not reset,
The t flag is maintained at 1. If the number of blockages is 2 or less in the next cycle, the output of the inverter I tV V 2Q Q is 1, so the t flag becomes 0.

尚、バイナリ−カウンタBσ3の92G出力、Qt2出
力が共に1のときに#′i阻止数は5となり、画面全体
が測光下限以下である。従って、これをアンドゲートA
ND 207で検出すれば、発光ダイオードLEDを点
灯することにより撮影不可能を表示することができる。
Note that when both the 92G output and the Qt2 output of the binary counter Bσ3 are 1, the #'i blocking number is 5, and the entire screen is below the lower limit of photometry. Therefore, we define this as AND gate A
If detected by the ND 207, it is possible to indicate that photography is not possible by lighting up the light emitting diode LED.

第11図は平均的値検出回路の回路例を示す。同図にお
いて;第1の阻止回路による阻止動作(高輝度側)と、
第2の阻止回路による阻止動作(低輝度@)とは通常の
撮影状態では起こり得ないので加算回路40けオアゲー
トで構成した。
FIG. 11 shows an example of the average value detection circuit. In the same figure; blocking operation by the first blocking circuit (high brightness side);
Since the blocking operation (low luminance @) by the second blocking circuit cannot occur in normal photographing conditions, the adder circuit is constructed with 40 OR gates.

電界効果トランジスタFETはそれぞれゲ−トが1のと
き導通する。
Each field effect transistor FET is conductive when its gate is at 1.

阻止数がOのとき全ゲート75f 1でFETは全部導
通するので合成フィードバック抵抗Rはr15 すなわち 但し、Patlは阻止されていない光電出力の総和であ
る。
When the blocking number is O, all the FETs are conductive at all gates 75f1, so the combined feedback resistance R is r15, ie, Patl is the sum of the unblocked photoelectric outputs.

阻止数が1のとき、FET□が非導通になシ、    r 阻止数が2のとき FllTlが非導通になり、    T 阻止数が3のとき、I’ETQ、lが非導通になり、 阻止数が4のとき、FET1.2弁溝通になプ。When the blocking number is 1, FET□ is non-conducting,    r When the blocking number is 2, FllTl becomes non-conductive,    T When the number of inhibition is 3, I'ETQ,l becomes non-conducting, When the number of blocking is 4, FET1.2 is connected to the valve groove.

第12図は類別回路20の回路例である。FIG. 12 is a circuit example of the classification circuit 20.

同図は画面を第3(b)図のように5分割した場合の実
施例である。
This figure shows an example in which the screen is divided into five parts as shown in Fig. 3(b).

コンパレータυ1の同相入力端子には定数Pal<対す
る入力が、またコンパレータC2の反転入力端子には定
数Pβに対応する入力がそれぞれ印加されている。一方
コンバレータC3の同相入力端子には定数αに対応する
入力が、またコンパレータC4の反転入力端子には定数
βに対応する入力がそれぞれ印加されている。コンパレ
ータσ5の同相入力端子には定数γに対応する入力が印
加されている。光電出力P0〜P4を同相入力とするコ
ンパレータa7〜σ11の反転入力にはP惰−α露−δ
L相当の基準入力が印加されている。
An input corresponding to the constant Pal< is applied to the in-phase input terminal of the comparator υ1, and an input corresponding to the constant Pβ is applied to the inverting input terminal of the comparator C2. On the other hand, an input corresponding to the constant α is applied to the in-phase input terminal of the comparator C3, and an input corresponding to the constant β is applied to the inverting input terminal of the comparator C4. An input corresponding to the constant γ is applied to the in-phase input terminal of the comparator σ5. The inverting inputs of the comparators a7 to σ11, which use the photoelectric outputs P0 to P4 as in-phase inputs, are
A reference input equivalent to L is applied.

このδL相当のレベルダウンは光電出力P。This level reduction equivalent to δL is the photoelectric output P.

〜P4の低輝度側についての2値化をより確実に行うだ
めのものである。光電出力P0を同相入力とするコンパ
レータC6の反転入力K 14 Pm aα胃十δH相
当の基準入力が印加されている。このδH相当のレベル
アップは光電出力Poの高輝度側についての2値化をよ
り確実にするためのものである。
This is to more reliably perform binarization on the low luminance side of ~P4. A reference input corresponding to the inverted input K 14 Pm aα gastric δH of the comparator C6 which uses the photoelectric output P0 as the in-phase input is applied. This level-up corresponding to δH is intended to more reliably binarize the high-brightness side of the photoelectric output Po.

最大値P m a xはコンパレータU1の反転入力端
子とコンパレータC2の同相入力端子に入力する。輝度
差ΔP′ハコンパレータC3の反転入力端子とコンパレ
ータC4の同相入力端子に入力する。コンパレータC1
〜C4の出力はアンドゲートAND1に入力する。
The maximum value Pmax is input to the inverting input terminal of the comparator U1 and the in-phase input terminal of the comparator C2. The luminance difference ΔP' is input to the inverting input terminal of the comparator C3 and the in-phase input terminal of the comparator C4. Comparator C1
The output of ~C4 is input to the AND gate AND1.

アンドゲートAIVD1の出力が1になるときはコンパ
レータc1〜C4の出力が皆1を示すときで Pα≦P惜α2≦Pβ ・・・・・・・・・・・・・・
・・・・(7)(α)かつ、 α≦ΔP′≦β  ・・・・・・・・・・・・・・・・
・・(7)(b)が成立つ時である。アンドゲートAN
D1の出力を1フラグとする。Iフラグが1のときオア
ゲートOB1の出力はIKなり、アナログスイッチ22
をオンして第2の測光出力PMが選択される。というの
は(7) (b)式が成立つことは、ある程度f4度差
があることを示しているが、(7)(cL)式が成立つ
場合、すなわち最大値がある範囲におさまっているとき
は、逆光状態になく、平均値付近に適正露出レベル存在
するからである。問、このことは高輝度側あるいは低輝
闇側の光電出力が阻止されていても成立する。光電出力
Poはコンパレータυ6とCIの同相入力端子に入力し
、以下光電出力P1、P、、PsおよびP4Viコンパ
レータC8、C9、C10およびC11の同相入力端子
に入力する。又コンパレータσ6の反転入力端子KVi
平均値を一定値レベルアップに出力PmaeXn+δH
が入力する。コンパレータσ6の出力が1になるのけ中
央領域DCの光電出力Poが平均値ptnean  よ
り識別出来る位(δHだけ)高い場合で、撮影画面の中
央部が明部になっていることを示している。一方コンバ
レータC7〜U11の反転入力端子には平均値を一定値
レベルダウンした出力PrILgan−δLが入力して
いる。コンパレータC7〜C11の出力がOKなるとき
は、光電出力P。+−P4が平均値Pgnζαn より
識別出来る位(δLだけ)低い場合で、光電出力P0〜
P4の対応する画面が暗部になっていることを示してい
る。
When the output of AND gate AIVD1 becomes 1, the outputs of comparators c1 to C4 all indicate 1, and Pα≦Pα2≦Pβ ・・・・・・・・・・・・・・・
・・・・・・(7)(α) and α≦ΔP′≦β ・・・・・・・・・・・・・・・・・・
...(7) When (b) holds true. AND GATE AN
The output of D1 is set as 1 flag. When the I flag is 1, the output of the OR gate OB1 becomes IK, and the analog switch 22
is turned on to select the second photometric output PM. This is because formula (7) (b) holds true, indicating that there is a certain degree of f4 degree difference, but if formula (7) (cL) holds, that is, the maximum value falls within a certain range. This is because when the subject is exposed to light, there is no backlight and the appropriate exposure level is around the average value. Q. This holds true even if the photoelectric output on the high-brightness side or the low-brightness side is blocked. The photoelectric output Po is input to the in-phase input terminals of the comparators υ6 and CI, and the photoelectric outputs P1, P, . Also, the inverting input terminal KVi of comparator σ6
Output the average value to a certain level up PmaeXn+δH
enters. The output of the comparator σ6 becomes 1 when the photoelectric output Po of the central region DC is higher than the average value ptnean by a discernible amount (by δH), indicating that the central part of the photographic screen is a bright part. . On the other hand, an output PrILgan-δL obtained by lowering the average value by a certain value is input to the inverting input terminals of the converters C7 to U11. When the outputs of the comparators C7 to C11 become OK, the photoelectric output is P. +-P4 is lower than the average value Pgnζαn by a discernible amount (by δL), and the photoelectric output P0~
This shows that the screen corresponding to P4 is a dark area.

アンドゲートAND 2にはコンパレータυ5.(,7
9、Ul 0の出力とEフラグのインバータINVI 
Kよって反転された出力が入力する。アンドゲートAN
D 2の出力が1になるのけ、 が成立ち、IフラグがOのときである。このような状態
は、中央領域D6が明るく、上半分の領域Dデt%D 
t s  が暗い場合で、スポットライト的な状態であ
る。
AND gate AND 2 has comparator υ5. (,7
9. Output of Ul 0 and inverter INVI of E flag
The output inverted by K is input. AND GATE AN
The output of D2 becomes 1 only when the following holds true and the I flag is O. In such a state, the central region D6 is bright and the upper half region Ddet%D
When t s is dark, it is a spotlight-like state.

それ故、(8)式が主要被写体が明部にあることを判断
する条件になる。アンドゲートAND2の出力をHフラ
グとする。Hフラグがlのときにはアナログスイッチ2
1がオンされて、第1の測光出力PHが選択される。
Therefore, equation (8) becomes a condition for determining that the main subject is in a bright area. The output of the AND gate AND2 is set as the H flag. When the H flag is l, analog switch 2
1 is turned on and the first photometric output PH is selected.

CIの出力はインバータlN73に入る。The output of CI enters inverter IN73.

今、 Po <Pmgan−δL    ・・・・・・・・・
・・・・・・(9)(中央の領域DCが暗部) が成立つ場合、コンパレータU1の出力はOでインバー
タINV3の出力は1になる。
Now, Po <Pmgan−δL ・・・・・・・・・
If (9) (central area DC is dark) holds, the output of the comparator U1 is O and the output of the inverter INV3 is 1.

又、コンパレータσ8と09の出力はノアゲートNul
l l K入る。
Also, the outputs of comparators σ8 and 09 are the NOR gates Nul
Enter l l K.

(左半分の領域Dts%Dttが8を部)が成立つ場合
、コンパレータ09、(j9の出力は共KOでノアゲー
トN0E1の出力ViIKなる。以下同様K Ps <P m a a−r@−δL (下半分の領域Dr4Dltが暗部) および P4くP汎−αn−δL (右半分の領域Dr、、Drlが暗部ンが成立つ場合、
それぞれノアゲート7voR2、NOR3の出力Vi1
になる。インバータINV3およびノアゲートNOR1
〜NOR3の出力はオアゲートOR3に入力し、いずれ
かの出力が1であればオアゲートOR3の出力は1とな
る。すなわち、(9)〜■式のいずれかが成立てばオア
ゲートOR3の出力は1になるということである。(9
)式が成り立つ場合は、主要被写体がある確率の高い画
面中央部が暗部になっている場合であり、低輝度側に露
出を合せた方がよい。しかし逆に画面中央部が明るくて
も、バックの明るさKよる場合も多く、必らずしも主要
被写体が明部にあるとは判断出来ない。むしろ逆光のよ
うな場合、主要被写体の明るさは画面下側の部分の明る
さに近くなる。よって但式が成シ立つ場合、主要被写体
が暗部にあると判断し、第3の測光出力PLを選択した
方がよい。αq、(2)式が成立つ場合は、カメラを縦
位置に構えて撮影した場合と考えられる。以上のように
(9)〜亜式のそれぞれが主要被写体が暗部VCするこ
とを判断する条件になる。そしてこのときオアゲートo
x3の出力がIKなる。
If (the left half area Dts%Dtt is 8), the outputs of the comparator 09 and (j9 are both KO and the output ViIK of the NOR gate N0E1. Similarly, K Ps < P m a - r @ - δL (The lower half region Dr4Dlt is the dark part) and P4kuP-αn-δL (If the right half region Dr, , Drl is the dark part, then
Output Vi1 of NOR gate 7voR2 and NOR3, respectively
become. Inverter INV3 and NOR gate NOR1
The output of ~NOR3 is input to the OR gate OR3, and if any of the outputs is 1, the output of the OR gate OR3 becomes 1. That is, if any of the equations (9) to (2) is satisfied, the output of the OR gate OR3 becomes 1. (9
) holds true when the center of the screen, where there is a high probability that the main subject is located, is a dark area, and it is better to set the exposure to the low brightness side. However, even if the center of the screen is bright, it often depends on the brightness K of the background, and it cannot necessarily be determined that the main subject is in the bright area. In fact, in backlit situations, the brightness of the main subject will be close to the brightness of the lower part of the screen. Therefore, if the formula holds true, it is better to determine that the main subject is in a dark area and select the third photometric output PL. If αq, equation (2) holds true, it is considered that the camera is held in a vertical position and the image is taken. As described above, each of formulas (9) to sub-types becomes a condition for determining that the main subject is subject to dark area VC. And at this time, or gate o
The output of x3 becomes IK.

測光下限以下の光電出力が一定数以上あるとlフラグが
IKなる。するとオアゲート0112の出力tilKな
り第1の測光出力PMを選択する。というのは、測光下
限以下の出力を示す光電出力が多いときKは、光電素子
の一部の明部によって測光可能になっている確率が高く
、高輝度側を選択した方がよいからである。
When a certain number of photoelectric outputs are below the lower limit of photometry, the l flag becomes IK. Then, the output tilK of the OR gate 0112 or the first photometric output PM is selected. This is because when there are many photoelectric outputs that are below the photometric lower limit, there is a high probability that photometry is possible due to some bright part of the photoelectric element, and it is better to select the high brightness side. .

ΔP即ち、Pmax orig inal−Pmin 
or 1g1nalはコンパレータC5の反転入力端子
に入力し、ΔPくγ  ・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・α3(但しγは定数
) が成立つときコンパレータc5の出力が1になる。これ
は測光した輝度差が比較的小さい場合であり、平均値側
へ補正した方が適正露出に近くなる。
ΔP, that is, Pmax orig inal−Pmin
or 1g1nal is input to the inverting input terminal of comparator C5, and ΔP γ ・・・・・・・・・・・・・・・
When α3 (where γ is a constant) holds true, the output of comparator c5 becomes 1. This is a case where the measured luminance difference is relatively small, and correcting it toward the average value will bring the exposure closer to the correct exposure.

フンパレータU5の出力はインバータ INV2で反転される。インバータノNV2の出力とl
フラグがアンドゲートA A’ D 3 K入力する。
The output of the humpator U5 is inverted by the inverter INV2. Inverter NV2 output and l
The flag enters the AND gate A A' D 3 K.

アンドゲートAND3の出力が1になるのは、9式が成
立たないで、lフラグが1のときである。すなわち、高
坤匣側が選択され、かつ輝度差が大きいときであり、オ
フゲートOR2の出力はIKなり第1の測光出力PMが
選択される。
The output of the AND gate AND3 becomes 1 when Equation 9 does not hold and the l flag is 1. That is, this is the case when the high-contact side is selected and the brightness difference is large, and the output of the off-gate OR2 is IK, so the first photometric output PM is selected.

lフラグはインバータ/ N V 4に入力して反転さ
れ、インバータINV4とコンパレータC5の出力とl
フラグがアンドゲートAND4に″入力する。アンドゲ
ートAND4の出力がIKなるのは03式が成立ち、l
フラグが1でlフラグが0のときである。すなわち、高
輝度側が選択されf4度差が小さい場合で、第4の測光
出力PHJ!、例えば (PH+PM)/2が選択される。
The l flag is input to inverter/N V4 and inverted, and the output of inverter INV4 and comparator C5 and l
The flag is input to the AND gate AND4.The output of the AND gate AND4 is IK because formula 03 is established and l
This is when the flag is 1 and the l flag is 0. That is, when the high brightness side is selected and the f4 degree difference is small, the fourth photometric output PHJ! , for example, (PH+PM)/2 is selected.

アンドゲートAND7KFiオアゲートOR3、インバ
ータI N V 1、INV4の出力が入力する。アン
ドゲートAND7の出力がIKなるのh、t%Eフラグ
がOでオアゲート0113の出力が1のときである。す
なわち低輝度側が選択された場合である。今、7ンドゲ
ートAIVD7の出力をLフラグとする。
The outputs of the AND gate AND7KFi or gate OR3 and the inverters INV1 and INV4 are input. The output of the AND gate AND7 is IK when the t%E flag is O and the output of the OR gate 0113 is 1. That is, this is a case where the low luminance side is selected. Now, let the output of the seventh gate AIVD7 be the L flag.

アンドゲートAND 5 KViLフラグとコンパレー
タC5の出力が入力し、低輝度側が選択され、輝度差が
小さいときに出力はlとなシ、第5の測光出力P LJ
f、例えば(PM+PL)/2が選択される。
AND gate AND 5 The KViL flag and the output of comparator C5 are input, the low luminance side is selected, and when the luminance difference is small, the output is l, and the fifth photometric output P LJ
f, for example (PM+PL)/2, is selected.

アンドゲートAND6にはLフラグとインバータINV
’lの出力が入力し、低輝度側が選択され、輝ぜ差が太
きいときに1出力がIKなり、第3の6All光出力P
 Lが選択される。
AND gate AND6 has L flag and inverter INV
'l output is input, the low brightness side is selected, and when the brightness difference is large, 1 output becomes IK, and the third 6All optical output P
L is selected.

ナントゲートNAVDKは、1% L、lフラグが入力
し、いずれもOの場合1になる。
The Nant gate NAVDK receives 1% L and l flags, and becomes 1 when both are O.

それは、主要被写体が明部にあるとも暗部にあるとも判
別されなかった場合である。このとき、オフゲートOA
′1の出力は1となシ、第2の側光出力PMが選択され
る。
This is a case where it is determined that the main subject is neither in a bright area nor in a dark area. At this time, off-gate OA
The output of '1 is not 1, and the second side optical output PM is selected.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は被写界(画面)の輝度分布を示す図、第2図は
本発明の実施例を示すブロック図、第3図は画面の分割
状況を示す図、第4図はf[素子アレイの例を示す図、
第5図は受光学系の例を示す図、第6図は最大値と最小
値検出回路の例を示す図、第7図は平均値検出回路の例
を示す図、第8図Fi演算回路の例を示す図、第9図は
第1の阻止回路の例を示す図、第10図は第2の阻止回
路の例を示す図、第11図は平均的値検出回路の例を示
す図、及び第12図は類別回路の例を示す図である。 〔主要部分の符号の説明〕
Fig. 1 is a diagram showing the brightness distribution of the field (screen), Fig. 2 is a block diagram showing an embodiment of the present invention, Fig. 3 is a diagram showing how the screen is divided, and Fig. 4 is a diagram showing the luminance distribution of the field (screen). Diagram showing an example of an array,
Fig. 5 is a diagram showing an example of the optical receiving system, Fig. 6 is a diagram showing an example of the maximum value and minimum value detection circuit, Fig. 7 is a diagram showing an example of the average value detection circuit, Fig. 8 is a diagram showing an example of the Fi calculation circuit. 9 is a diagram showing an example of the first blocking circuit, FIG. 10 is a diagram showing an example of the second blocking circuit, and FIG. 11 is a diagram showing an example of the average value detection circuit. , and FIG. 12 are diagrams showing examples of classification circuits. [Explanation of symbols of main parts]

Claims (1)

【特許請求の範囲】 被写界を複数の領域に分割して測光し、該 複数の領域に対応した光電出力を得る測光回路、該光電
出力によって適正測光出力を発生する手段を有するマル
チ測光装置において、該光電出力を閾値と比較すること
により、 閾値を超えるものを適正測光出力発生する手段へ、不関
与とするとともに、不関与とするものが所定数を超えた
場合には超えた分について一定の値に置き換えることを
特徴とするマルチ測光装置。
[Scope of Claims] A multi-photometering device comprising a photometering circuit that divides a field into a plurality of areas and measures the light and obtains photoelectric outputs corresponding to the plurality of areas, and a means for generating an appropriate photometering output from the photoelectric outputs. By comparing the photoelectric output with a threshold value, those that exceed the threshold value are not involved in the means for generating appropriate photometric output, and if the number of things that are not involved exceeds a predetermined number, the excess amount is A multi-photometering device that is characterized by replacing it with a fixed value.
JP19217186A 1986-08-19 1986-08-19 Multiplex light measuring apparatus Granted JPS6296827A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19217186A JPS6296827A (en) 1986-08-19 1986-08-19 Multiplex light measuring apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19217186A JPS6296827A (en) 1986-08-19 1986-08-19 Multiplex light measuring apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2302179A Division JPS55114919A (en) 1979-02-28 1979-02-28 Multi-photometry unit

Publications (2)

Publication Number Publication Date
JPS6296827A true JPS6296827A (en) 1987-05-06
JPH04538B2 JPH04538B2 (en) 1992-01-07

Family

ID=16286861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19217186A Granted JPS6296827A (en) 1986-08-19 1986-08-19 Multiplex light measuring apparatus

Country Status (1)

Country Link
JP (1) JPS6296827A (en)

Also Published As

Publication number Publication date
JPH04538B2 (en) 1992-01-07

Similar Documents

Publication Publication Date Title
US4476383A (en) Photometering device for obtaining exposure information
US5016039A (en) Camera system
US4456354A (en) Exposure controller for a camera
US7345702B2 (en) Image sensing apparatus, control method for illumination device, flash photographing method, and computer program product
US20040150743A1 (en) System and method for redeye strobe mode control
CN102573239A (en) Method and device for intelligently controlling brightness of flash of camera
CN108200353B (en) Method for detecting environment light of security monitoring camera
CN108174172A (en) Image pickup method and device, computer readable storage medium and computer equipment
US4412730A (en) Metering device
US7554601B2 (en) Digital video camera with automatic white balance and a method thereof
JPH0317636A (en) Camera
US5717964A (en) Camera exposure apparatus having flash tubes for correcting for overexposure
JPS6296827A (en) Multiplex light measuring apparatus
JPS6011475Y2 (en) Multi photometer
JPS6239366B2 (en)
US4456353A (en) Photometry controller for camera having an electronic flash controlling capability and capable of photometry of reflection from film surface
JPS5965829A (en) Automatic electronic flash device
JPH08146484A (en) Camera
JPH0310494Y2 (en)
JPH0466303B2 (en)
JPS638413B2 (en)
JPS637331B2 (en)
JPH0428087B2 (en)
JPS637330B2 (en)
JPS5984229A (en) Method and device for automatic dimming