JPH04538B2 - - Google Patents

Info

Publication number
JPH04538B2
JPH04538B2 JP19217186A JP19217186A JPH04538B2 JP H04538 B2 JPH04538 B2 JP H04538B2 JP 19217186 A JP19217186 A JP 19217186A JP 19217186 A JP19217186 A JP 19217186A JP H04538 B2 JPH04538 B2 JP H04538B2
Authority
JP
Japan
Prior art keywords
output
outputs
circuit
brightness
photoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19217186A
Other languages
Japanese (ja)
Other versions
JPS6296827A (en
Inventor
Tooru Fukuhara
Takashi Saegusa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nippon Kogaku KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Kogaku KK filed Critical Nippon Kogaku KK
Priority to JP19217186A priority Critical patent/JPS6296827A/en
Publication of JPS6296827A publication Critical patent/JPS6296827A/en
Publication of JPH04538B2 publication Critical patent/JPH04538B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

【発明の詳細な説明】 本発明は、被写界を複数の領域に分割して測光
し、該領域に対応した複数の光電出力から画面全
体の適正露出を決定するための適正測光出力を抽
出するマルチ測光装置の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention measures light by dividing a field into a plurality of regions, and extracts a proper light metering output for determining the proper exposure of the entire screen from a plurality of photoelectric outputs corresponding to the regions. This paper relates to improvements to multi-photometering devices.

被写界を複数の領域に分割して測光する理由と
しては、逆光状態での撮影においても適正露出を
得ることがあげられる。しかし画面内に太陽等の
高輝度部が入り込むと、従来装置ではかなり露出
アンダーな写真になつていた。それは高輝度部が
画面一部分にしかないとしても主要被写体よりも
輝度の絶対量が大きく、両者の輝度を平均しても
主要被写体の輝度よりその平均値はかなり大きく
なつてしまうからである。
The reason for dividing the field into multiple areas and metering is to obtain proper exposure even when shooting in backlit conditions. However, when high-brightness areas such as the sun enter the screen, conventional equipment results in images that are significantly underexposed. This is because even if the high-brightness area is only in one part of the screen, the absolute amount of brightness is greater than that of the main subject, and even if the brightness of both is averaged, the average value will be considerably larger than the brightness of the main subject.

一方、複数の領域に対応する複数の光電出力を
得る場合、画面の一部は測光下限以下であるが、
残りの部分については測光可能なことがある。例
えば、被写体がスポツトライトで照明されている
ような場合である。これに対して従来装置はほと
んど無力であつた。
On the other hand, when obtaining multiple photoelectric outputs corresponding to multiple areas, although part of the screen is below the photometric lower limit,
Photometry may be possible for the remaining portion. For example, this may be the case when the subject is illuminated by a spotlight. In contrast, conventional devices were almost powerless.

更に、画面内のコントラストが高い場合に、高
輝度部あるいは低輝度部に対して露出を制御する
と、低輝度部あるいは高輝度部がつぶれた写真が
できてしまい観賞上不快感を与えるという欠点も
ある。
Furthermore, when the contrast in the screen is high, controlling the exposure for high-brightness or low-brightness areas can result in a photograph in which the low-brightness or high-brightness areas are crushed, making it unpleasant to view. be.

本発明の目的は、光電出力に基づいて被写界の
状況を分析し、前述のような特殊な条件下特に画
面のコントラストが高いときの被写界に対しても
適正測光出力が得られるように成つたマルチ測光
装置を提供することである。
The purpose of the present invention is to analyze the situation of the subject based on the photoelectric output, and to obtain an appropriate photometric output even for the subject under the above-mentioned special conditions, especially when the screen contrast is high. The purpose of the present invention is to provide a multi-photometering device that has the following features.

以下、被写界(以下画面と称す。)を底面とし、
画面の各部の輝度を高さ(縦軸)として、画面と
画面の各部の輝度とを立体図面として表わした第
1図によつて本発明の基本的考え方を述べる。第
1a図において、底面S0に示すような画面を考え
たとき、画面の輝度はひとつの曲面S1を決定す
る。実際には、有限側の光電素子で測光するの
で、据え得る曲画は光電素子と同数以下の平面の
集合になる。例えば、4個の光電素子で画面を上
下、左右に分割した場合、画面の輝度を示す曲面
は第1b,c図に量子化面S2〜S4で示されるよう
に量子化されて段階状になる。量子化面S2とS4
を比較した場合、量子化面を構成している輝度の
絶対レベルは同一であるがそれらの画面上の位置
は異なるので、どの輝度に対して適正露出を得る
かの判断も異なる。また、量子化面S2とS3とを比
較した場合、隣り合う輝度間のレベル差は等しい
が、両量子化面間の輝度の絶対値が異なるので、
適正露出を得る判断も異なつてくる。今、あらゆ
る条件のもとにおける撮影画面を輝度に関する情
報と位置に関する情報とにより複数のカテゴリー
に類別し、その各々のカテゴリーにおいてどの輝
度に対して露出制御を行えば全体として適正露出
が得られるかの対応をつける。すると、ある条件
下の画面において、露出制御を行うべき輝度を輝
度に関する情報と位置に関する情報とから得るこ
とができるようになる。
Hereinafter, the field of view (hereinafter referred to as the screen) is the bottom surface,
The basic idea of the present invention will be described with reference to FIG. 1, which shows the screen and the brightness of each part of the screen as a three-dimensional diagram, with the brightness of each part of the screen being the height (vertical axis). When considering a screen as shown at the bottom surface S 0 in FIG. 1a, the brightness of the screen determines one curved surface S 1 . In reality, since photometry is performed using a finite number of photoelectric elements, the number of curved images that can be set up is a set of planes with the same number or fewer as the number of photoelectric elements. For example, when the screen is divided vertically, horizontally, and horizontally using four photoelectric elements, the curved surface representing the brightness of the screen is quantized and divided into stages as shown by quantization surfaces S 2 to S 4 in Figures 1b and 1c. become. When comparing quantization planes S 2 and S 4 , the absolute levels of the brightness that make up the quantization planes are the same, but their positions on the screen are different, so it is difficult to obtain the correct exposure for which brightness. The judgment is also different. Also, when comparing quantization planes S 2 and S 3 , the level difference between adjacent luminances is the same, but the absolute value of the luminance between both quantization planes is different, so
Judgment for obtaining appropriate exposure will also be different. Now, we classify the shooting screen under all conditions into multiple categories based on information regarding brightness and information regarding position, and determine which brightness should be controlled for exposure in each category to obtain an overall appropriate exposure. Attach the correspondence. Then, on a screen under certain conditions, the brightness at which exposure control should be performed can be obtained from the information regarding the brightness and the information regarding the position.

事実、種々の条件下の画面について上記対応づ
けを行つた結果、適正露出の写真を得るために露
光制御を行うべき輝度が次のような3つのレベル
に収束するということが判明した。即ち、第1の
輝度レベルは、複数の測光出力のうち最大値とこ
れら測光出力の平均的な値との間に存在し、第2
の輝度レベルはこれら測光出力の平均的な値とほ
ぼ一致するレベルであり、また第3の輝度レベル
はこれらの測光出力の最小値とこれら測光出力の
平均的な値との間に存在することが判明した。こ
の平均的な値は、平均値、中央値あるいは最頻値
で近似することができる。
In fact, as a result of making the above correspondences for screens under various conditions, it has been found that the brightness at which exposure control should be performed in order to obtain photographs with proper exposure converges to the following three levels. That is, the first brightness level exists between the maximum value of a plurality of photometric outputs and the average value of these photometric outputs;
The brightness level of is a level that almost matches the average value of these photometric outputs, and the third brightness level exists between the minimum value of these photometric outputs and the average value of these photometric outputs. There was found. This average value can be approximated by an average value, a median value, or a mode value.

以上のことから、複数の光電出力の平均的な値
と各光電出力とを比較して、各分割された画面に
おける輝度を規格化すれば各画面の位置の情報と
輝度の情報を同時に得ることができるようにな
る。従つてこの規格化出力に基づきパターン分析
して画面の状態を検出し、この検出結果と上記3
つの輝度レベルとを実験的あるいは経験的に対応
させれば種々の条件下の画面に対する露出制御す
べき輝度レベルを選択することができる。
From the above, if we compare the average value of multiple photoelectric outputs with each photoelectric output and standardize the brightness of each divided screen, we can simultaneously obtain information on the position and brightness of each screen. You will be able to do this. Therefore, the screen condition is detected by pattern analysis based on this normalized output, and this detection result is combined with the above 3.
By experimentally or empirically making these two brightness levels correspond to each other, it is possible to select the brightness level at which exposure should be controlled for the screen under various conditions.

一方、パターン分析とは無関係に露出制御すべ
き輝度レベルが定まることがある。それは最大輝
度と最小輝度との差が所定の範囲内にあつて、画
面内の輝度のバラツキが少なく、かつ最大輝度が
所定の範囲内に存在し、画面内に太陽を含む明る
い光源スポツトライトのような人工光源が存在し
ていないと判断できる場合である。このときには
上記第2の輝度レベルに対して露出調節を行うと
良好な結果が得られることが判明している。
On the other hand, the brightness level at which exposure should be controlled may be determined independently of pattern analysis. The difference between the maximum brightness and the minimum brightness is within a predetermined range, the variation in brightness within the screen is small, and the maximum brightness is within a predetermined range, and the bright light source spot light including the sun is present within the screen. This is a case where it can be determined that no such artificial light source exists. In this case, it has been found that good results can be obtained by adjusting the exposure for the second brightness level.

又、画面内に太陽に代表される高輝度部や測光
下限以下の低輝度部がある場合、上述の第1〜第
3の輝度レベルのレベル設定に際して高輝度部に
対応する最大値と、測光下限以下の低輝度部に対
応する最小値を無視し、又はこれら最大値、最小
値を画面内に存在する他の輝度に置換すれば極端
な高低輝度に影響されない適正露出な測光情報が
得られる。
In addition, if there is a high brightness area represented by the sun or a low brightness area below the photometry lower limit in the screen, when setting the levels of the first to third brightness levels described above, the maximum value corresponding to the high brightness area and the photometry By ignoring the minimum value corresponding to the low brightness area below the lower limit, or by replacing these maximum and minimum values with other brightness values that exist within the screen, it is possible to obtain photometric information with proper exposure that is not affected by extreme high and low brightness. .

更に、第1、第3の輝度レベルに露出を合せる
に際して最高輝度と最小輝度との差が所定値以上
あるときには両輝度レベルを第2の輝度レベルの
方へと補正を加えることにより、高輝度部あるい
は低輝度部がつぶれた写真ができないようにする
こともできる。
Furthermore, when adjusting the exposure to the first and third brightness levels, if the difference between the maximum brightness and the minimum brightness is more than a predetermined value, both brightness levels are corrected toward the second brightness level, thereby increasing the brightness. It is also possible to prevent photographs with blurred areas or low-brightness areas.

以下本発明を実施例に基づき説明する。第2図
は本発明の実施例を示すブロツク図である。同図
において、測光回路10は被写界を複数に分割し
た各領域を測光するための光電変換素子を含み、
被写界の各領域に対応した独立のアナログ光電出
力P0〜Po-1を出力する。この光電出力P0〜Po-1
フイルム感度(SV)の情報と共に対数圧縮され
ているものとし、従つて光電出力はEV値で表わ
される。第1の最大値検出回路100は光電出力
P0〜Po-1の中から最大値Pmaxoriginalを検出す
る。また第1の最小値検出回路99は同じくP0
〜Po-1の中から最小値Pminoriginalを検出する。
また、阻止回路101,102の説明のところで
後述するように、第2の最大検出回路11はアナ
ログスイツチ103,104を介して光電出力
P0〜Po-1のうち閾値レベルをこえないものを入力
とし、これらの中から最大値Pmaxを検出する。
平均的値検出回路12はアナログスイツチ10
5,106を介して光電出力P0〜Pn−1のう
ち複数の閾値レベルの間にあるものを入力とし、
これらの平均的値、例えば平均値Pmeanを検出
する。第2の最大値検出回路13はアナログスイ
ツチ107,108を介して光電出力P0〜Po-1
うち閾値レベルをこえるものを入力とし、これら
の中から最小値Pminを検出する。演算回路14
は最大値Pmaxと平均値Pmeanとを入力として第
1の測光出力PH(EV)、即ち PH=k1Pmax+(1−k1)Pmean ……(1) を発生する。演算回路15は第2の測光出力PM
(EV)、即ち PM=Pmean ……(2) を発生するが、実際上平均的値検出回路12と兼
用できる。演算回路16は最小値Pminと平均値
Pmeanとを入力して第3の測光出力PL(EV)、
即ち PL=k2Pmin+(1−k2)Pmean ……(3) を発生する。以上に述べた回路11〜16は適正
測光出力発生回路を構成する。演算回路110は
回路14と15から測光出力PHとPMとを印加
され、第4の測光出力、即ちPHM=w1・PH+
w2・PM(但し、w1、w2は測定出力の重みづけ定
数)を出力する。演算回路111は回路15と1
6とから測光出力PMとPLとを印加され、第5
の測光出力、即ち、PLM=w3・PM+w4・PL
(但し、w3、w4は測光出力の重みづけ定数)を出
力する。2値化回路17は規格化を行なう部分で
あり光電出力P0〜Po-1と平均値Pneaoとを入力と
し、平均値Pmeanに基づいて発生された基準出
力と測光P1〜Po-1とを比較して各光電出力を論理
出力に変換する。具体的には、実施例において、
i番目の位置の出力Piと平均値Pmeanの比較を
行ない、Pi≧Pmeanであれば1、Pi<Pmeanで
あれば0としている。規格化出力が1であれば、
i番目の位置が平均より明るい部分であることを
示し、0であれば暗い部分であることを示すこと
になる。すなわち、前述の規格化は2値化の形を
とつている。
The present invention will be explained below based on examples. FIG. 2 is a block diagram showing an embodiment of the present invention. In the same figure, a photometry circuit 10 includes a photoelectric conversion element for photometering each area in which the field of view is divided into a plurality of areas,
It outputs independent analog photoelectric outputs P 0 to P o-1 corresponding to each area of the field. It is assumed that the photoelectric outputs P 0 to P o-1 have been logarithmically compressed together with the film sensitivity (SV) information, and therefore the photoelectric outputs are expressed in EV values. The first maximum value detection circuit 100 has a photoelectric output
The maximum value Pmaxoriginal is detected from P 0 to P o-1 . Also, the first minimum value detection circuit 99 similarly has P 0
Detect the minimum value Pminoriginal from ~P o-1 .
Further, as will be described later in the explanation of the blocking circuits 101 and 102, the second maximum detection circuit 11 outputs photoelectric power via analog switches 103 and 104.
Among P 0 to P o-1, those that do not exceed the threshold level are input, and the maximum value Pmax is detected from among these.
The average value detection circuit 12 is an analog switch 10.
5,106, the photoelectric outputs P0 to Pn-1 that are between a plurality of threshold levels are input;
The average value of these, for example, the average value Pmean is detected. The second maximum value detection circuit 13 receives as input the photoelectric outputs P 0 to P o-1 exceeding the threshold level through the analog switches 107 and 108, and detects the minimum value Pmin from these. Arithmetic circuit 14
receives the maximum value Pmax and the average value Pmean as input and generates the first photometric output PH (EV), that is, PH= k1Pmax +(1- k1 )Pmean (1). The arithmetic circuit 15 outputs the second photometric output PM.
(EV), that is, PM=Pmean (2), and can actually be used as the average value detection circuit 12. The arithmetic circuit 16 calculates the minimum value Pmin and the average value
Pmean and the third photometric output PL (EV),
That is, PL= k2Pmin +(1- k2 )Pmean...(3) is generated. The circuits 11 to 16 described above constitute an appropriate photometric output generation circuit. The arithmetic circuit 110 receives the photometric outputs PH and PM from the circuits 14 and 15, and outputs the fourth photometric output, that is, PHM=w 1 · PH+
Outputs w 2 ·PM (where w 1 and w 2 are weighting constants for the measurement output). Arithmetic circuit 111 is connected to circuits 15 and 1
The photometric outputs PM and PL are applied from 6 and 5.
Photometric output, i.e., PLM=w 3・PM+w 4・PL
(However, w 3 and w 4 are weighting constants for photometric output). The binarization circuit 17 is a part that performs standardization, and inputs the photoelectric outputs P 0 to P o-1 and the average value P neao , and outputs the reference output generated based on the average value Pmean and the photometry P 1 to P o -1 to convert each photoelectric output to a logical output. Specifically, in the example,
The output Pi at the i-th position is compared with the average value Pmean, and if Pi≧Pmean, it is set to 1, and if Pi<Pmean, it is set to 0. If the normalized output is 1, then
This indicates that the i-th position is a brighter-than-average portion, and 0 indicates that it is a darker portion. That is, the standardization described above takes the form of binarization.

又、次のようにすることも出来る。全体の明る
さを、明るい部分、暗い部分、中間の部分に分け
るために平均値Pmeanに基づく基準出力として
Pmean+δH、Pmean−δLを設定し、この2つの
基準レベルに対して、それぞれ2値化を行なう方
法である。すなわち、Pi>Pmean+δHが成り立
つときが1、Pi≦Pmean+δHが成り立つときが
0、またPi≧Pmean−δLのとき1、Pi<Pmean
−δLのとき0とする。この場合i番目の位置の
2値化出力は2つ(2bit)になる。Pmean+δH、
Pmean−δLの比較の順に出力を並べたとき、出
力が11ならば明るい部分を示し、00ならば暗い部
分を示し、01ならば中間の平均値に近い部分を示
す(10の場合は存在しない)。このようにその位
置の明るさを3段階に分けることにより、より高
度なパターン分析が可能となる。
Alternatively, you can do the following. As a reference output based on the average value Pmean to divide the overall brightness into bright parts, dark parts, and intermediate parts.
In this method, Pmean + δH and Pmean - δL are set, and binarization is performed for each of these two reference levels. That is, 1 when Pi>Pmean+δH holds, 0 when Pi≦Pmean+δH holds, 1 when Pi≧Pmean−δL, and Pi<Pmean
It is set to 0 when −δL. In this case, the binarized output at the i-th position is two (2 bits). Pmean+δH,
When the outputs are arranged in the order of comparison of Pmean−δL, if the output is 11, it indicates a bright part, if the output is 00, it indicates a dark part, if it is 01, it indicates a part close to the average value (if it is 10, it does not exist) ). By dividing the brightness at that position into three levels in this way, more advanced pattern analysis becomes possible.

もちろん2値化回路を4段階以上に分けるもの
とすることも可能であるし、位置に応じて分け方
を変えてもよい。
Of course, it is also possible to divide the binarization circuit into four or more stages, and the way of division may be changed depending on the position.

次に第1の判定回路18は最大値Pmaxを入力
として、 Pa≦Pmax≦Pβ ……(4) (但し、Pa、Pβは定数) の判定を行い、その判定結果を表す論理出力を発
生する。もちろん、第1の判定回路18はPa、
Pβに対応した基準出力を発生する回路を含む。
この判定動作は最大値Pmaxが太陽を含む明るい
光源あるいはスポツトライトのような人工光源に
よるものかを識別するために行われる。
Next, the first judgment circuit 18 inputs the maximum value Pmax, judges Pa≦Pmax≦Pβ (4) (where Pa and Pβ are constants), and generates a logical output representing the judgment result. . Of course, the first determination circuit 18 is Pa,
Includes a circuit that generates a reference output corresponding to Pβ.
This determination operation is performed to identify whether the maximum value Pmax is caused by a bright light source including the sun or an artificial light source such as a spotlight.

第2の判定回路19は最大値Pmaxと最小値
Pminを入力として、 ΔP=Pmax−Pmin ……(5) の演算を行い、それから a≦ΔP≦β ……(6) (但し、a、βは定数) の判定を行い、その判定結果を表わす論理出力を
発生する。もちろん、定数a、βに対応した基準
出力を発生する回路は第2の判定回路19に含ま
れている。この判定動作は、画面の輝度分布を判
定し、例えば輝度分布が大きいときに低輝度側に
主要被写体があるといつて、低輝度側に露出を合
わせる高輝度側がとんだり、またその逆に高輝度
側に主要被写体があるといつて高輝度側に露出を
合わせると低輝度側がつぶれるといつた現象を防
止するために行われる。
The second judgment circuit 19 determines the maximum value Pmax and the minimum value
Using Pmin as input, calculate ΔP=Pmax−Pmin...(5), then judge a≦ΔP≦β...(6) (however, a and β are constants), and display the judgment result. Generates a logical output. Of course, the second determination circuit 19 includes a circuit that generates reference outputs corresponding to the constants a and β. This judgment operation judges the brightness distribution of the screen, and for example, if the brightness distribution is large and the main subject is on the low brightness side, the high brightness side will adjust the exposure to the low brightness side, or vice versa. This is done to prevent the phenomenon where if the main subject is on the bright side and the exposure is adjusted to the high brightness side, the low brightness side will be destroyed.

類別回路20は、回路17,18,19からの
論理出力、後述の第3の判定回路170からのn
フラグ及び後述の第2の阻止回路102からのl
フラグを入力として、これら論理処理の組合せ論
理が所定のカテゴリーのいずれに属するかを決定
する。即ち類別する。この所定のカテゴリーは5
つに分けられ、各カテゴリーに対応した制御出力
が選択的に発生される。回路14,15,16,
110,111とアペツクス演算回路24との間
にそれぞれ接続されたアナログスイツチ21,2
2,23,112,113は類別回路20の制御
出力によつて第1ないし第5の測光出力のうちか
ら類別されたカテゴリーに対応した出力を選択
し、アペツクス演算回路24に伝達する。
The classification circuit 20 receives logic outputs from circuits 17, 18, and 19, and n from a third judgment circuit 170, which will be described later.
flag and l from the second blocking circuit 102, which will be described later.
Using flags as input, it is determined to which predetermined category the combinational logic of these logical processes belongs. That is, classify. This predetermined category is 5
The control output corresponding to each category is selectively generated. Circuits 14, 15, 16,
Analog switches 21 and 2 are connected between 110 and 111 and the apex calculation circuit 24, respectively.
2, 23, 112, and 113 select the output corresponding to the classified category from among the first to fifth photometric outputs according to the control output of the classification circuit 20, and transmit the selected output to the apex calculation circuit 24.

アペツクス演算回路24は選択された測光出力
と情報設定部27からの他の露出因子とによつて
適正露出値(シヤツタ速度や絞り値)に対応した
出力を発生し、これを公知の露出制御回路25及
び露出表示回路26に印加する。
The apex calculation circuit 24 generates an output corresponding to an appropriate exposure value (shutter speed and aperture value) based on the selected photometric output and other exposure factors from the information setting section 27, and outputs it using a known exposure control circuit. 25 and the exposure display circuit 26.

第1の最小値検出回路99,第1の最大値検出
回路100は光電出力P0〜Po-1を入力とし、これ
らの中から最小値Pminoriginal最大値
Pmaxoriginalをそれぞれ検出する。第3の判定
回路170は第1と最大値検出回路100から最
大値Pmaxoriginal第1の最小値検出回路99か
らPminortiginalを入力として Pmaxoriginal−Pminoriginal≦γ (但し、γは定数) の判定を行う。もちろんこの判定回路170は、
定数γに対応した基準出力を発生する回路と、比
較回路を含む。この判定動作は第4又は第5の測
光出力を抽出するか否かを判定するためのもので
ある。この回路の出力はnフラグとして類別回路
20に印加される。
The first minimum value detection circuit 99 and the first maximum value detection circuit 100 receive the photoelectric outputs P 0 to P o-1 as inputs, and select the minimum value Pminoriginal maximum value from among them.
Detect Pmaxoriginal respectively. The third determination circuit 170 inputs the maximum value Pmaxoriginal from the first maximum value detection circuit 100 and the Pminortiginal from the first minimum value detection circuit 99, and determines whether Pmaxoriginal−Pminoriginal≦γ (where γ is a constant). Of course, this determination circuit 170 is
It includes a circuit that generates a reference output corresponding to the constant γ and a comparison circuit. This determination operation is for determining whether to extract the fourth or fifth photometric output. The output of this circuit is applied to classification circuit 20 as an n flag.

第1の阻止回路101は光電出力P0〜Po1を入
力として2つの閾値レベルと比較する。第1の閾
値レベルPth1は昼間の太陽が画面存在することを
想定して約16EV相当に設定され、また第2の閾
値レベルPth2は夕暮れの太陽が画面に存在するこ
とを想定して約15EV相当に設定されている。そ
してまず閾値レベルPth1以上の光電出力がある
と、アナログスイツチ103,105,107を
制御してその光電出力の回路11,12,13へ
の伝達を阻止する。しかし、すべての光電出力が
閾値レベルPth1以上のときはいずれかひとつの光
電出力を次段の回路に伝達できるようにアナログ
スイツチ103,105,107を制御する。そ
の理由は後述される。次に閾値レベルPth2以上の
光電出力があるとアナログスイツチ103,10
5,107を制御してその光電出力の回路11,
12,13への伝達を阻止するが、その阻止数は
一定数以下に抑えられている。これは、夕暮れの
撮影の場合には太陽そのものが撮影の対象となる
ことがあり、その情報をすべて阻止してしまうと
撮影者の意図が反映されないことがあるからであ
る。
The first blocking circuit 101 receives the photoelectric outputs P 0 -P o1 as input and compares them with two threshold levels. The first threshold level Pth 1 is set to approximately 16 EV, assuming that the daytime sun is present on the screen, and the second threshold level Pth 2 is set to approximately 16 EV, assuming that the sun is present on the screen at dusk. It is set to be equivalent to 15EV. First, when there is a photoelectric output equal to or higher than the threshold level Pth 1 , the analog switches 103, 105, and 107 are controlled to prevent the photoelectric output from being transmitted to the circuits 11, 12, and 13. However, when all the photoelectric outputs are equal to or higher than the threshold level Pth 1 , the analog switches 103, 105, and 107 are controlled so that any one of the photoelectric outputs can be transmitted to the next stage circuit. The reason for this will be explained later. Next, when there is a photoelectric output equal to or higher than the threshold level Pth 2 , analog switches 103 and 10
5, 107 and its photoelectric output circuit 11,
The transmission to 12 and 13 is blocked, but the number of blocks is kept below a certain number. This is because when photographing at dusk, the sun itself may be the subject of the photograph, and if all that information is blocked, the photographer's intentions may not be reflected.

第2の阻止回路102は光電出力P0〜Po-1を入
力とし、測光下限に相当する閾値レベルPth0と比
較する。そしてPth0以下の光電出力があると、ア
ナログスイツチ104,106,108を制御し
てその光電出力の回路11,12,13への伝達
を阻止する。そして、この阻止数が一定値以上か
以下かを表わすlフラグを発生して類別回路20
に印加する。
The second blocking circuit 102 inputs the photoelectric outputs P 0 to P o-1 and compares them with a threshold level Pth 0 corresponding to the lower limit of photometry. If there is a photoelectric output below Pth 0 , the analog switches 104, 106, and 108 are controlled to prevent the photoelectric output from being transmitted to the circuits 11, 12, and 13. Then, the classification circuit 20 generates an l flag indicating whether the number of inhibitions is above or below a certain value.
to be applied.

第1、第2の阻止回路101,102によつて
次段の回路への伝達阻止数は平均的値検出回路1
2に伝達され、平均値算出の際には、これらのセ
ルは計算の対象から除外される。
The first and second blocking circuits 101 and 102 determine the number of blocked transmissions to the next stage circuit by the average value detection circuit 1.
2, and when calculating the average value, these cells are excluded from the calculation target.

次に、動作と類別回路20の類別態様とを画面
を3分割及び5分割した場合について説明する。
第3a,b図は画面の分割状態と、分割された各
領域の光電出力とを示す。
Next, the operation and classification mode of the classification circuit 20 will be described in the case where the screen is divided into three and five parts.
Figures 3a and 3b show the divided state of the screen and the photoelectric output of each divided area.

(1) 第3a図において、画面は6×6判のカメラ
を想定して中央領域Da、上方領域Du、下方両
入Dlに分割され、各々の光電出力がP0〜P2
表わされている。
(1) In Figure 3a, assuming a 6x6 camera, the screen is divided into a central area Da, an upper area Du, and a lower double input Dl, and the photoelectric output of each is represented by P 0 to P 2. ing.

各光電出力P0〜P2は平均値Pmean=(P0+P1
+P2)/3と比較され、各領域はP0〜P2
Pmeanのときには論理値1で表わされ、また
P0〜P2<Pmeanのときには論理値0で表わさ
れる。類別回路20はこの論理値の組合せが、
()中央領域Dcが0のとき、又は下方領域Dl
が0のとき(このとき主要被写体は領域De又
はDlに存在する可能性が高いので)アナログ
スイツチ23をオンにして第3の測光出力PL
をアペツクス演算回路24に伝達する。()
中央領域Dcが1のとき(このとき主要被写体
は領域Dcに存在する可能性が高いので)アナ
ログスイツチ21をオンにして第1の測光出力
PHをアペツクス演算回路24に伝達する。
()nフラグが1のとき、即ちPmaxoriginal
−Pminoriginal≦γのときには、画面が()
の状態であれば第3の測光出力PLの代りに第
5の測光出力PLMを抽出すべくアナログスイ
ツチ113をオンにし、また画面が()の状
態であれば第1の測光出力PHの代りに第4の
測光出力PHMを抽出すべくアナログスイツチ
112をオンにする。
Each photoelectric output P 0 ~ P 2 is the average value Pmean = (P 0 + P 1
+P 2 )/3, and each region is P 0 ~ P 2
When Pmean, it is expressed as a logical value of 1, and
When P 0 to P 2 <Pmean, it is represented by a logical value of 0. The classification circuit 20 determines that the combination of logical values is
() When the central area Dc is 0, or the lower area Dl
is 0 (at this time, the main subject is likely to be in the area De or Dl), turn on the analog switch 23 and output the third photometry output PL.
is transmitted to the apex calculation circuit 24. ()
When the center area Dc is 1 (at this time, there is a high possibility that the main subject exists in the area Dc), turn on the analog switch 21 and output the first photometric output.
The PH is transmitted to the apex calculation circuit 24.
() When the n flag is 1, that is, Pmaxoriginal
−When Pminoriginal≦γ, the screen is ()
If the state is , the analog switch 113 is turned on to extract the fifth photometric output PLM instead of the third photometric output PL, and if the screen is in the state ( ), the analog switch 113 is turned on to extract the fifth photometric output PLM instead of the third photometric output PL. The analog switch 112 is turned on to extract the fourth photometric output PHM.

これは、第1あるいは第3の測光出力を抽出
するような状態のときに、光電出力の最大値
Pmaxと最小minとの差が小さいとき、即ち輝
度が比較的一様な被写体の場合は平均値の方へ
補正をした方が好ましい写真となることが多い
からである。
This is the maximum value of the photoelectric output when the first or third photometric output is extracted.
This is because when the difference between Pmax and minimum min is small, that is, when the brightness of the subject is relatively uniform, correcting toward the average value often results in a more desirable photograph.

一方、第1の判定回路18はpa≦Pmax≦
Pβのときには論理値1の出力を、またこれ以
外のときには論理値0の出力を発生する。第2
の判定回路19はa≦ΔP≦βのときには論理
値1の出力を、これ以外のときには論理値0の
出力を発生する。そして第1、第2の判定回路
18,19から論理値1の印加があつたときに
類別回路20は画面が上記()()の状態
にあつても、これに優先して、アナログスイツ
チ22をオンにして第2の測光出力PMをアペ
ツクス演算回路24に伝達する。
On the other hand, the first determination circuit 18 determines that pa≦Pmax≦
When Pβ, a logical value of 1 is output, and in other cases, a logical value of 0 is generated. Second
The determination circuit 19 generates an output of logical value 1 when a≦ΔP≦β, and generates an output of logical value 0 otherwise. When a logical value of 1 is applied from the first and second judgment circuits 18 and 19, the classification circuit 20 gives priority to the analog switch 22 even if the screen is in the above state () and (). is turned on and the second photometric output PM is transmitted to the apex calculation circuit 24.

(2) 第3b図において、画面はライカ判のカメラ
を想定して、中央領域Dc、右上方領域Dru、
左上方領域Dlu、右下方領域Drl、左下方領域
Dllに分割され、各々の光電出力がP0〜P4で表
わされている。各光電出力P0〜P4は上述同様
に平均値Pmeanと比較ざれ、各領域は論理値
1又は0で表わされる。類別回路20はこの組
合せが()中央領域Dcが0のとき、左右下
方領域Dll、Drlが0のとき、左上方領域Dluと
左下方領域Dllとが0のとき、右上方領域Dru
と右下方領域Drlとが0のとき、(このとき主
要被写体は0の領域に存在する可能性が高いの
で)アナログスイツチ23をオンにして第3の
測光出力PLをアペツクス演算回路24に伝達
する。()()()は(1)の項で述べた動作
と同じである。この5分割の例はライカ判のカ
メラのように縦と横の撮影位置があることを考
慮している。
(2) In Figure 3b, assuming a Leica camera, the screen has a central area Dc, an upper right area Dru,
Upper left area Dlu, lower right area Drl, lower left area
It is divided into Dll, and the photoelectric output of each is represented by P0 to P4 . Each photoelectric output P0 to P4 is compared with the average value Pmean in the same way as described above, and each region is represented by a logical value of 1 or 0. The classification circuit 20 determines that this combination is () when the central area Dc is 0, the left and right lower areas Dll, and when Drl is 0, the upper left area Dlu and the lower left area Dll are 0, the upper right area Dru.
When the lower right area Drl is 0, the analog switch 23 is turned on and the third photometry output PL is transmitted to the apex calculation circuit 24 (because the main subject is likely to exist in the 0 area at this time). . ()()() is the same as the operation described in section (1). This five-division example takes into consideration the fact that there are vertical and horizontal photographing positions, such as in a Leica camera.

さて、上述の(1)(2)項において、画面内のある領
域に閾値レベルPth1以上の高輝度部があると、そ
の領域の光電出力例えばP1は阻止され平均値は、
Pmean′=(P0+P2)/2あるいはPmean′=(P0
+P2+P3+P4)/4となる。従つて、この平均
値を用いて回路17、演算回路14,15,16
は動作することになる。すなわち回路17はこの
新しい平均値Pmean′に基づき各光電出力を論理
出力に変換し、演算回路14,15,16はこの
Pmean′に基づき、修正された測光出力PH,
PM,PLを発生する。この修正された測光出力
が上述同様にして類別回路20により選択的に抽
出される。
Now, in the above-mentioned items (1) and (2), if there is a high brightness part above the threshold level Pth 1 in a certain area of the screen, the photoelectric output of that area, for example P 1 , is blocked and the average value is
Pmean′=(P 0 +P 2 )/2 or Pmean′=(P 0
+P 2 +P 3 +P 4 )/4. Therefore, using this average value, the circuit 17 and the arithmetic circuits 14, 15, 16
will work. That is, the circuit 17 converts each photoelectric output into a logic output based on this new average value Pmean', and the arithmetic circuits 14, 15, and 16 convert this output into a logic output.
Based on Pmean′, the modified photometric output PH,
Generates PM and PL. This modified photometric output is selectively extracted by the classification circuit 20 in the same manner as described above.

ところで、画面全体が高輝度のときで同一の輝
度、例えば、雲を撮影するような場合には光電出
力の最大値Pmaxがひとつだけ回路11,12,
13に印加される。すると、最大値、平均値、最
小値は共にPmaxに一致する。このとき、画面の
状態は上述の(1)、(2)項における()の状態とな
り、第2の測光出力PMを選択するがPM=
Pmaxであるために高輝度に対して露出制御が行
われるようになる。
By the way, when the entire screen has high brightness and the brightness is the same, for example when photographing clouds, the maximum value Pmax of photoelectric output is only one circuit 11, 12,
13. Then, the maximum value, average value, and minimum value all match Pmax. At this time, the state of the screen becomes the state () in (1) and (2) above, and the second photometric output PM is selected, but PM=
Since it is Pmax, exposure control is performed for high brightness.

次に、閾値レベルPth2以上の光電出力は一定数
以内で回路11,12,13への伝達を阻止され
平均値Pmeanもこの阻止数に応じて一定の平均
値Pmean″まで低下する。そして、この平均値
Pmean″に基づき前段同様に動作する。
Next, the photoelectric outputs above the threshold level Pth 2 are blocked from being transmitted to the circuits 11, 12, and 13 within a certain number, and the average value Pmean also decreases to a certain average value Pmean'' according to the number of blocks. This average value
It operates in the same way as the previous stage based on Pmean''.

以上のようにして高輝度部の存在に対する測光
出力発生に際しての補正が施される。
As described above, correction for the presence of a high brightness area is performed when generating a photometric output.

一方、閾値レベルPth2以下の光電出力が存在す
る場合、この光電出力例えばP1は、回路11,
12,13への伝達を阻止されるから平均値の絶
対レベルは上昇し、Pmean=(P0+P2)/2あ
るいはPmean=(P0+P2+P3+P4)/4とな
る。そのため、測光下限以下の光電出力を無視し
た新たな第1〜第5の測光出力PH,PM,PL,
PHM,PLMが得られる。この測光出力は類別回
路20によつて上述同様に選択される。このよう
にして、画面内に低輝度部が存在するときの補正
が行われる。
On the other hand, if there is a photoelectric output below the threshold level Pth 2 , this photoelectric output, e.g.
Since the transmission to 12 and 13 is blocked, the absolute level of the average value increases and becomes Pmean=(P 0 +P 2 )/2 or Pmean=(P 0 +P 2 +P 3 +P 4 )/4. Therefore, the new first to fifth photometric outputs PH, PM, PL, ignoring the photoelectric output below the photometric lower limit,
PHM and PLM are obtained. This photometric output is selected by the classification circuit 20 in the same manner as described above. In this way, correction is performed when a low brightness portion exists within the screen.

以下、各ブロツクの構成について説明する。 The configuration of each block will be explained below.

第4図は光電素子の一例で、複数個の光電素子
が並んでおり、フオト・ダイオート・アレイある
いはCCD等によつて構成することが出来る。た
だし、必ずしもマトリツクス状になつている必要
はない。この光電素子の出力の合成によつて上述
の分割領域における光電出力が得られる。
FIG. 4 shows an example of a photoelectric element, in which a plurality of photoelectric elements are lined up, and can be constructed from a photo diode array, CCD, or the like. However, it is not necessarily necessary to form a matrix. By combining the outputs of the photoelectric elements, the photoelectric output in the above-mentioned divided regions is obtained.

第5図は受光光学系の一例である。31は第4
図に示した複数個の光電素子であり、32は撮影
レンズ、33はミラー、34はフイルム面、35
はフアインダースクリーン、36はフアインダ
ー・スクリーンに結像した被写体像を受光素子面
に再結像させるためのレンズである。
FIG. 5 shows an example of a light receiving optical system. 31 is the fourth
A plurality of photoelectric elements shown in the figure include a photographing lens 32, a mirror 33, a film surface 34, and a film surface 35.
36 is a finder screen, and 36 is a lens for re-imaging the subject image formed on the finder screen on the light receiving element surface.

以上の構成により、撮影するシーンの各部の明
るさを測定することが出来、独立な複数の測光情
報をとりだせる。
With the above configuration, the brightness of each part of the scene to be photographed can be measured, and a plurality of independent photometric information can be extracted.

第6a図は最大値検出回路11,100の回路
例を、また第6b図は最小値検出回路13の回路
例をそれぞれ示す。これらの回路はOPアンプと
理想ダイオードとを使用したそれ自体公知の回路
である。
FIG. 6a shows a circuit example of the maximum value detection circuits 11 and 100, and FIG. 6b shows a circuit example of the minimum value detection circuit 13. These circuits are known per se, using OP amplifiers and ideal diodes.

第7図は、抵抗r、r/nとOPアンプA1とで
平均値検出回路12を構成したもので、OPアン
プの出力としては(P0+P1…Po1)/n=Pmean
なる出力が得られる。
FIG. 7 shows an average value detection circuit 12 configured with resistors r, r/n and an OP amplifier A1 , and the output of the OP amplifier is (P 0 +P 1 ...P o1 )/n=Pmean
The following output is obtained.

第8図は、演算回路14,15,16の回路例
であり、フオロワーA10〜A12と、分圧抵抗R1
R4とから構成され、第1〜第5の測光出力PH,
PM,PL,PHM,PLMは分圧比の調整によつて
前記(1)、(2)、(3)式を満足すべく得ることができ
る。
FIG. 8 is a circuit example of the arithmetic circuits 14, 15, 16, with followers A 10 to A 12 and voltage dividing resistors R 1 to
R4 , the first to fifth photometric outputs PH,
PM, PL, PHM, and PLM can be obtained to satisfy equations (1), (2), and (3) by adjusting the partial pressure ratio.

第9図は第1の阻止回路の回路例を示し、前述
の阻止数を2としてある。同図においてコンパレ
ータC100、アンドゲートAND100、AND
101、フリツプフロツプFF10、FF11、ダ
イオードD100、抵抗R100、アナログスイ
ツチAS100から成る回路ブロツクは光電出力
の数に対応して用意されている。ここでは光電出
力P0〜P4に対応して5ブロツクが用意されてお
り、ブロツクB1で代表して示してある。但し、
アンドゲートAND99、AND97、フリツプフ
ロツプFF12、FF13はブロツクB1専用であ
る。
FIG. 9 shows a circuit example of the first blocking circuit, in which the aforementioned number of blocking circuits is set to two. In the same figure, comparator C100, AND gate AND100, AND
101, flip-flops FF10 and FF11, a diode D100, a resistor R100, and an analog switch AS100. Circuit blocks are prepared corresponding to the number of photoelectric outputs. Here, five blocks are prepared corresponding to the photoelectric outputs P0 to P4 , and block B1 is shown as a representative. however,
AND gates AND99 and AND97 and flip-flops FF12 and FF13 are dedicated to block B1 .

さて、リングカウンタRCは一定周期のクロツ
クパルスを印加され、出力端子q0,q1,q3,q5
q7,q9,q10にクロツクパルス数に応じて順次出
力を発生する。端子q1−q9の間に1ビツトおきに
設けられていて各出力間に1ビツト分のタイムラ
グを設けている。バイナリーカウンタBC1はリ
ングカウンタRCのq0出力を入力とし、Q出力と
q0出力はAND118でANDがとられ、q0出力の
2周期毎のパルスが発生する。そして、Q出力が
1のとき出力は0を出力してトランジスタTr
をオフにして、各ブロツクのコンパレータの反転
入力端子に上述の閾値レベルPth1に対応した電圧
を印加する。またQ出力が0のときには出力が
1となり、トランジスタTrがオンして各ブロツ
クのコンパレータの反転入力端子には上述の閾値
レベルPth2に対応した電圧が印加される。これら
コンパレータはPN>Pth(但し、PNは各光電出
力、PthはPth1又はPth2)のとき1を出力する。
次に動作を述べる。
Now, a clock pulse of a constant period is applied to the ring counter RC, and the output terminals q 0 , q 1 , q 3 , q 5 ,
Outputs are generated sequentially at q 7 , q 9 , and q 10 according to the number of clock pulses. They are provided every other bit between terminals q 1 -q 9 , and a time lag of 1 bit is provided between each output. Binary counter BC1 uses the q 0 output of ring counter RC as input, and the Q output and
The q 0 output is ANDed by an AND 118, and a pulse of the q 0 output is generated every two cycles. When the Q output is 1, the output is 0 and the transistor Tr
is turned off, and a voltage corresponding to the above threshold level Pth 1 is applied to the inverting input terminal of the comparator of each block. Further, when the Q output is 0, the output becomes 1, the transistor Tr is turned on, and a voltage corresponding to the above-mentioned threshold level Pth 2 is applied to the inverting input terminal of the comparator of each block. These comparators output 1 when PN>Pth (where PN is each photoelectric output and Pth is Pth 1 or Pth 2 ).
Next, the operation will be described.

バイナリーカウンタBC1のQ出力が1のと
き;このときPN>Pth1を検出するモードであ
る。オアゲートOR110の出力は1であるか
らブロツクB1のアンドゲートAND100はリ
ングカウンタRCのq1出力を受けたときに、コ
ンパレータC100の出力をフリツプフロツプ
FF10のS入力に印加する。ここで、P0
Vth1であればコンパレータC100は1を出
力するから、フリツプフロツプFF10はQ出
力に1を出力する。同時にフリツプフロツプ
FF11はQ出力に1を出力し、アナログスイ
ツチAS100(該スイツチAS100と不図示
のスイツチAS101〜104が第2図のアナ
ログスイツチ103に相当している。)をオフ
にしてP0を次段の回路へ伝達しない。この動
作は、リングカウンタRCのq1〜q9出力によつ
て時分割されて光電出力P4を入力としている
ブロツク側へと順次移動してゆく。その結果、
PN>Pth1の光電出力を入力としているブロツ
クからは光電出力は次段の回路、即ち前述の第
2の最大値検出回路11、平均的値検出回路1
2、第2の最小値検出回路13へは伝達されな
い。一方アンドゲートAND100のa0出力は
リングカウンタRCのq1出力を入力としている
アンドゲートAND110に入力され、a0出力
とq1出力とが共に1のとき、アンドゲート
AND110は1を出力し、オアゲートOR11
1を介してバイナリーカウンタBC2に入力さ
れる。同様にして、各ブロツクのアンドゲート
のa1,a2,a3,a4出力はq3,q5,q7,q9出力に
それぞれ同期して、バイナリーカウンタBC2
に入力される。従つてバイナリーカウンタBC
2はa0〜a4出力の1を計数する。
When the Q output of the binary counter BC1 is 1; this is the mode in which PN>Pth 1 is detected. Since the output of the OR gate OR110 is 1, the AND gate AND100 of the block B1 flip-flops the output of the comparator C100 when receiving the q1 output of the ring counter RC.
Apply to S input of FF10. Here, P 0 >
If Vth is 1 , the comparator C100 outputs 1, so the flip-flop FF10 outputs 1 to the Q output. flip flop at the same time
FF11 outputs 1 to the Q output, turns off analog switch AS100 (switch AS100 and switches AS101 to AS104 (not shown) correspond to analog switch 103 in FIG. 2), and switches P0 to the next stage. Not transmitted to the circuit. This operation is time-divided by the q 1 to q 9 outputs of the ring counter RC and sequentially moves toward the block that receives the photoelectric output P 4 as an input. the result,
From the block inputting the photoelectric output of PN>Pth 1 , the photoelectric output is sent to the next circuit, namely the second maximum value detection circuit 11 and the average value detection circuit 1 mentioned above.
2. It is not transmitted to the second minimum value detection circuit 13. On the other hand, the a 0 output of the AND gate AND100 is input to the AND gate AND110 which inputs the q 1 output of the ring counter RC, and when both the a 0 output and the q 1 output are 1, the AND gate
AND110 outputs 1, or gate OR11
1 to the binary counter BC2. Similarly, the a 1 , a 2 , a 3 , and a 4 outputs of the AND gates of each block are synchronized with the q 3 , q 5 , q 7 , and q 9 outputs, respectively, to the binary counter BC2.
is input. Therefore the binary counter BC
2 counts 1 of the a 0 to a 4 outputs.

しかしながら、バイナリカウンタBC1のQ
出力は1であるからオアゲートOR110の出
力はカウンタBC2の計数値とは無関係に1で
ある。従つて、p0〜p4>Pth1のときにはすべて
の光電出力が次段回路への伝達を阻止されるこ
とになるが、バイナリーカウンタBC2の計数
値が5、即ちバイナリーコードで“101”のと
きにはバイナリーカウンタBC2のQ10出力と
Q12出力とが1となり、アンドゲートAND98
が1を出力し、フリツプフロツプFF2のセツト
入力に1が入り、出力Qは1になり、フリツプ
フロツプFF13のセツト入力に1が入り、出
力Qは1になりQは0になる。(リセツトのタ
イミング関係はFF10、FF11と同様) このため、アンドゲートAND99の出力を
0にしてアナログスイツチAS100をオンに
する。その結果、光電出力P0が次段の回路に
伝達される。ここで、ダイオードD100のア
ノード端子を可変抵抗R100によつてPth2
当電圧からダイオードによる低下分だけ高くし
ておけば、光電出力P0がPth2相当電圧に制限
される。これは、画面全体が高輝度のときには
かえつて露出オーバーにした方が、より現実的
な写真が撮れるという配慮に基づいている。
尚、バイナリーカウンタBC2の計数値が5以
下のときにはノアゲートNOR100の出力は
1であり、アンドゲートAND99はフリツプ
フロツプFF12のQ出力をそのアナログスイ
ツチAS100に伝える。
However, the Q of binary counter BC1
Since the output is 1, the output of the OR gate OR110 is 1 regardless of the count value of the counter BC2. Therefore, when p 0 to p 4 > Pth 1 , all photoelectric outputs are blocked from being transmitted to the next stage circuit, but when the count value of binary counter BC2 is 5, that is, "101" in binary code, Sometimes the Q 10 output of binary counter BC2
Q12 output becomes 1, and gate AND98
outputs 1, 1 enters the set input of flip-flop FF2 , output Q becomes 1, 1 enters the set input of flip-flop FF13, output Q becomes 1, and Q becomes 0. (The reset timing relationship is the same as FF10 and FF11.) Therefore, the output of the AND gate AND99 is set to 0, and the analog switch AS100 is turned on. As a result, the photoelectric output P 0 is transmitted to the next stage circuit. Here, if the anode terminal of the diode D100 is made higher than the Pth 2 equivalent voltage by the amount lowered by the diode using the variable resistor R100, the photoelectric output P 0 is limited to the Pth 2 equivalent voltage. This is based on the consideration that when the entire screen is bright, overexposure can produce more realistic photographs.
When the count value of the binary counter BC2 is 5 or less, the output of the NOR gate NOR100 is 1, and the AND gate AND99 transmits the Q output of the flip-flop FF12 to its analog switch AS100.

また、バイナリーカウンタBC2の計数値が
2以上になるとQ11出力、Q12あるいはアンド
ゲートAND115の出力が1となり、このと
きノアゲートNOR100は0を出力する。す
るとアンドゲートAND116はリングカウン
タRCのq10出力が1になつた時点でバイナリー
カウンタBC1をリセツトするから、q1出力が
再び1になつた時点でQ出力は1となり、その
結果、PN>Pth2を検出するモードへは移行し
ない。
Further, when the count value of the binary counter BC2 becomes 2 or more, the output of Q11, Q12 , or the output of the AND gate AND115 becomes 1, and at this time, the NOR gate NOR100 outputs 0. Then, the AND gate AND116 resets the binary counter BC1 when the q10 output of the ring counter RC becomes 1, so when the q1 output becomes 1 again, the Q output becomes 1, and as a result, PN>Pth It does not shift to the mode that detects 2 .

バイナリーカウンタBC1のQ出力が0のと
き;このときは、PN>Pth2を検出するモード
である。ノアゲートNOR100の出力が1の
ときにオアゲートOR110の出力は1とな
る。つまり、バイナリーカウンタBC2の計数
値が2以下のとき、即ち、Q10出力が1あるい
はQ11出力が1のときである。
When the Q output of the binary counter BC1 is 0; in this case, the mode is to detect PN>Pth 2 . When the output of the NOR gate NOR100 is 1, the output of the OR gate OR110 is 1. That is, when the count value of the binary counter BC2 is 2 or less, that is, when the Q 10 output is 1 or the Q 11 output is 1.

いまカウンタBC2の計数値が0とすると、
ノアゲートNOR100、オアゲートOR110
は1を出力するから、各ブロツクのコンパレー
タは閾値レベルPth2と光電出力P0〜P4とをそ
れぞれ比較する。そして、Pth2以上の光電出力
があるとき、例えばP0,P1,P2>Pth2のとき、
a0,a1,a2出力が1となる。そしてq1,q3,q5
出力の印加によつて各アンドゲートAND11
0〜AND112は1を出力し、これをカウン
タBC2が計数する。従つて、Q10,Q11出力は
1となるからアンドゲートAND115は1を
出力しノアゲートNOR100、オアゲートOR
110は0を出力する。その結果、光電出力を
2個以上阻止するとそれ以上阻止しないように
なる。つまり時系列的に後続して動作するブロ
ツクは阻止動作を行わない。尚、阻止動作の制
限により、Pth2以上の光電出力が次段の回路に
伝達される可能があるが、これはダイオードD
100〜D104と抵抗R100〜R104の
作用によつてPth2相当電圧に制限されるもので
問題とはならない。
Now, if the count value of counter BC2 is 0,
Noah Gate NOR100, Or Gate OR110
Since outputs 1, the comparators of each block compare the threshold level Pth 2 and the photoelectric outputs P 0 to P 4 respectively. Then, when there is a photoelectric output of Pth 2 or more, for example, when P 0 , P 1 , P 2 > Pth 2 ,
a 0 , a 1 , a 2 output becomes 1. and q 1 , q 3 , q 5
Each AND gate AND11 by applying the output
0 to AND112 outputs 1, which is counted by counter BC2. Therefore, the outputs of Q 10 and Q 11 are 1, so the AND gate AND115 outputs 1, and the NOR gate NOR100 and the OR gate OR
110 outputs 0. As a result, if two or more photoelectric outputs are blocked, no more will be blocked. In other words, blocks that operate successively in chronological order do not perform blocking operations. Note that due to restrictions on the blocking operation, there is a possibility that photoelectric output of Pth 2 or more will be transmitted to the next stage circuit, but this is due to the diode D.
100 to D104 and the resistors R100 to R104, the voltage is limited to the voltage equivalent to Pth 2 , so there is no problem.

尚、アンドゲートAND117とAND118
はフリツプフロツプFF10、FF11のリセツ
トパルスを発生するものでAND117が出力
1を発生した後にAND118が出力1を発生
するようにして、FF10、FF11のリセツト
のタイミングを調定している。
Furthermore, the AND gates AND117 and AND118
generates a reset pulse for flip-flops FF10 and FF11, and adjusts the reset timing of FF10 and FF11 so that AND118 generates output 1 after AND117 generates output 1.

第10図は第2の阻止回路の回路例を示し、前
述の一定の阻止数3に設定してある。同図におい
て;閾値レベルPth0に相当する電圧は抵抗R20
0によつて発生され、コンパレータC200〜C
204の同相入力端子に印加されている。コンパ
レータC200〜C204の反転入力端子には光
電出力P0〜P4が印加され、各コンパレータはPN
<Pth0(但し、PNは任意のP0〜P4)を満足した
ときに出力1を発生する。各コンパレータに対応
して設けられたアナログスイツチAS200〜AS
204は対応するコンパレータの出力1で光電出
力の次段の回路への伝達を阻止する。アナログス
イツチAS200〜AS204にはそれぞれ第9図
で述べた各ブロツクのアナログスイツチAS10
0〜AS104(AS101〜AS104について
は第9図では省略されている。)が直列に接続さ
れている。アナログスイツチのブロツクB10
B11は第2図の回路103,105,107と回
路104,106,108にそれぞれ対応する。
FIG. 10 shows a circuit example of the second blocking circuit, in which the number of blocking circuits is set to the constant number of blocking circuits 3 described above. In the same figure; the voltage corresponding to the threshold level Pth 0 is the resistance R20
0 and comparators C200-C
204 is applied to the in-phase input terminal. The photoelectric outputs P0 to P4 are applied to the inverting input terminals of the comparators C200 to C204, and each comparator has PN
<Pth 0 (However, PN is any P 0 to P 4 ), output 1 is generated. Analog switches AS200 to AS provided corresponding to each comparator
Reference numeral 204 blocks the transmission of the photoelectric output to the next stage circuit with the output 1 of the corresponding comparator. Analog switches AS200 to AS204 each have analog switches AS10 for each block described in FIG.
0 to AS104 (AS101 to AS104 are omitted in FIG. 9) are connected in series. Analog switch block B 10 ,
B 11 corresponds to circuits 103, 105, 107 and circuits 104, 106, 108 in FIG. 2, respectively.

リングカウンタRC200はクロツクパルスの
印加によつて順次、q0,q1,q3,q5,q9,q10
力を発生する。q1〜q9出力はカウンタの1ビツト
分のタイムラグをもつて出力される。さて、リン
グカウンタRC200のq0出力が1となるとバイ
ナリカウンタBC3はリセツトされる。q1出力が
1になるとアンドゲートAND200のゲートは
開き、コンパレータC200の出力をオアゲート
OR200に伝達する。このときコンパレータC
200の出力1(P0<Pth0)であればバイナリー
カウンタBC3はこの出力1を計数する。以下、
リングカウンタRC200のq1〜q0の出力が順次
1になるにつれて同様の動作がアンドゲート
AND201〜AND204へと移行し、光電出力
P1〜P4のうち、PN<Pth0を満足するものがあれ
ばその数だけバイナリーカウンタBC3は計数を
進める。そして、バイナリーカウンタBC3の計
数値が3になるとQ20出力、Q21出力が共に1と
なり、アンドゲートAND205の出力は1とな
り、オアゲートOR201の出力1によつてフリ
ツプフロツプFF20のQ出力、即ちlフラグは
1となる。同様にバイナリーカウンタBC3の計
数値が4、5のときにもlフラグは1である。
Ring counter RC200 sequentially generates q 0 , q 1 , q 3 , q 5 , q 9 , and q 10 outputs by applying a clock pulse. The outputs q 1 to q 9 are output with a time lag of one bit of the counter. Now, when the q0 output of the ring counter RC200 becomes 1, the binary counter BC3 is reset. When the q 1 output becomes 1, the gate of the AND gate AND200 opens and the output of the comparator C200 becomes an OR gate.
Transmit to OR200. At this time, comparator C
If the output is 1 of 200 (P 0 <Pth 0 ), the binary counter BC3 counts this output 1. below,
As the outputs of q 1 to q 0 of the ring counter RC200 sequentially become 1, a similar operation is performed as an AND gate.
Transition to AND201~AND204, photoelectric output
If there is one among P 1 to P 4 that satisfies PN<Pth 0 , the binary counter BC3 advances the count by that number. When the count value of the binary counter BC3 becomes 3, both the Q20 output and the Q21 output become 1, the output of the AND gate AND205 becomes 1, and the output 1 of the OR gate OR201 causes the Q output of the flip-flop FF20, that is, the l flag. becomes 1. Similarly, the l flag is 1 when the count value of the binary counter BC3 is 4 or 5.

動作が進んでリングカウンタRC200のq10
力が1になると、バイナリーカウンタBC3の計
数値が3以上のときには、インバータINV20
0より出力0を印加されているアンドゲート
AND206の出力は0であるからフリツプフロ
ツプFF20はリセツトされず、lフラグは1を
維持する。そして、次の周期で阻止数が2以下な
らインバータINV200の出力が1であるから
lフラグは0となる。
When the operation progresses and the q10 output of ring counter RC200 becomes 1, when the count value of binary counter BC3 is 3 or more, inverter INV20
AND gate with output 0 applied from 0
Since the output of AND206 is 0, flip-flop FF20 is not reset, and the l flag maintains 1. Then, in the next cycle, if the number of inhibitions is 2 or less, the output of the inverter INV200 is 1, so the l flag becomes 0.

尚、バイナリーカウンタBC3のQ20出力、Q22
出力が共に1のときには阻止数は5となり、画面
全体が測光下限以下である。従つて、これをアン
ドゲートAND207で検出すれば、発光ダイオ
ードLEDを点灯することにより撮影不可能を表
示することができる。
In addition, Q 20 output of binary counter BC3, Q 22
When both outputs are 1, the number of blocks is 5, and the entire screen is below the lower limit of photometry. Therefore, if this is detected by the AND gate AND207, it is possible to indicate that photography is not possible by lighting up the light emitting diode LED.

第11図は平均的値検出回路の回路例を示す。
同図において;第1の阻止回路による阻止動作
(高輝度側)と、第の阻止回路による阻止動作
(低輝度側)とは通常の撮影状態では同時には起
こり得ないので加算回路40はオアゲートで構成
した。
FIG. 11 shows an example of the average value detection circuit.
In the same figure; since the blocking operation by the first blocking circuit (high brightness side) and the blocking operation by the second blocking circuit (low brightness side) cannot occur at the same time in normal photographing conditions, the addition circuit 40 is an OR gate. Configured.

電界効果トランジスタFETはそれぞれゲート
が1のとき導通する。
Each field effect transistor FET conducts when its gate is 1.

阻止数が0のとき全ゲートが1でFETは全部
導通するので合成フイードバツク抵抗Rはr/5 1/R=2/r+2/r+1/r=5/r、R=r
/5 すなわち (P0/r+P1/r+…+P4/r)・r/5 =Pall/5=Pmean 但し、Pallは阻止されていない光電出力の総和
である。
When the blocking number is 0, all gates are 1 and all FETs are conductive, so the composite feedback resistance R is r/5 1/R=2/r+2/r+1/r=5/r, R=r
/5 That is, (P 0 /r+P 1 /r+...+P 4 /r)·r/5=Pall/5=Pmean where Pall is the sum of the unblocked photoelectric outputs.

阻止数が1のとき、FETOが非導通になり、 R=1/2/r+2/r=r/4、Pall/4=Pmea
n 阻止数が2のとき、FET1が非導通になり、 R=1/2/r+1/r=r/3、Pall/3=Pmea
n 阻止数が3のとき、FET0,1が非導通にな
り、 R=−1/2/r=r/2、Pall/2=Pmean 阻止数が4のとき、FET1,2非導通になり、 R=1/1/r=r、Pall=Pmean 第12図は類別回路20の回路図である。同図
は画面を第3b図のように5分割した場合の実施
例である。
When the blocking number is 1, FETO becomes non-conductive, R=1/2/r+2/r=r/4, Pall/4=Pmea
n When the number of blocking is 2, FET1 becomes non-conductive, R=1/2/r+1/r=r/3, Pall/3=Pmea
n When the number of blocking is 3, FET0 and 1 become non-conductive, R=-1/2/r=r/2, Pall/2=Pmean When the number of blocking is 4, FET1 and 2 become non-conductive, R=1/1/r=r, Pall=Pmean FIG. 12 is a circuit diagram of the classification circuit 20. This figure shows an example in which the screen is divided into five parts as shown in Fig. 3b.

コンパレータC1の同相入力端子には定数Pa
に対する入力が、またコンパレータC2の反転入
力端子には定数Pβに対応する入力がそれぞれ印
加されている。一方コンパレータC3の同相入力
端子には定数aに対応する入力が、またコンパレ
ータC4の反転入力端子には定数βに対応する入
力がそれぞれ印加されている。コンパレータC5
の同相入力端子には定数γに対応する入力が印加
されている。光電出力P0〜P4を同相入力とする
コンパレータC7〜C11の反転入力端子には
Pmean−δL相当の基準入力が印加されている。
このδL相当のレベルダウンは光電出力P0〜P4
低輝度側についての2値変をより確実に行うため
のものである。光電出力P0を同相入力とするコ
ンパレータC6の反転入力にはPmean+δH相当
の基準入力が印加されている。このδH相当のレ
ベルアツプは光電出力P0の高輝度側についての
2値化をより確実にするためのものである。
The in-phase input terminal of comparator C1 has a constant Pa.
An input corresponding to the constant Pβ is applied to the inverting input terminal of the comparator C2. On the other hand, an input corresponding to the constant a is applied to the in-phase input terminal of the comparator C3, and an input corresponding to the constant β is applied to the inverting input terminal of the comparator C4. Comparator C5
An input corresponding to the constant γ is applied to the in-phase input terminal of . The inverting input terminals of comparators C7 to C11, which use the photoelectric outputs P0 to P4 as in-phase inputs,
A reference input equivalent to Pmean−δL is applied.
This level reduction corresponding to δL is intended to more reliably perform the binary change on the low luminance side of the photoelectric outputs P 0 to P 4 . A reference input equivalent to Pmean+δH is applied to the inverting input of the comparator C6, which uses the photoelectric output P 0 as the in-phase input. This level increase corresponding to δH is to ensure more reliable binarization on the high brightness side of the photoelectric output P0 .

長大値PmaxはコンパレータC1の反転入力端
子とコンパレータC2の同相入力端子に入力す
る。輝度差ΔPはコンパレータC3の反応入力端
子とコンパレータC4の同相入力端子に入力す
る。コンパレータC1〜C4の出力はアンドゲー
トAND1に入力する。アンドゲートAND1の出
力が1になるときはコンパレータC1〜C4の出
力が皆1を示すときで Pα≦Pmax≦Pβ ……(7)(a) かつ、 α≦ΔP≦β ……(7)(b) が成立つ時である。アンドゲートAND1の出力
をMフラグとする。Mフラグが1のときオアゲー
トOR1の出力は1になり、アナログスイツチ2
2をオンにして第2の測光出力PMが選択され
る。というのは(7)(b)式が成立つことは、ある程度
輝度差があることを示しているが、(7)(a)式が成立
つ場合、すなわち最大値がある範囲におさまつて
いるときは、逆光状態になく、平均値付近に適正
露出レベル存在するからである。尚、このことは
高輝度側あるいは低輝度側の光電出力が阻止され
ていても成立する。光電出力P0はコンパレータ
C6とC7の同相入力端子に入力し、以下光電出
力P1,P2,P3およびP4はコンパレータC8,C
9,C10およびC11の同相入力端子に入力す
る。又コンパレータC6の反転入力端子には平均
値を一定値レベルアツプに出力Pmean+δHが入
力する。コンパレータC6の出力が1になるのは
中央領域Dcの光電出力P0が平均値Pmeanより識
別出来る位(δHだけ)高い場合で、撮影画面の
中央部が明部になつていることを示している。一
方コンパレータC7〜C11の反転入力端子には
平均値を一定値レベルダウンした出力Pmean−
δLが入力している。コンパレータC7〜C11
の出力が0になるときは、光電出力P0〜P4が平
均値Pmeanより識別出来る位(δLだけ)低い場
合で、光電出力P0〜P4の対応する画面が暗部に
なつていること示している。
The long maximum value Pmax is input to the inverting input terminal of the comparator C1 and the in-phase input terminal of the comparator C2. The luminance difference ΔP is input to the reaction input terminal of the comparator C3 and the in-phase input terminal of the comparator C4. The outputs of the comparators C1 to C4 are input to the AND gate AND1. When the output of the AND gate AND1 becomes 1, the outputs of the comparators C1 to C4 all indicate 1, and Pα≦Pmax≦Pβ ...(7)(a) and α≦ΔP≦β ...(7)( b) is true. The output of the AND gate AND1 is set as the M flag. When the M flag is 1, the output of OR gate OR1 becomes 1, and analog switch 2
2 is turned on to select the second photometric output PM. This is because equation (7)(b) holds, which indicates that there is a certain degree of brightness difference, but if equation (7)(a) holds, that is, the maximum value falls within a certain range. This is because when the subject is exposed to light, there is no backlight and the appropriate exposure level is around the average value. Note that this holds true even if the photoelectric output on the high-brightness side or the low-brightness side is blocked. The photoelectric output P 0 is input to the in-phase input terminals of comparators C6 and C7, and the photoelectric outputs P 1 , P 2 , P 3 and P 4 are input to the comparators C8 and C7.
9, C10 and C11 in-phase input terminals. Further, an output Pmean+δH is inputted to the inverting input terminal of the comparator C6, which increases the average value to a constant level. The output of the comparator C6 becomes 1 when the photoelectric output P0 of the central region Dc is higher than the average value Pmean by a discernible amount (by δH), indicating that the central part of the photographic screen is a bright part. There is. On the other hand, the inverting input terminals of the comparators C7 to C11 are outputted by lowering the average value by a certain value, Pmean-.
δL is input. Comparators C7 to C11
When the output of 0 becomes 0, the photoelectric outputs P 0 to P 4 are lower than the average value Pmean to a discernible extent (by δL), and the screen corresponding to the photoelectric outputs P 0 to P 4 has become a dark area. It shows.

なお、コンパレータC6,C7から明らかなよう
に、P0については平均値付近の2つの基準レベ
ルについてそれぞれ2値化を行なつて規格化をし
ていることになる。
Note that, as is clear from the comparators C 6 and C 7 , P 0 is normalized by binarizing each of the two reference levels near the average value.

アンドゲートAND2にはコンパレータC6,
C9,C10の出力とMフラグのインバータ
INV1によつて反転された出力が入力する。ア
ンドゲートAND2の出力が1になるのは、 P0>Pmean+δH (中央の領域Dcが明部) P2≧Pmean−δL P4≧Pmean−δL (下半分の領域Drl、 Dllが暗部でない) ……(8) が成立ち、Mフラグが0のときである。このよう
な状態は、中央領域Dcが明るく、上半分の領域
Dru、Dluが暗い場合で、スポツトライト的な状
態である。
Comparator C6 for AND gate AND2,
C9, C10 output and M flag inverter
The output inverted by INV1 is input. The output of the AND gate AND2 becomes 1 because P 0 > Pmean + δH (The central area Dc is a bright area) P 2 ≧Pmean-δL P 4 ≧Pmean-δL (The lower half areas Drl and Dll are not dark areas)... ...(8) holds true and the M flag is 0. In such a state, the central region Dc is bright and the upper half region is bright.
When Dru and Dlu are dark, it is like a spot light.

それ故、(8)式が主要被写体が明部にあることを
判断する条件になる。アンドゲートAND2の出
力をHフラグとする。Hフラグが1のときにはア
ナログスイツチ21がオンされて、第1の測光出
力PHが選択される。
Therefore, equation (8) becomes the condition for determining that the main subject is in the bright area. The output of the AND gate AND2 is set as the H flag. When the H flag is 1, the analog switch 21 is turned on and the first photometric output PH is selected.

C7の出力はインバターINV3に入る。今、 P0<Pmean−δL ……(9) (中央の領域Dcが暗部) が成立つ場合、コンパレータC1の出力は0でイ
ンバータINV3の出力は1になる。
The output of C7 goes into inverter INV3. Now, if P 0 <Pmean-δL (9) (the central area Dc is a dark area) holds true, the output of the comparator C1 is 0 and the output of the inverter INV3 is 1.

又、コンパレータC8とC9の出力はノアゲー
トNOR1に入る。
Also, the outputs of comparators C8 and C9 enter the NOR gate NOR1.

P1<Pmean−δL P2<Pmean−δL ……(10) (左半分の領域Dlu、Dllが暗部) が成立つ場合、コンパレータC8,C9の出力は
共に0でノアゲートNOR1の出力は1になる。
以下同様に P2<Pmean−δL P4<Pmean−δL ……(11) (下半分の領域Drl、Dllが暗部) および P3<Pmean−δL P4<Pmean−δL ……(12) (右半分の領域Dru、Drlが暗部) が成立つ場合、それぞれノアゲートNOR2、
NOR3の出力は1になる。インバターINV3お
よびノアゲートNOR1〜NOR3の出力はオアゲ
ートOR3に入力し、いずれかの出力が1であれ
ばオアゲートOR3の出力は1となる。すなわ
ち、(9)〜(12)式のいずれかが成立てばオアゲート
OR3の出力は1になるということである。(9)式
が成立つ場合は、主要被写体がある確立の高い団
面中央部が暗部になつている場合であり、低輝度
側に露出を合せた方がよい。しかし逆に画面中央
部が明るくても、バツクの明るさによる場合も多
く、必らずしも主要被写体が明部にあるとは判断
出来ない。むしろ逆光のような場合、主要被写体
の明るさは画面下側の部分の明るさに近くなる。
よつて(11)式が成り立つ場合、主要被写体が暗部
にあると判断し、第3の測光出力PLを選択した方
がよい。(10)、(12)式が成立つ場合は、カメラを縦
位置に構えて撮影した場合と考えられる。以上の
ように(9)〜(12)式のそれぞれが主要被写体が暗部
にあることを判断する条件になる。そしてこのと
きオアゲートOR3の出力が1になる。
If P 1 <Pmean−δL P 2 <Pmean−δL ……(10) (left half areas Dlu and Dll are dark areas), the outputs of comparators C8 and C9 are both 0 and the output of NOR gate NOR1 is 1. Become.
Similarly, P 2 <Pmean−δL P 4 <Pmean−δL …(11) (lower half regions Drl and Dll are dark areas) and P 3 <Pmean−δL P 4 <Pmean−δL …(12) ( If the right half areas Dru and Drl are dark areas), then Noah Gate NOR2 and
The output of NOR3 becomes 1. The outputs of the inverter INV3 and the NOR gates NOR1 to NOR3 are input to the OR gate OR3, and if any output is 1, the output of the OR gate OR3 becomes 1. In other words, if any of equations (9) to (12) hold, the OR gate
This means that the output of OR3 will be 1. If formula (9) holds true, this means that the center of the image plane, where there is a high probability that the main subject is located, is a dark area, and it is better to set the exposure to the low brightness side. However, even if the center of the screen is bright, it is often due to the brightness of the background, and it cannot necessarily be determined that the main subject is in the bright area. In fact, in backlit situations, the brightness of the main subject will be close to the brightness of the lower part of the screen.
Therefore, if equation (11) holds true, it is better to determine that the main subject is in a dark area and select the third photometric output PL. If equations (10) and (12) hold true, it is considered that the image was taken with the camera held in a vertical position. As described above, each of equations (9) to (12) becomes a condition for determining that the main subject is in a dark area. At this time, the output of OR gate OR3 becomes 1.

測光下限以下の光電出力が一定数以上あるとl
フラグが1になる。するとオアゲートOR2の出
力は1になり第1の測光出力PHを選択する。と
いうのは、測光下限以下の出力を示す光電出力が
多いときには、光電素子の一部の明暗によつて測
光可能になつている確率が高く、高輝度側を選択
した方がよいからである。
If there is a certain number of photoelectric outputs below the photometric lower limit,
The flag becomes 1. Then, the output of the OR gate OR2 becomes 1 and the first photometric output PH is selected. This is because when there are many photoelectric outputs that are below the photometric lower limit, there is a high probability that photometry is possible due to the brightness of a part of the photoelectric element, and it is better to select the high brightness side.

ΔP即ち、Pmaxoriginal−Pminoriginalはコン
パレータC5の反転入力端子に入力し、 ΔP<γ ……(13) (但し、γは定数) が成立つときコンパレータC5の出力が1にな
る。これは測光した輝度差が比較的小さい場合で
あり、平均値側へ補正した方が適正露出に近くな
る。
ΔP, that is, Pmaxoriginal−Pminoriginal is input to the inverting input terminal of comparator C5, and when ΔP<γ (13) (where γ is a constant) holds, the output of comparator C5 becomes 1. This is a case where the measured luminance difference is relatively small, and correcting it toward the average value will bring the exposure closer to the correct exposure.

コンパレータC5の出力はインバータINV2
で反転される。インバータINV2の出力とHフ
ラグがアンドゲートAND3に入力する。アンド
ゲートAND3の出力が1になるのは、(13)式が
成立たないで、Hフラグが1のときである。すな
わち、高輝度側が選択され、かつ輝度差が大きい
ときであり、オアゲートOR2の出力は1になり
第1の測光出力PHが選択される。
The output of comparator C5 is inverter INV2
is reversed. The output of the inverter INV2 and the H flag are input to the AND gate AND3. The output of the AND gate AND3 becomes 1 when equation (13) does not hold and the H flag is 1. That is, when the high brightness side is selected and the brightness difference is large, the output of the OR gate OR2 becomes 1 and the first photometric output PH is selected.

lフラグはインバターINV4に入力して反転
され、インバターINV4とコンパレータC5の
出力とHフラグがアンドゲートAND4に入力す
る。アンドゲートAND4の出力が1になるのは
(13)式が成立ち、Hフラグが1でlフラグが0
のときである。すなわち、高輝度側が選択され輝
度差が小さい場合で、第4の測光出力PHM、例
えばw1=w2=0.5のときは(PH+PM)/2が選
択される。
The l flag is input to the inverter INV4 and inverted, and the inverter INV4, the output of the comparator C5, and the H flag are input to the AND gate AND4. The output of the AND gate AND4 becomes 1 because formula (13) holds true, and the H flag is 1 and the L flag is 0.
It's time. That is, when the high brightness side is selected and the brightness difference is small, the fourth photometric output PHM, for example, when w 1 =w 2 =0.5, (PH+PM)/2 is selected.

アンドゲートAND7にはオアゲートOR3、イ
ンバターINV1、INV4の出力が入力する。ア
ンドゲートAND7の出力が1になるのは、l、
Mフラグが0でオアゲートOR3の出力が1のと
きである。すなわち低輝度側が選択された場合で
ある。今、アンドゲートAND7の出力をLフラ
グとする。
The outputs of the OR gate OR3 and the inverters INV1 and INV4 are input to the AND gate AND7. The output of the AND gate AND7 becomes 1 because l,
This is when the M flag is 0 and the output of the OR gate OR3 is 1. That is, this is a case where the low luminance side is selected. Now, let the output of the AND gate AND7 be the L flag.

アンドゲートAND5にはLフラグとコンパレ
ータC5の出力が入力し、低輝度側が選択され、
輝度差が小さいときには出力は1となり、第5の
測光出力PLM、例えばw3=w4=0.5のときは
(PM+PL)/2が選択される。
The L flag and the output of the comparator C5 are input to the AND gate AND5, and the low luminance side is selected.
When the brightness difference is small, the output is 1, and when the fifth photometric output PLM, for example, w 3 =w 4 =0.5, (PM+PL)/2 is selected.

アンドゲートAND6にはLフラグとインバー
タINV2の出力が入力し、低輝度側が選択され、
輝度差が大きいときに、出力が1になり、第3の
測光出力PLが選択される。
The L flag and the output of the inverter INV2 are input to the AND gate AND6, and the low brightness side is selected.
When the brightness difference is large, the output becomes 1 and the third photometric output PL is selected.

ナンドゲートNANDには、M、L、lフラグ
が入力し、いずれも0の場合1になる。それは、
主要被写体が明部にあるとも暗部にあるとも判別
されなかつた場合である。このとき、オアゲート
OR1の出力は1となり、第2の測光出力PMが
選択される。
The M, L, and l flags are input to the NAND gate, and become 1 when all of them are 0. it is,
This is a case where it is not determined whether the main subject is in a bright area or a dark area. At this time, the or gate
The output of OR1 becomes 1, and the second photometric output PM is selected.

尚、実施例において第2図の要素10は測光回
路を、要素11〜16、21〜23、110〜1
13は出力回路を、要素101,103,10
5,107は選択手段をそれぞれ構成している。
In the embodiment, element 10 in FIG. 2 is a photometric circuit;
13 is an output circuit, elements 101, 103, 10
5 and 107 respectively constitute selection means.

以上詳述した如く本発明は被写界を複数の領域
に分割して測光し該複数の領域に対応した測光出
力のうち閾値(実施例で言えばPth2)を越えるも
のを、適正露出に関する信号を得る出力手段へ関
与させないようにしたので、太陽光などが写り込
みその非常に高輝度の測光出力に基づいて写真の
露出がアンダーとなつたり、逆に夜景などで極端
に写真の露出がオーバーとなつたりするのを防ぐ
ことができる。一方、例えば高輝度側の閾値を越
える測光出力をあまり多く不関与とすると、閾値
以下の少ない測光出力のみで適正露出を求めるこ
ととなり、上述した場合とは逆に露出がオーバー
となるおそれがあるが、本発明は閾値を越える測
光出力の数が所定数を越えると、この所定数を越
えた測光出力について、適正露出に関する信号を
得る出力手段へ関与せしめるようにしたので適正
露出をより高い確率で得ることができる。
As described in detail above, the present invention divides the field into a plurality of regions and performs photometry, and among the photometry outputs corresponding to the plurality of regions, those exceeding a threshold value (Pth 2 in the example) are used to determine the appropriate exposure. Since it is not involved in the output means that obtains the signal, it is possible that sunlight etc. will be reflected in the photo and the photo will be underexposed based on the extremely high brightness metering output, or conversely, the photo will be extremely exposed such as a night view. It can prevent you from going overboard. On the other hand, for example, if too many photometric outputs that exceed the threshold on the high-brightness side are ignored, appropriate exposure will be determined using only a small amount of photometric output that is below the threshold, and contrary to the case described above, there is a risk of overexposure. However, in the present invention, when the number of photometric outputs exceeding a threshold value exceeds a predetermined number, the photometric outputs exceeding the predetermined number are made to be involved in the output means for obtaining a signal regarding proper exposure, thereby increasing the probability of correct exposure. You can get it at

【図面の簡単な説明】[Brief explanation of drawings]

第1図は被写界(画面)の輝度分布を示す図、
第2図は本発明の実施例を示すブロツク図、第3
図は画面の分割状況を示す図、第4図は光電素子
アレイの例を示す図、第5図は受光光学系の例を
示す図、第6図は最大値と最小値検出回路の例を
示す図、第7図は平均値検出回路の例を示す図、
第8図は演算回路の例を示す図、第9図は第1の
阻止回路の例を示す図、第10図は第2の阻止回
路の例を示す図、第11図は平均的値検出回路の
例を示す図、及び第12図は類別回路の例を示す
図である。 〔主要部分の符号の説明〕、10……測光回路、
11〜16……適正測光出力発生回路、17……
規格化回路、18,19,170……判定回路、
20……抽出回路。
Figure 1 is a diagram showing the brightness distribution of the field (screen).
FIG. 2 is a block diagram showing an embodiment of the present invention, and FIG.
The figure shows how the screen is divided, Figure 4 shows an example of a photoelectric element array, Figure 5 shows an example of a light receiving optical system, and Figure 6 shows an example of a maximum value and minimum value detection circuit. 7 is a diagram showing an example of an average value detection circuit,
Fig. 8 is a diagram showing an example of an arithmetic circuit, Fig. 9 is a diagram showing an example of the first blocking circuit, Fig. 10 is a diagram showing an example of the second blocking circuit, and Fig. 11 is a diagram showing an example of the second blocking circuit. FIG. 12 is a diagram showing an example of a circuit, and FIG. 12 is a diagram showing an example of a classification circuit. [Explanation of symbols of main parts], 10...photometering circuit,
11-16... Appropriate photometry output generation circuit, 17...
Standardization circuit, 18, 19, 170...determination circuit,
20...Extraction circuit.

Claims (1)

【特許請求の範囲】 1 被写界を複数の領域に分割して測光し該複数
の測光領域に対応した複数の測光出力を発生する
測光回路と、該複数の測光出力に基づいて適正露
出に関する出力を発生する出力回路とを備えたマ
ルチ測光装置において、 前記測光出力を閾値と比較し該閾値を越える測
光出力を前記出力回路へ不関与とする一方、不関
与とする測光出力が所定数を越える時には該所定
数を越えた分の測光出力を前記出力回路に関与せ
しめる選択手段を設けたことを特徴とするマルチ
測光装置。 2 前記選択手段は、前記所定数を越えた分の測
光出力を所定の値に変換して前記出力回路へ伝達
することを特徴とする特許請求の範囲第1項に記
載のマルチ測光回路。
[Scope of Claims] 1. A photometry circuit that measures light by dividing a field into a plurality of areas and generates a plurality of photometry outputs corresponding to the plurality of photometry areas, and a system that determines appropriate exposure based on the plurality of photometry outputs. In a multi-photometering device equipped with an output circuit that generates an output, the photometric output is compared with a threshold value, and photometric outputs exceeding the threshold value are not involved in the output circuit, while the photometric outputs to be uninvolved exceed a predetermined number. 1. A multi-photometering device characterized by comprising a selection means for causing the output circuit to take part in the photometry output exceeding the predetermined number when the number exceeds the predetermined number. 2. The multi-photometering circuit according to claim 1, wherein the selection means converts the photometry outputs exceeding the predetermined number into a predetermined value and transmits the converted value to the output circuit.
JP19217186A 1986-08-19 1986-08-19 Multiplex light measuring apparatus Granted JPS6296827A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19217186A JPS6296827A (en) 1986-08-19 1986-08-19 Multiplex light measuring apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19217186A JPS6296827A (en) 1986-08-19 1986-08-19 Multiplex light measuring apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2302179A Division JPS55114919A (en) 1979-02-28 1979-02-28 Multi-photometry unit

Publications (2)

Publication Number Publication Date
JPS6296827A JPS6296827A (en) 1987-05-06
JPH04538B2 true JPH04538B2 (en) 1992-01-07

Family

ID=16286861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19217186A Granted JPS6296827A (en) 1986-08-19 1986-08-19 Multiplex light measuring apparatus

Country Status (1)

Country Link
JP (1) JPS6296827A (en)

Also Published As

Publication number Publication date
JPS6296827A (en) 1987-05-06

Similar Documents

Publication Publication Date Title
US4476383A (en) Photometering device for obtaining exposure information
US5016039A (en) Camera system
JPH0772781B2 (en) camera
JPH10253449A (en) Photometric device for camera
US4412730A (en) Metering device
JP3777643B2 (en) Flashable camera
JPS6239366B2 (en)
JPS6011475Y2 (en) Multi photometer
JPH04538B2 (en)
JPS6031026A (en) Multiple photometric device
JPH0310494Y2 (en)
JPH037086B2 (en)
JPH08146484A (en) Camera
JPH0428087B2 (en)
JPS637330B2 (en)
JPS638413B2 (en)
JPS637331B2 (en)
JPH035569B2 (en)
JP3834377B2 (en) Strobe device
WO2022228032A1 (en) Image color cast detection method, device, and refrigerator
JPH01287639A (en) Camera equipped with multiple dividing photometric device
JPH01280731A (en) Camera
JP2590834B2 (en) Automatic daylight synchronization system for cameras
JPH01235929A (en) Multidivided photometric device
CN114494068A (en) Digital twin scene sensitization setting method