JPS6291992A - Multiresulutions addressed display - Google Patents

Multiresulutions addressed display

Info

Publication number
JPS6291992A
JPS6291992A JP60231235A JP23123585A JPS6291992A JP S6291992 A JPS6291992 A JP S6291992A JP 60231235 A JP60231235 A JP 60231235A JP 23123585 A JP23123585 A JP 23123585A JP S6291992 A JPS6291992 A JP S6291992A
Authority
JP
Japan
Prior art keywords
unit
deflection
display
signal
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60231235A
Other languages
Japanese (ja)
Other versions
JPH07113816B2 (en
Inventor
均 前川
西村 弘章
章良 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Image Information Systems Inc
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP60231235A priority Critical patent/JPH07113816B2/en
Publication of JPS6291992A publication Critical patent/JPS6291992A/en
Publication of JPH07113816B2 publication Critical patent/JPH07113816B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、マ) +Jクス選択型で各絵素の表示を行う
ディスプレイにおいて、任意の解像度の信号に対応して
表示するに好適なディスプレイに関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a display suitable for displaying signals of arbitrary resolution in a display that displays each picture element in a +J selection type. .

〔発明の背景〕[Background of the invention]

テレビ等の画像表示装置は、用途により多様な展開をし
、投射型で100インチ以上のものから、ビューファイ
ンダー用の1〜2インチ程度のもの、あるいは、液晶等
による薄型タイプのものが開発されている。また薄型タ
イプのディスプレイは、特開昭57−135590号公
報に記載のように、画面を垂直方向に複数の区分に分割
し、区分毎圧電子ビームを発生させ、それぞれの電子ビ
ームを4直方向に偏向して複数ラインを表示し、全体と
してテレビジ璽ン画像を表示するものが知られている。
Image display devices such as televisions have been developed in a variety of ways depending on their purpose, ranging from projection types of 100 inches or more, viewfinders of 1 to 2 inches, and thin types using liquid crystals. ing. Furthermore, as described in Japanese Patent Application Laid-Open No. 57-135590, a thin type display divides the screen into a plurality of sections in the vertical direction, generates a pressure electron beam for each section, and directs each electron beam in four orthogonal directions. It is known that a television screen image is displayed as a whole by deflecting the light to a plurality of lines and displaying a plurality of lines.

上記方式のディスプレイは、テレビジ冒ンの薄形化の一
つの有力な方式と考えられる。しかし、CA DlCA
M等ノi%ff細なディスプレイへの適応は、ビームの
収束に16いて限界があり、一般に知られているディス
プレイ用プラウyf(以下CDT )にはおよばないと
考えられる。そこで、薄形で、高r1mな表示を可能と
する表示装置が考えられており、第4図〜6図を用いて
説明する。
The display of the above method is considered to be one of the effective methods for making televisions thinner. However, CA DlCA
Adaptation to narrow displays such as M etc. has a limit of 16 in terms of beam convergence, and it is thought that it is not as good as the generally known display plow yf (hereinafter referred to as CDT). Therefore, a display device that is thin and capable of high r1m display has been considered, and will be explained using FIGS. 4 to 6.

第4図は、分割したユニット画面の配置を示すものであ
る。なお同図では説明の都合上ユニット画面間のすき間
があるが、表示画面上のすき間はない。第5図は、ユニ
ット画面の表示系を示す図であり、51が、電子銃、5
2 、53が、水平、垂直の静電偏向板、54が、表示
画を示す。
FIG. 4 shows the arrangement of divided unit screens. Note that although there are gaps between the unit screens in the figure for convenience of explanation, there are no gaps on the display screen. FIG. 5 is a diagram showing the display system of the unit screen, in which 51 is an electron gun;
2 and 53 are horizontal and vertical electrostatic deflection plates, and 54 is a display image.

ここで電子銃は、上記CDT (Cんaractgr 
Dippray Tubs )と同様の構成である。第
6図は、表示面における1画素の構成を示す。
Here, the electron gun is the above-mentioned CDT (Charactgr
It has the same configuration as Dippray Tubs). FIG. 6 shows the configuration of one pixel on the display surface.

次1cm!+作を説明する。Next 1cm! +Explain the work.

画面全体は、第4図に示す如く水平方向に2個、垂直方
向にノ個のユニット画面に分割されており、さらに各ユ
ニット画面はそれぞれ、第5図に示す偏向板52 、5
5により、水平方向は、ル×3段階、垂直方向はm段階
の階段波でラスク偏向されている。ここで、ユニット画
面の水平偏向周波数firvは、1.、、 = &で決
まる。こ番 こでfHI)は、入力信号の水平偏向周波数である。
The entire screen is divided into two unit screens horizontally and vertically, as shown in FIG. 4, and each unit screen is divided into two unit screens, as shown in FIG.
5, the rask is deflected in a staircase waveform of 3 stages in the horizontal direction and m stages in the vertical direction. Here, the horizontal deflection frequency firv of the unit screen is 1. ,, is determined by = &. fHI) is the horizontal deflection frequency of the input signal.

また、ユニット画面の垂直偏向周波数frUは、入力信
号の垂直偏向周波数fynに等しい。すなわち、電子ビ
ームは、51の電子銃により発生し収束されて、52 
、55の偏向板により偏向され、第6図の水平1〜ル、
垂直1〜rILの各ドツトに照射される。さらに水平方
向は1ドツトにつきRoG、Hの3段階に順次側向し、
カラー画像を表示する。この時の両県データは、ユニッ
ト画面毎に有する全ドツト分のメモリより読み出す。な
お、上記、ユニット毎に設置したメモリは、入力信号と
同期して、誉き換えられる。
Further, the vertical deflection frequency frU of the unit screen is equal to the vertical deflection frequency fyn of the input signal. That is, an electron beam is generated and focused by an electron gun 51, and an electron beam 52
, 55, horizontally from 1 to 1 in FIG.
Each dot of vertical 1 to rIL is irradiated. Furthermore, in the horizontal direction, each dot is sequentially turned to the side in three stages: RoG and H.
Display color images. The data for both prefectures at this time is read out from the memory for all dots provided for each unit screen. Note that the memory installed in each unit is replaced in synchronization with the input signal.

上記システムにより、シャドウマスクを用いる事な(色
選択が行え、さらに、1ドツトの螢光体に電子ビームが
照射されている時間は、通常のCDTの場合の番×)倍
となる事から、明るさを通常のCDTと同じとすればビ
ーム電流を非常に少なくできる。従がって、薄形であり
ながら高精細な表示が可能となる。
With the above system, it is possible to select colors without using a shadow mask, and the time that the electron beam is irradiated on one dot of phosphor is twice as long as in the case of a normal CDT. If the brightness is the same as a normal CDT, the beam current can be extremely reduced. Therefore, high-definition display is possible despite being thin.

しかし本ディスプレイは単位ユニット画面のドツト数C
n、m)、さらにユニット数(i。
However, in this display, the number of dots on the unit screen is C.
n, m), and also the number of units (i.

))を決めた時点で解像度(信号仕様)が決定される。)), the resolution (signal specifications) is determined.

すなわち信号と対になった表示装置となり、多様な信号
仕様を用いているCAD/CAEの分野での発展は望め
ない。
In other words, it becomes a display device paired with a signal, and no progress can be expected in the field of CAD/CAE, which uses a variety of signal specifications.

なお本システムのような、選択ドツト表示方式(マ) 
IJクス選択等を含む)は、信号仕様が明らかな、TV
(NTSC,pAL、SECAM等の標準方式)を対象
とし、液晶、プラズマディスプレイ等で開発が進められ
ている。
Note that the selected dot display method (ma) like this system
(including IJ box selection, etc.) is for TVs with clear signal specifications.
(standard systems such as NTSC, pAL, SECAM, etc.), and development is progressing for liquid crystal, plasma displays, etc.

マトリクス方式表示装置の例として、例えば、特開昭5
5−79419 、 t!!f關昭5b−2115等が
挙げられる。
As an example of a matrix type display device, for example,
5-79419, t! ! Examples include f-kansho 5b-2115.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上記した従来技術の欠点をなくし、所
定の範囲で、任意の信号仕様(偏向周波数、解像度等)
に対応できる選択ドツト表示方式の筒#細、薄形ディス
プレイを提供することにある。
The purpose of the present invention is to eliminate the above-mentioned drawbacks of the prior art, and to provide arbitrary signal specifications (deflection frequency, resolution, etc.) within a predetermined range.
The purpose of the present invention is to provide a thin, cylindrical display with a selective dot display method that can be used for various purposes.

〔発明の概要〕[Summary of the invention]

本発明のディスプレイは、入力された水平。 The display of the present invention has horizontal input.

垂直の同期信号から、垂直ライン数、さらに水平ドツト
数を求め、この情報をもとにユニット画面の偏向周波数
の決定及び、有効表示ユニットと、その表示エリアを決
める事を特徴とする。
It is characterized by determining the number of vertical lines and furthermore the number of horizontal dots from the vertical synchronization signal, and based on this information, determines the deflection frequency of the unit screen, and determines the effective display unit and its display area.

〔発明の実施例〕[Embodiments of the invention]

本発明の災鹿例を上記説明した、第4図から第6図と、
ポ1図から第3図および第7図から第8図により詳細に
説明するう 第1図は本発明のユニット画面の偏向信号制御回路の構
成を示す1022図であり、1はHD7i!il波数カ
ウンタ、3け総うイン数カウンタ、2はユニット偏面信
号発生器、4はCPU16は偏向階段波発生器を示す。
FIGS. 4 to 6, which illustrate the examples of the present invention described above, and
This will be explained in detail with reference to Figures 1 to 3 and Figures 7 to 8. Figure 1 is a diagram 1022 showing the configuration of the deflection signal control circuit for the unit screen of the present invention, and 1 is a diagram 1022 showing the configuration of the deflection signal control circuit for the unit screen of the present invention. il wave number counter, a three-digit total in number counter, 2 a unit polarization signal generator, and 4 a CPU 16 a polarization staircase wave generator.

第2図は、総ライン叔刀つンタ!、HD周波数カウンタ
1の具体的な回路を示″j図である。第5図は、第2図
の動作波形を示すタイムチャート図である。第7図はユ
ニット偏向信号発生器2の具体的な回路を示す図である
Figure 2 is the total line Shuto Tsunta! , a specific circuit diagram of the HD frequency counter 1. FIG. 5 is a time chart diagram showing the operating waveforms of FIG. 2. FIG. FIG.

介入力信号として、水平同期信号fll jl s垂直
同期@刀fy n、映像信号R,G、Bを受けた場合を
考える。
Consider a case where a horizontal synchronization signal fll jl s vertical synchronization @fy n and video signals R, G, and B are received as intervention force signals.

ここで映1h:信号の1ドツト分の周期は、ディスプレ
イ1i!!+では不明である。
Here, display 1h: The period of one dot of the signal is display 1i! ! + is unknown.

従がって木ディスプレイ上の各ユニットの1ドツト分の
位置:テ、入力された場合の1ドツトを同期して表示す
るために次のアルゴリズムによ、す、ユニット偏向周波
数fHU%偏向板駆幻用階段(di fuss 79r
:求める。
Therefore, the position of one dot of each unit on the wooden display: The following algorithm is used to synchronize and display one dot when input.The unit deflection frequency fHU% deflection plate drive Phantom stairs (di fuss 79r)
:demand.

入力信号の1ドツトなiF常に表示した時の縦横比なα
、表示エリアのアスペクト比をβ、信号の表示期間率で
水平て、垂直δと仮定する。
1 dot iF of input signal, aspect ratio when always displayed α
, the aspect ratio of the display area is assumed to be β, the horizontal and vertical ratios of the display period of the signal are δ.

垂直線ライン数は第1図の総ラインカウンタ3により測
定する。具体的には、第2図のA入力にfgn、B入力
にfrnを入力する。第2図で31 、52はD形りリ
ップ7Qyプ(以下DFF)で、CP大入力立上りエツ
ジが入力されるとD入力に入力された状態をQ出力に移
す。またR入力に論理レベルLow (以下tLeと記
す。)でQ出力を11とにする。33ハ、2 n−1進
カウンタで、各段の出力が、Ql・・・Qnと出力され
る。またR入力が1L°ですべての出力Q1・・・Qn
かmLaにリセットされる。34は、ルビットのラッチ
でありLD端子に入力される豆上りエツジで各りの状態
が各Qに移される。D F F 51はBの立上り時刻
t1でセットされる。DFF52は時刻ら時点ではじめ
てセットされ、で出力が・L・となり、この互出力で上
記DFF51と、カウンタ33を同時にリセットし、い
ずれも時刻t、でQ出力が°L“どなる。なお、ラッチ
34は、時刻t3時点でカウンタ33の出力(カウンタ
35が時刻t4でリセットされる以前で、垂直地ライン
数を示している。)を第5図のFに示す如くラッチする
。従ってラッチ34は、時刻t4から、わずかな状態の
遷移期間を除いて、常に垂直線ライン数を表示している
The number of vertical lines is measured by the total line counter 3 shown in FIG. Specifically, fgn is input to the A input in FIG. 2, and frn is input to the B input. In FIG. 2, 31 and 52 are D-shaped lip 7Qy amplifiers (hereinafter referred to as DFF), and when a CP large input rising edge is input, the state input to the D input is transferred to the Q output. Further, the Q output is set to 11 when the R input is at a logic level Low (hereinafter referred to as tLe). 33c, 2 n-1 counter, the output of each stage is outputted as Ql...Qn. Also, when the R input is 1L°, all outputs Q1...Qn
or mLa. Numeral 34 is a Lubit latch, and each state is transferred to each Q by a rising edge input to the LD terminal. D F F 51 is set at the rise time t1 of B. The DFF 52 is set for the first time at time t, and the output becomes ・L. This mutual output resets the above-mentioned DFF 51 and the counter 33 at the same time, and the Q output becomes ℃L" at time t. 34 latches the output of the counter 33 at time t3 (before the counter 35 is reset at time t4, indicating the number of vertical ground lines) as shown in F in FIG. , the number of vertical lines is always displayed from time t4, except for a slight state transition period.

上記得た垂直線ライン数Nuとすれば、入力信号の水平
1周期間の総ドツト数NDIは、Nu#δ NDI=3T7N l となる。
Assuming that the number of vertical lines obtained above is Nu, the total number of dots NDI for one horizontal period of the input signal is Nu#δNDI=3T7Nl.

また、ユニット画面のドツト構成は先に述べた如く第6
図に示す水平ル、垂直m構成とする。
Also, the dot configuration of the unit screen is the 6th one as mentioned earlier.
The configuration is horizontal and vertical as shown in the figure.

ここでユニット画面の水平表示期間率τUを入力信号と
同じτとすれば、入力信号をすべて表示するために必要
なユニット画面数NUは短をル 小数点以下切り上げた整数で求められる。
Here, if the horizontal display period rate τU of the unit screen is the same as the input signal, the number of unit screens NU required to display all the input signals can be calculated as an integer rounded up to the nearest whole number.

次に入力信号の水平偏向周波数fHI)を求める。Next, the horizontal deflection frequency fHI) of the input signal is determined.

fHDは、HD周波数カウンタにより検出する。fHD is detected by an HD frequency counter.

HD周波数カウンタの具体的な構成は、上記述べた総ラ
インカウンタ3と同じ構成の第2図に示す回路で、A入
力にfill)、A入力には基準時Traf間パルス(
1秒周期パルス等の周期が明確で、i、、(Trg7の
関係にある)を入力する。ここでTrεf=1zac 
 の場合ラッチS4の出力Fは、finをgzの単位で
検出できる。
The specific configuration of the HD frequency counter is the circuit shown in FIG. 2, which has the same configuration as the total line counter 3 described above, with the A input receiving the pulse (fill) at the reference time and the A input receiving the reference time Traf pulse (
The period is clear, such as a 1-second period pulse, and input i, , (related to Trg7). Here Trεf=1zac
In this case, the output F of the latch S4 can detect fin in units of gz.

これよりユニット画面の偏向周波数fllUは、f、。From this, the deflection frequency fllU of the unit screen is f.

=か  −、2) NU で求められる。= or -, 2) N.U. is required.

fttttは、ユニット偏向信号発生器2によりfHl
)をNU分周して得られる。具体的には、第7図に示す
回路で実現できる。21はプリセッタブル減算カウンタ
であり、vIj、算の結果各ケタの7リツプフaツブが
すべて’L’KTIっだ時点(掛下げ出力Bが1〃1に
なった時点)に、NUの情報をD1〜D、入力からプリ
セットする事により、入力信号HDをNu分局できる。
ftttt is fHl by the unit deflection signal generator 2.
) is obtained by dividing by NU. Specifically, this can be realized by the circuit shown in FIG. Reference numeral 21 is a presettable subtraction counter, which inputs the information of NU when the result of the calculation of vIj is that all 7 lip flops of each digit are 'L'KTI (when the hanging output B becomes 1〃1). By presetting from D1 to D, the input signal HD can be divided into Nu stations.

ここで、上記均ラインカウンタ5、HD周波数カウンタ
1の結果の読み出し、上記式(11,Kgの演算及び、
ユニット偏向信号発生器へのプリセラ) jl (Nt
t )の出力は、CPU4により制御する。
Here, the results of the above-mentioned equalization line counter 5 and HD frequency counter 1 are read out, and the calculation of the above formula (11, Kg and
unit deflection signal generator) jl (Nt
t) is controlled by the CPU 4.

次に水平備向板、駆動用階段波の周波数f■SSを求め
る。fzssは、ドツト構成が第6図に示す各色縦スト
ライプの場合、入力映像信号のドツト周波数の正確に馬
借である必要がある。(ドツト構成が各色横ストライプ
の場合、flslは、正確にドツトクロックのτ倍であ
り、他のドツト構成では、同アルゴリズムによる演算に
よる。)上記よりflsgは firss=旦×s   −(s+ ル・τU で求められる。しかし、fussは上記述べたよう圧入
力信号に正確に同期する必要があるが、上記式(3)を
得るためのτU1式(1)でNDHを得るためのα、β
、τ、δの寺領は、一般デイスプレイ信号からの推定値
である。従って、fgssは、画面を観察して微調整の
必要がある。gJJl整の方法を以下に説明する。まず
、偏向階段波発生器6の具体的な回路を第8図に示す。
Next, find the frequency f SS of the horizontal direction plate and driving staircase wave. When the dot configuration is vertical stripes of each color as shown in FIG. 6, fzss needs to be exactly the same as the dot frequency of the input video signal. (If the dot configuration is a horizontal stripe of each color, flsl is exactly τ times the dot clock; for other dot configurations, the calculation is based on the same algorithm.) From the above, flsg is calculated as firss = x s - (s + le x However, as mentioned above, fuss needs to be accurately synchronized with the pressure input signal, but τU1 to obtain the above equation (3) α and β to obtain the NDH in equation (1)
, τ, and δ are estimated values from general display signals. Therefore, fgss needs to be fine-tuned by observing the screen. The method of gJJl adjustment will be explained below. First, a specific circuit of the deflection staircase wave generator 6 is shown in FIG.

第8図は、一般に知られているP L L (Phas
e Locked Loop)であり詳細な説明は省略
する。61は笹相検波器、62はローパスフィルタ(L
pF)、63は電圧制御発振器(VCO)、65はイン
バータ、64はプリセッタブルカウンタであり、第7図
と同様の動作を行う。
Figure 8 shows the generally known PLL (Phas
e Locked Loop), and detailed explanation will be omitted. 61 is a bamboo phase detector, 62 is a low-pass filter (L
pF), 63 is a voltage controlled oscillator (VCO), 65 is an inverter, and 64 is a presettable counter, which performs the same operation as in FIG.

動作は、f、σの周波数に同期したプリセッタブル減算
カウンタ64に入力するプリセット値(D、、、、1)
n)倍の周波数fussを発生する。
The operation is performed by inputting a preset value (D,..., 1) to the presettable subtraction counter 64 synchronized with the frequency of f and σ.
n) times the frequency fuss.

従って微調整は、画面を観察しながら、順次、上記プリ
セッタブル減算カウンタ64のプリセッタブル恒をCP
U4により、加算、あるいは減算を行なえば良い。
Therefore, fine adjustment is performed by sequentially setting the presettable constant of the presettable subtraction counter 64 to CP while observing the screen.
U4 may be used to perform addition or subtraction.

また上記システムにおいて表示に有効でないユニット画
面およびユニット画面のドツトはブランキングする。
Furthermore, in the above system, unit screens and dots on unit screens that are not effective for display are blanked.

なお有効ユニット画面の選択は、入力映像信号が正常に
表示できれば、いかなる組合せを用いても良い。
Note that any combination of effective unit screens may be used as long as the input video signal can be displayed normally.

上記第2図、纂7図、第8図の具体的な回路では説明の
都合上、カウンタの加算、減算、あるいは、フリツプフ
ロツプのタイプ、さらにはその入力条件を指定したが、
動作のアルゴリズムが同一であれば、タイプ、入力条件
は問わない。
In the specific circuits shown in Figures 2, 7, and 8 above, for convenience of explanation, we have specified counter addition, subtraction, flip-flop type, and input conditions.
As long as the operation algorithm is the same, the type and input conditions do not matter.

また、fH13は、fxvを逓倍して得たが、式+11
゜(21、131よりfHDから直接得ても良い。
Also, fH13 was obtained by multiplying fxv, but the formula +11
(21, 131) may be obtained directly from fHD.

〔発明の効果〕〔Effect of the invention〕

本発明のマルチ解像度対応ディスプレイを用いれば、鍋
梢細薄形ディスプレイにとつて、有望なマトリクス選択
方式ディスプレイに、任意の信号仕様(1編向周波数、
解像度等)の表示が、同期信号と映像信号(同期信号は
映像信号に重畳されていても可。ただし、同期信号分離
回路が必要)を受けるだけで表示可能となる。
If the multi-resolution compatible display of the present invention is used, it can be used as a promising matrix selection type display for pan-top thin displays with arbitrary signal specifications (one direction frequency,
resolution, etc.) can be displayed by simply receiving a synchronization signal and a video signal (the synchronization signal may be superimposed on the video signal, but a synchronization signal separation circuit is required).

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のユニット画面の偏向信号制御#回路の
構成を示すブロック図であり、第2図は、緒うイン数カ
ウンタ5、HD周波数カウンタ1の具体的な回路構成を
示すブロック図であり、第3図は、第2図の動作を示す
タイムチャート図であり、第4図はユニット画面の構成
を示す説明図であり、第5図は、ユニット画面の電子銃
を含む偏向系の構成を示す説明図であり、第6図は、ユ
ニット画面のドツト構成を示す説明図であり、第7図は
ユニット偏向信号発生器の具体的な回路構成を示すブロ
ック図であり、第8図は偏向階段波発生器の具体的な回
路構成を示すブロック図である。 符号の説明 1はHD@fi数カウンタ 2はユニット偏向信号発生器 3は総うイン数カウンタ 4はcpv      6は偏向階段波発生器51.5
2はD型7リツプフaツブ 53は加算カウンタ  21,64は減算カウンタ34
はラッチ     22.65はインバータ51は電子
銃     52 、53は静電偏向板54は表示面 
    61は位相検波器62はa−パスフィルタ 65は電圧制御発振器を示す。 代塩入弁理士 小 川 勝 男 ヌ   (回 12目 11聞 L 斗 圏 z S 記 5 ら 図
FIG. 1 is a block diagram showing the configuration of the deflection signal control circuit for the unit screen of the present invention, and FIG. 2 is a block diagram showing the specific circuit configuration of the input number counter 5 and the HD frequency counter 1. 3 is a time chart showing the operation of FIG. 2, FIG. 4 is an explanatory diagram showing the configuration of the unit screen, and FIG. 5 is a deflection system including the electron gun on the unit screen. FIG. 6 is an explanatory diagram showing the configuration of the unit screen, FIG. 7 is a block diagram showing the specific circuit configuration of the unit deflection signal generator, and FIG. The figure is a block diagram showing a specific circuit configuration of the deflection staircase wave generator. Explanation of symbols 1 is HD@fi number counter 2 is unit deflection signal generator 3 is total in number counter 4 is cpv 6 is deflection staircase wave generator 51.5
2 is a D-type 7 lip flop 53 is an addition counter 21 and 64 are subtraction counters 34
is the latch 22.65 is the inverter 51 is the electron gun 52, 53 is the electrostatic deflection plate 54 is the display surface
Reference numeral 61 indicates a phase detector 62, an a-pass filter 65, and a voltage controlled oscillator. Daishioiri Patent Attorney Katsutoshi Ogawa (12th, 11th, L)

Claims (1)

【特許請求の範囲】 1)ディスプレイの表示エリアを水平、垂直方向にi、
j等分(但し、i、jはそれぞれ任意の整数)に区切る
ことにより得られる各ユニットについて、1組の電子銃
及び水平、垂直偏向手段を備え、各ユニットにおいて、
ドットを各ユニットの前記偏向手段により階段的に選択
表示し、全ユニット総合で入力映像信号を表示するよう
にしたディスプレイにおいて、 入力された同期信号より映像信号の垂直ラ イン数を検出する手段と、同じく水平偏向周波数を検出
する手段と、CPUと、該CPUにより制御可能なユニ
ット偏向信号発生手段と、同じく該CPUにより制御可
能な偏向階段波発生手段と、を具備し、該CPUは前記
両検出手段の検出信号と表示期間率、アスペクトレシオ
等の設定情報をもとに入力信号のドット周波数を演算す
ると共に、入力信号を全て表示する際に必要となるユニ
ット画面N_uを算出して前記ユニット偏向信号発生手
段ならびに偏向階段波発生手段に供給し、ユニット偏向
信号発生手段は該ユニット画面数N_uと別に入力され
る水平同期信号とからユニット画面の偏向周波数f_M
_Uを求めてユニット偏向信号を発生し、前記偏向階段
波発生手段は、CPUから供給されたユニット画面数N
_uと前記ユニット偏向信号発生手段から供給されるユ
ニット画面の偏向周波数f_M_Uとから水平偏向板駆
動用階段波の周波数f_■_S_Sを求めてユニット画
面の偏向階段波を発生し、これらにより入力映像信号の
ドット周期に同期して各ユニットのドット表示を行うよ
うにしたことを特徴とするマルチ解像度対応ディスプレ
イ。 2)特許請求の範囲第1項記載のマルチ解像度対応ディ
スプレイにおいて、前記有効水平ユニット画面数N_u
は、(Ne・δ)/(α・β・τ・n)で求めた値の小
数点以下切り上げた整数である事を特徴とするマルチ解
像度対応ディスプレイ(ここでNeは上記垂直ライン数
検出手段の出力、τ、δは入力信号の水平、垂直の表示
期間率、αは、入力信号の縦横比、βは、入力信号の想
定される表示エリアのアスペクト比、nはユニット画面
の水平ドット数を示す)。 3)特許請求の範囲第1項または第2項記載のマルチ解
像度対応ディスプレイにおいて、ユニット画面の偏向周
波数f_■_Uはf_■_D/N_uで求めることを特
徴とするマルチ解像度対応ディスプレイ(但しf_■_
Dは入力信号の水平偏向周波数を示す)。 4)特許請求の範囲第1項記載のマルチ解像度対応ディ
スプレイにおいて、演算で求めた、制御可能な偏向階段
波発生手段への出力及びユニット偏向信号発生手段への
出力をCPUにより微調整可能としたことを特徴とする
マルチ解像度対応ディスプレイ。
[Claims] 1) The display area of the display is horizontally and vertically i,
Each unit obtained by dividing into j equal parts (where i and j are each arbitrary integers) is equipped with a set of electron guns and horizontal and vertical deflection means, and each unit is equipped with:
In a display in which dots are selectively displayed in a stepwise manner by the deflection means of each unit, and the input video signal is displayed collectively in all units, means for detecting the number of vertical lines of the video signal from the input synchronization signal; The CPU also includes means for detecting a horizontal deflection frequency, a CPU, a unit deflection signal generating means controllable by the CPU, and a deflection staircase wave generating means also controllable by the CPU, and the CPU detects both of the above. The dot frequency of the input signal is calculated based on the detection signal of the means and setting information such as the display period rate and aspect ratio, and the unit screen N_u required to display all the input signals is calculated to deflect the unit. The unit deflection signal generating means determines the deflection frequency f_M of the unit screen from the number of unit screens N_u and a horizontal synchronization signal input separately.
_U and generates a unit deflection signal, and the deflection staircase wave generating means calculates the number of unit screens N supplied from the CPU.
The frequency f_■_S_S of the staircase wave for driving the horizontal deflection plate is determined from _u and the deflection frequency f_M_U of the unit screen supplied from the unit deflection signal generating means, and the deflection staircase wave of the unit screen is generated. A multi-resolution compatible display characterized by displaying dots of each unit in synchronization with the dot cycle of. 2) In the multi-resolution display according to claim 1, the effective horizontal unit screen number N_u
is an integer obtained by rounding up the decimal point of the value obtained by (Ne・δ)/(α・β・τ・n) (here, Ne is the number of vertical lines detected by the vertical line number detection means) output, τ, and δ are the horizontal and vertical display period ratios of the input signal, α is the aspect ratio of the input signal, β is the aspect ratio of the expected display area of the input signal, and n is the number of horizontal dots on the unit screen. show). 3) A multi-resolution compatible display according to claim 1 or 2, characterized in that the deflection frequency f_■_U of the unit screen is determined by f_■_D/N_u (however, f_■_ _
D indicates the horizontal deflection frequency of the input signal). 4) In the multi-resolution display according to claim 1, the output to the controllable deflection staircase wave generation means and the output to the unit deflection signal generation means, which are calculated by calculation, can be finely adjusted by the CPU. A display that supports multiple resolutions.
JP60231235A 1985-10-18 1985-10-18 Multi-resolution compatible display Expired - Lifetime JPH07113816B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60231235A JPH07113816B2 (en) 1985-10-18 1985-10-18 Multi-resolution compatible display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60231235A JPH07113816B2 (en) 1985-10-18 1985-10-18 Multi-resolution compatible display

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP7083785A Division JP3006750B2 (en) 1995-04-10 1995-04-10 Display device

Publications (2)

Publication Number Publication Date
JPS6291992A true JPS6291992A (en) 1987-04-27
JPH07113816B2 JPH07113816B2 (en) 1995-12-06

Family

ID=16920437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60231235A Expired - Lifetime JPH07113816B2 (en) 1985-10-18 1985-10-18 Multi-resolution compatible display

Country Status (1)

Country Link
JP (1) JPH07113816B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119191A (en) * 1987-10-31 1989-05-11 Nec Home Electron Ltd Display device
WO1999013450A1 (en) * 1997-09-05 1999-03-18 Sony Corporation A method and apparatus for displaying images

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55159668A (en) * 1979-05-31 1980-12-11 Nec Home Electronics Ltd Electromagnetic deflector
JPS60169686U (en) * 1984-04-13 1985-11-11 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション CRT display device
JPS6126083A (en) * 1984-07-16 1986-02-05 シャープ株式会社 Line mode detection circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55159668A (en) * 1979-05-31 1980-12-11 Nec Home Electronics Ltd Electromagnetic deflector
JPS60169686U (en) * 1984-04-13 1985-11-11 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション CRT display device
JPS6126083A (en) * 1984-07-16 1986-02-05 シャープ株式会社 Line mode detection circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119191A (en) * 1987-10-31 1989-05-11 Nec Home Electron Ltd Display device
WO1999013450A1 (en) * 1997-09-05 1999-03-18 Sony Corporation A method and apparatus for displaying images

Also Published As

Publication number Publication date
JPH07113816B2 (en) 1995-12-06

Similar Documents

Publication Publication Date Title
EP0439605B1 (en) Convergence control system for multiple vertical formats
US5668594A (en) Method and apparatus for aligning and synchronizing a remote video signal and a local video signal
US20100110062A1 (en) Metod for Synchronizing Display of Images in a Multi-Display Computer System
KR0159939B1 (en) Television receiver
KR0162529B1 (en) Device and method for controlling display of multi-sync.correspondence crystal display device
US20090122197A1 (en) Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display
TW426839B (en) Matrix addressable display with delay locked loop controller
JPH09244611A (en) Video signal processor and display device using the same
US7432931B2 (en) Apparatus and method for processing image signal and image display apparatus utilizing the same
JP3142705B2 (en) Dot matrix type display device
US5166791A (en) Video picture and waveform display with line selection
US5161002A (en) Convergence control system for multiple vertical formats
JPS6291992A (en) Multiresulutions addressed display
GB2085257A (en) Apparatus and methods for varying the format of a raster scan display
JP3006750B2 (en) Display device
JP2904408B2 (en) Image display device
JP3006753B2 (en) display
US6339412B1 (en) Device and method for stabilizing horizontal transistor of video display device
EP0770982A2 (en) Calibration and merging unit for video graphic adapters
JP2000029417A (en) Display device
US4701795A (en) Method and means to eliminate interaction between closely located cathode ray tubes
JPH08331486A (en) Image display device
US6847176B2 (en) Apparatus and method for removing horizontal moire in cathode-ray tube monitors
US5521468A (en) Synchronization pulse separation circuit for CRT device
KR890004992B1 (en) Electronics lumiescent monitor circuits

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term