JPS628967B2 - - Google Patents
Info
- Publication number
- JPS628967B2 JPS628967B2 JP11801977A JP11801977A JPS628967B2 JP S628967 B2 JPS628967 B2 JP S628967B2 JP 11801977 A JP11801977 A JP 11801977A JP 11801977 A JP11801977 A JP 11801977A JP S628967 B2 JPS628967 B2 JP S628967B2
- Authority
- JP
- Japan
- Prior art keywords
- conductance
- terminal
- operational amplifier
- inverting input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
この発明は能動RCフイルターに用いられる無
損失のフローテイングインダクタンス回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a lossless floating inductance circuit used in an active RC filter.
近時LCフイルターやメカニカルフイルターに
代わつてIC演算増巾器を用いた能動RCフイルタ
ーが広く使用されるようになつている。 Recently, active RC filters using IC amplifiers have become widely used in place of LC filters and mechanical filters.
これにともない例えば低感度両側終端受動LC
ラダー回路のLの部分を能動素子およびRC素子
で実現した等価インダクタンス回路に置換える所
謂直接シミユレーシヨン構成法が種々考えられて
いる。 Along with this, for example, low-sensitivity double-terminated passive LC
Various so-called direct simulation configuration methods have been considered in which the L portion of the ladder circuit is replaced with an equivalent inductance circuit realized by active elements and RC elements.
ところが、これらの方法を採用した従来のもの
の多くは演算増巾器を多数個必要とするため消費
〓〓〓〓
電力および価格の面で不利になる欠点があつた。 However, many of the conventional methods that employ these methods require a large number of operational amplifiers, resulting in high consumption.
It had disadvantages in terms of power and price.
従つて、この発明では使用する演算増巾器とコ
ンデンサの個数を最少にして消費電力の低減と低
廉化を図ることができ、しかも無損失のフローテ
イングインダクタンス回路を提供することを目的
とする。 Therefore, it is an object of the present invention to provide a lossless floating inductance circuit that can reduce power consumption and cost by minimizing the number of operational amplifiers and capacitors used.
ところで、まずこの発明の原理を第1図に示す
2ポート回路を用い説明する。すなわち、図に示
す2ポート回路では1−1′,2−2′が夫々入
力、出力ポート、V3,V4,………Vnが回路N中
の節点3,4………nの基準接地点からの電圧で
ある。ここで回路Nは差動入力、シングルエンド
出力で無限大利得を持つ幾つかのVCVS
(Voltage−Controlled Voltage Sources)と接地
点から浮いている受動素子のみで構成されている
ものとする。 By the way, first, the principle of this invention will be explained using a two-port circuit shown in FIG. That is, in the two-port circuit shown in the figure, 1-1' and 2-2' are the input and output ports, respectively, and V 3 , V 4 , ......Vn are the standards of nodes 3, 4 ......n in circuit N. This is the voltage from the ground point. Here, circuit N consists of several VCVS with differential input, single-ended output, and infinite gain.
(Voltage-Controlled Voltage Sources) and passive elements floating from the ground point.
かような構成によると任意の節点の電圧Vjは
次のように表わすことができる。 According to such a configuration, the voltage Vj at any node can be expressed as follows.
また、Hilbermanの定理より
が成立する。一方節点方程式を節点1,2に適用
すると
が得られる。節点1,2において直接接地点につ
ながつている素子がないため
となる。従つて、式(1)(2)(4)を式(3)に代入し整理す
ると
が得られる。故に第1図の2ポート回路の〔Y〕
行列を
のように表わすならば
Y12=−Y11、Y21=−Y22 (7)
の関係が成立することが分る。 Also, from Hilberman's theorem, holds true. On the other hand, if we apply the nodal equation to nodes 1 and 2, is obtained. Because there are no elements directly connected to the ground point at nodes 1 and 2. becomes. Therefore, by substituting equations (1), (2), and (4) into equation (3), we get is obtained. Therefore, [Y] of the two-port circuit in Figure 1
queue If expressed as follows, it can be seen that the following relationships hold: Y 12 = −Y 11 , Y 21 = −Y 22 (7).
しかして、このような原理を満足するものとし
てこの発明の一実施例を第2図に従い説明する。 An embodiment of the present invention that satisfies this principle will be described with reference to FIG.
第2図においてT1は一方の端子で、この端子
T1をコンダクタンスG1を介して第1の演算増巾
器OP1の反転入力端子に接続するとともにコンダ
クタンスG4を介して同増巾器OP1の非反転入力端
子に接続する。この演算増巾器OP1は反転入力端
子と出力端子の間にコンデンサCとコンダクタン
スG2の直列回路を接続し、非反転入力端子をコ
ンダクタンスG4を介して他方の端子T2に接続し
ている。またこの演算増巾器OP1は出力端子をコ
ンダクタンスG6を介して前記一方の端子T1に接
続するとともにコンダクタンスhG7を介して第2
の演算増巾器OP2の反転入力端子に接続する。こ
の増巾器OP2は反転入力端子をコンダクタンス
G7,G9を介して他方の端子T2に接続し、非反転
入力端子を前記コンデンサCとコンダクタンス
G2の共通接続点に接続するとともにコンダクタ
ンスG3を介して上記端子T2に接続している。ま
た、この演算増巾器OP2は出力端子を上記コンダ
クタンスG7とG9の共通接続点に接続する。 In Figure 2, T 1 is one terminal, and this terminal
T 1 is connected to the inverting input terminal of the first operational amplifier OP 1 via a conductance G 1 and to the non-inverting input terminal of the same amplifier OP 1 via a conductance G 4 . This operational amplifier OP 1 has a series circuit of a capacitor C and a conductance G 2 connected between the inverting input terminal and the output terminal, and the non-inverting input terminal is connected to the other terminal T 2 via the conductance G 4 . There is. Further, this operational amplifier OP 1 has an output terminal connected to the one terminal T 1 via a conductance G 6 and a second terminal via a conductance hG 7 .
Connect to the inverting input terminal of operational amplifier OP 2 . This amplifier OP 2 converts the inverting input terminal into a conductance
Connect to the other terminal T 2 via G 7 and G 9 , and connect the non-inverting input terminal to the capacitor C and conductance.
It is connected to the common connection point of G2 and also to the terminal T2 via conductance G3 . Further, this operational amplifier OP 2 has its output terminal connected to the common connection point of the conductances G 7 and G 9 .
しかして、かような回路において、いま端子
T1,T2の電圧を夫々V1,V2としたとき任意の節
点の電圧つまり演算増巾器OP1の入力側電圧V、
出力側電圧V0、演算増巾器OP2の出力側電圧
V0′およびコンデンサCとコンダクタンスG2の共
通接続点の電圧V5は前述したHilbermanの定理よ
り夫々下式のように導びくことができる。 However, in such a circuit, now the terminal
When the voltages of T 1 and T 2 are respectively V 1 and V 2 , the voltage at any node, that is, the input voltage V of the operational amplifier OP 1 ,
Output side voltage V 0 , output side voltage of operational amplifier OP 2
V 0 ' and the voltage V 5 at the common connection point of the capacitor C and the conductance G 2 can be respectively derived from the above-mentioned Hilberman's theorem as shown below.
ここで、
t1=1/2+h/2・G1−G3/2+(hG3/G2
−1)G1/2sC
〓〓〓〓
t2=1/2(1+G3/G2−G1/G2)−1/2(
1+G3/G2)G1/sC
t3=1/2−G1/2sC
従つて、第2図に示す回路の2ポート〔Y〕行
列式は前述した式(7)を満足するものとし式(8)(9)よ
り次のように導びくことができる。 Here, t 1 =1/2+h/2・G 1 −G 3 /2+(hG 3 /G 2
-1) G 1 /2sC 〓〓〓〓
t2 =1/2(1+ G3 / G2 - G1 / G2 )-1/2(
1+G 3 /G 2 )G 1 /sC t 3 =1/2−G 1 /2sC Therefore, the 2-port [Y] determinant of the circuit shown in FIG. 2 satisfies the above-mentioned equation (7). From equations (8) and (9), it can be derived as follows.
但し、hは正の定数とする。 However, h is a positive constant.
ここで、第2図の回路を無損失のフローテイン
グインダクタンスとするには式(10)、(10′)におい
て、実現しようとするインダクタンスをLeqとす
れば、
Y11=−Y12=Y22=−Y21=1/sLeq(11)
とすることが必要である。 Here, to make the circuit in Figure 2 a lossless floating inductance, in equations (10) and (10'), if the desired inductance is Leq, then Y 11 = -Y 12 = Y 22 It is necessary to set =-Y 21 =1/sLeq(11).
ところで、式(10)においては最初の3項の和は零
でなければならず、1/sCの乗ぜられた項は
1/sLeqに等しくならねばならない。 By the way, in equation (10), the sum of the first three terms must be zero, and the term multiplied by 1/sC must be equal to 1/sLeq.
また、式(10′)においても同様である。 The same holds true for equation (10').
ここで
Leq=C/mG2 (11)′
とおく。但し、mは正の定数、Gはコンダクタン
スの次元を有する定数とし(11′)を満足する限
りにおいて自由に選べる定数とする。 Here, let Leq=C/mG 2 (11)′. However, m is a positive constant and G is a constant having the dimension of conductance, which can be freely selected as long as it satisfies (11').
従つて、式(10)、(10′)、(11)、(11′)より
が得られ、これによりダイナミツクレンジを考慮
に入れながら上述の式からm,h,G1,G2,
G3,G4,G6,G7,G9等を決定すれば無損失のフ
ローテイングインダクタンスを形成することがで
きる。すなわち、Cの値を決定すれば、mG2の値
は式(11′)から定まるので決定されるべき定数
は上記の9個であり、式(12)において条件式4個で
あるから9個の定数中5個は任意に決定し得る。
一例として回路のダイナミツクレンジを考慮に入
れながら具体的数値を求めると次のような値が得
られる。 Therefore, from equations (10), (10′), (11), and (11′), is obtained, which allows m, h, G 1 , G 2 ,
By determining G 3 , G 4 , G 6 , G 7 , G 9 , etc., a lossless floating inductance can be formed. That is, if the value of C is determined, the value of mG 2 is determined from equation (11'), so the number of constants to be determined is the above nine, and since there are four conditional expressions in equation (12), there are nine constants. Five of the constants can be arbitrarily determined.
As an example, if we calculate a specific value while taking the circuit's dynamic range into consideration, we will obtain the following value.
m=1、G1=G2=G4=G/2
G3=3G/2G6=G7=G h=7/10G9=5G
従つて、このようなフローテイングインダクタ
ンス回路によれば各コンダクタンスおよび定数h
を上述の数値に設定することにより無損失のフロ
ーテイングインダクタンスを得ることができる。
またこのとき回路は2個の演算増巾器と1個のコ
ンデンサのみの最少の部品点数にできるのでその
分消費電力の低減を図ることができるとともに安
価にすることもできる。また、実験によるとこの
回路のダイナミツクレンジは他の回路のそれに比
べると約1.5倍大きいという結果も得られてい
る。m=1, G 1 = G 2 = G 4 = G/2 G 3 = 3 G/2 G 6 = G 7 = G h = 7/10 G 9 = 5 G Therefore, according to such a floating inductance circuit, each conductance and constant h
A lossless floating inductance can be obtained by setting .
Further, in this case, the circuit can be reduced to the minimum number of parts, consisting of only two operational amplifiers and one capacitor, so that the power consumption can be reduced accordingly, and the cost can also be reduced. Additionally, experiments have shown that the dynamic range of this circuit is approximately 1.5 times larger than that of other circuits.
以上述べたようにこの発明によれば演算増巾器
とコンデンサの数を最少にして消費電力の低減と
低廉化を図ることができ、しかも無損失のフロー
テイングインダクタンス回路を提供できる。 As described above, according to the present invention, it is possible to reduce power consumption and cost by minimizing the number of operational amplifiers and capacitors, and to provide a lossless floating inductance circuit.
第1図はこの発明の原理を説明するための説明
図、第2図はこの発明の一実施例を示す回路図で
ある。
〓〓〓〓
G1,G2,G3,G4,G6,G7,G9……コンダクタ
ンス、OP1,OP2……演算増巾器、C……コンデ
ンサ。
〓〓〓〓
FIG. 1 is an explanatory diagram for explaining the principle of the invention, and FIG. 2 is a circuit diagram showing an embodiment of the invention. 〓〓〓〓
G 1 , G 2 , G 3 , G 4 , G 6 , G 7 , G 9 ... conductance, OP 1 , OP 2 ... operational amplifier, C ... capacitor. 〓〓〓〓
Claims (1)
第1の演算増巾器の反転入力端子に接続するとと
もにコンダクタンスG4を介して同増巾器の非反
転入力端子に接続し、この第1の演算増巾器の反
転入力端子と出力端子の間にコンデンサCとコン
ダクタンスG2の直列回路を接続し、非反転入力
端子をコンダクタンスG4を介して他方の端子T2
に接続し、またこの第1の演算増巾器の出力端子
をコンダクタンスG6を介して上記一方の端子T1
に接続するとともにコンダクタンスhG7を介して
第2の演算増巾器の反転入力端子に接続し、この
第2の演算増巾器の反転入力端子をコンダクタン
スG7,G9を介して上記他方の端子T2に接続し、
非反転入力端子を上記コンデンサCとコンダクタ
ンスG2の共通接続点に接続するとともにコンダ
クタンスG3を介して上記他方の端子T2に接続
し、またこの第2の演算増巾器の出力端子を上記
コンダクタンスG7とG9の共通接続点に接続して
なり、上記各コンダクタンスG1,G2,G3,G4,
G6,G7,G9は、 G1+G4+(1+G1/G2)G6=G3/G2G6 1/2(1+G3/G2)G1G6=mG2 G3+G4+(1+hG1/G2)G9=hG3/G2G9 〔(hG3/G2−1)G9−G3〕G1/2=mG2 (但し、hおよびmは正の定数Gはコンダクタン
スの次元をもつ常数) 上記の関係を満すことを特徴とするフローテイ
ングインダクタンス回路。[Claims] 1. One terminal T1 is connected to the inverting input terminal of the first operational amplifier via conductance G1 and to the non-inverting input terminal of the first operational amplifier via conductance G4 . A series circuit of a capacitor C and a conductance G 2 is connected between the inverting input terminal and the output terminal of this first operational amplifier, and the non-inverting input terminal is connected to the other terminal T 2 through the conductance G 4 .
and connect the output terminal of this first operational amplifier to the above one terminal T 1 via conductance G 6
and the inverting input terminal of the second operational amplifier through conductance hG 7 , and the inverting input terminal of the second operational amplifier is connected to the other one through conductance G 7 and G 9 . Connect to terminal T 2 ,
The non-inverting input terminal is connected to the common connection point of the capacitor C and the conductance G2 , and is also connected to the other terminal T2 through the conductance G3 , and the output terminal of this second operational amplifier is connected to the above-mentioned terminal. It is connected to the common connection point of conductances G 7 and G 9 , and each of the above conductances G 1 , G 2 , G 3 , G 4 ,
G 6 , G 7 , G 9 are G 1 + G 4 + (1 + G 1 / G 2 ) G 6 = G 3 / G 2 G 6 1/2 (1 + G 3 / G 2 ) G 1 G 6 = mG 2 G 3 +G 4 +(1+hG 1 /G 2 )G 9 =hG 3 /G 2 G 9 [(hG 3 /G 2 −1)G 9 −G 3 ]G 1 /2=mG 2 (however, h and m is a positive constant G is a constant having the dimension of conductance) A floating inductance circuit characterized by satisfying the above relationship.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11801977A JPS5451441A (en) | 1977-09-30 | 1977-09-30 | Floating inductance circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11801977A JPS5451441A (en) | 1977-09-30 | 1977-09-30 | Floating inductance circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5451441A JPS5451441A (en) | 1979-04-23 |
JPS628967B2 true JPS628967B2 (en) | 1987-02-25 |
Family
ID=14726041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11801977A Granted JPS5451441A (en) | 1977-09-30 | 1977-09-30 | Floating inductance circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5451441A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2552495Y2 (en) * | 1990-05-24 | 1997-10-29 | 株式会社リコー | Insulation type wire connector |
-
1977
- 1977-09-30 JP JP11801977A patent/JPS5451441A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5451441A (en) | 1979-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970008793B1 (en) | Filter arrangement | |
JPH0828644B2 (en) | Active phase equalizer | |
US3936777A (en) | Arrangements for simulating inductance and filter networks incorporating such improvements | |
JPS5947490B2 (en) | variable equalizer | |
JPS628967B2 (en) | ||
JPH04148388A (en) | Differentiator for time constant variable | |
JPS58139519A (en) | Band elimination filter | |
JP3411988B2 (en) | Variable voltage-current converter | |
JP2653474B2 (en) | Active filter circuit | |
US4158824A (en) | Multi-node immittance network | |
JPS61170113A (en) | Second order active phase equalizer | |
EP0049997A2 (en) | Filter circuit suitable for being fabricated into integrated circuit | |
JPH0563505A (en) | Filter circuit | |
RU2019023C1 (en) | Active rc filter | |
JP2666860B2 (en) | Negative impedance circuit | |
JPS6117369B2 (en) | ||
JPH1127095A (en) | Low-pass filter circuit | |
JPS59115610A (en) | Semiconductor filter circuit | |
JP2901248B2 (en) | Variable reactance circuit | |
JP2736081B2 (en) | Active filter circuit | |
JPS6367912A (en) | Active filter | |
JPS623936Y2 (en) | ||
JPH0614506Y2 (en) | Active filter circuit | |
JPS6022529B2 (en) | negative feedback amplifier | |
JPS623937Y2 (en) |