JP2666860B2 - Negative impedance circuit - Google Patents
Negative impedance circuitInfo
- Publication number
- JP2666860B2 JP2666860B2 JP63302955A JP30295588A JP2666860B2 JP 2666860 B2 JP2666860 B2 JP 2666860B2 JP 63302955 A JP63302955 A JP 63302955A JP 30295588 A JP30295588 A JP 30295588A JP 2666860 B2 JP2666860 B2 JP 2666860B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impedance
- negative
- network
- negative impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、双方向増幅器、イコライザ回路、ジャイレ
ータ回路等に用いて好適な負性インピーダンス回路に関
する。Description: TECHNICAL FIELD The present invention relates to a negative impedance circuit suitable for use in a bidirectional amplifier, an equalizer circuit, a gyrator circuit, and the like.
（従来の技術） 負性インピーダンス回路は、抵抗、容量、インダクタ
ンス等の回路素子のように、正のインピーダンスを持つ
ものとは反対の働きをする回路である。その負性インピ
ーダンス回路は、一般的には負性インピーダンス変換器
（Nagative Impedace Converter;以下NICと略記する）
によってインピーダンスを負性変換して得ている。(Prior Art) A negative impedance circuit is a circuit that functions in the opposite manner to a circuit having a positive impedance, such as a circuit element such as a resistor, a capacitor, and an inductance. The negative impedance circuit is generally a negative impedance converter (hereinafter abbreviated as NIC).
Is obtained by converting the impedance to negative.
（発明が解決しようとする課題） そのようなインピーダンスの負性変換の具体的な構成
として、第３図の如く回路の一端が接地された接地型負
性インピーダンス回路や、第４図の如くある回路素子だ
けをフローティングで負性インピーダンス化した回路
（昭和54年特許願第86652号）が従来から知られてい
る。(Problems to be Solved by the Invention) Specific configurations of such negative impedance conversion include a grounded negative impedance circuit in which one end of the circuit is grounded as shown in FIG. 3 and a grounded negative impedance circuit as shown in FIG. 2. Description of the Related Art A circuit in which only a circuit element has a negative impedance by floating (Japanese Patent Application No. 86652) has been known.
このような従来の回路では、１つの回路素子ごとに１
つのNICを接続して負性インピーダンス化するから、回
路網全体では多くのNICが必要となる場合がしばしばあ
り、また多数のNICがあるとそれらは相互に干渉し易い
し、能動素子による雑音の増加が大きい。In such a conventional circuit, one circuit element corresponds to one circuit element.
Since two NICs are connected to form a negative impedance, many NICs are often required in the entire network. Also, if there are many NICs, they easily interfere with each other and noise caused by active elements may occur. The increase is large.
（課題を解決するための手段） 本発明によれば、抵抗、容量、インダクタンス等の複
数の回路素子によって構成される接地端子を含む３つ以
上の端子をもつインピーダンス回路網と、このインピー
ダンス回路網の接地端子以外の各々の端子に一方の端子
を接続された負性インピーダンス変換器とを含み、これ
ら負性インピーダンス変換器の他方の端子に、前記イン
ピーダンス回路網のもつインピーダンス値を負性変換し
たインピーダンスを等価的に形成することを特徴とする
負性インピーダンス回路を得ることができる。(Means for Solving the Problems) According to the present invention, an impedance network having three or more terminals including a ground terminal constituted by a plurality of circuit elements such as resistance, capacitance, and inductance, and the impedance network A negative impedance converter in which one terminal is connected to each terminal other than the ground terminal, and the other terminal of these negative impedance converters has the impedance value of the impedance network negatively converted. A negative impedance circuit characterized by equivalently forming impedance can be obtained.
（作 用） 本発明は、単に一つの回路素子を負性インピーダンス
化する方式とは異なり、接地端子を含む３つ以上の端子
をもちこれら端子につながる回路素子が回路網の中で相
互に関連し合うインピーダンス回路網全体を負性インピ
ーダンス化する方式の回路を提供するものであり、個々
に負性インピーダンス化する為のNIC素子の数を減少せ
しめ、多数のNIC相互の干渉、能動素子による雑音信号
の増加を最少限にすることが可能となる。(Operation) The present invention is different from a method in which one circuit element is simply turned into a negative impedance, and has three or more terminals including a ground terminal, and circuit elements connected to these terminals are related to each other in a circuit network. This is to provide a circuit of the method of converting the entire impedance network into negative impedance, reducing the number of NIC elements for individually converting into negative impedance, interference between many NICs, and noise due to active elements. The signal increase can be minimized.
（実施例） 第１図は本発明の一実施例を示す構成図である。(Embodiment) FIG. 1 is a configuration diagram showing one embodiment of the present invention.
この実施例において、100は抵抗、容量、インダクタ
ンス等の回路素子によって構成されるインピーダンス回
路網である。インピーダンス回路網100はｎ個の端子（1
5〜n5）と１個の接地端子６とを有する。そのインピー
ダンス回路100の回路定数はインピーダンス行列を用い
て、式（１）の如く表わすものとする。In this embodiment, 100 is an impedance network constituted by circuit elements such as resistors, capacitors, and inductances. The impedance network 100 has n terminals (1
5 to n5) and one ground terminal 6. The circuit constants of the impedance circuit 100 are expressed as in equation (1) using an impedance matrix.
このインピーダンス回路網のｎ個の端子（15〜n5）に
それぞれ次の特性をもつNIC（101〜10n）の一端（13〜n
3）を接続する。 The n terminals (15 to n5) of this impedance network have one ends (13 to n) of NICs (101 to 10n) having the following characteristics, respectively.
3) Connect.
このとき、NIC（101〜10n）の他端（11〜n1）には式
（１），（２）より、次の等価的な回路定数が表わされ
る。 At this time, the following equivalent circuit constants are represented at the other ends (11 to n1) of the NICs (101 to 10n) from equations (1) and (2).
即ち、第１図の端子（11〜n1）にはインピーダンス回
路網100のインピーダンスがすべて負性変換されて表わ
されることになる。 That is, all the impedances of the impedance network 100 are negatively converted and represented at the terminals (11 to n1) in FIG.
尚、負性変換する為のNIC（101〜10n）を構成する方
法には種々あるが、例として、第２図（ａ），（ｂ）に
示す差動増幅器１と抵抗2,3により構成した回路を示
す。There are various methods for configuring the NIC (101 to 10n) for negative conversion. For example, the method includes a differential amplifier 1 and resistors 2 and 3 shown in FIGS. 2 (a) and 2 (b). The circuit is shown.
第２図（ａ），（ｂ）とも端子11と13間の電圧、電流
の関係は、抵抗2,3の抵抗値が等しく、差動増幅器１の
利得が充分高いとすれば となり、式（２）の条件を満足するNICとなる。2 (a) and 2 (b), the relationship between the voltage and current between the terminals 11 and 13 is that if the resistances of the resistors 2 and 3 are equal and the gain of the differential amplifier 1 is sufficiently high. And the NIC satisfies the condition of equation (2).
第２図（ａ），（ｂ）の違いは差動増幅器１の安定条
件による差異であり、NICの両端に接続されるインピー
ダンス値の大小により、安定する方の回路を適宜に選択
利用して用いる。第１図の回路について、以下に本発明
によりNIC素子の数を最小にすることができる事例を具
体的に示す。例えば第５図の如きＴ形抵抗減衰器を考え
る。The difference between FIGS. 2 (a) and 2 (b) is due to the stability condition of the differential amplifier 1. Depending on the magnitude of the impedance value connected to both ends of the NIC, the circuit which is more stable is appropriately selected and used. Used. The case of the circuit of FIG. 1 in which the number of NIC elements can be minimized according to the present invention will be specifically described below. For example, consider a T-type resistance attenuator as shown in FIG.
第５図に於いて、抵抗器1001〜1003の抵抗値をそれぞ
れ1001:R1,1002:R2,1003:R3とすると、本インピーダン
ス回路網100の回路定数は であるから、 となる。In Figure 5, the resistance value of the resistor 1001 to 1003, respectively 1001: R 1, 1002: R 2, 1003: When R 3, circuit constants of the impedance network 100 Because Becomes
第５図の回路例について、本発明の実施例を次に示
す。即ち、まず第５図の回路を従来の方法である、個々
の回路素子を個別に負性インピーダンス化する場合を示
すと、第６図のようになる。An embodiment of the present invention is shown below with respect to the circuit example of FIG. That is, FIG. 6 shows a conventional method of converting the circuit shown in FIG. 5 into a negative impedance for each circuit element individually.
第６図の回路は抵抗器1001〜1003を、NIC素子101〜10
5よりそれぞれ個別に負性変換したものであるから、抵
抗器1001〜1003の抵抗値をそれぞれ1001:R1,1002:R2,10
03:R3とすると、これは第５図において抵抗器1001〜100
3の抵抗値をそれぞれ1001:−R1,1002:−R2,1003:−R3と
した場合と等価であり、全ての抵抗値を負性としたＴ型
負性抵抗増幅器（減衰器の逆）を構成することが可能で
ある。The circuit of FIG. 6 includes resistors 1001 to 1003 and NIC elements 101 to 10
Since the negative conversion is performed individually from 5 respectively, the resistance values of the resistors 1001 to 1003 are respectively set to 1001: R 1 , 1002: R 2 , 10
03: When R 3, which resistor in Figure 5 1001-100
3 is equivalent to 1001: −R 1 , 1002: −R 2 , 1003: −R 3 respectively, and is a T-type negative resistance amplifier (attenuator of And vice versa.
第６図の回路全体を１つの回路網と見た場合の回路定
数は となる。The circuit constant when the whole circuit of FIG. 6 is regarded as one circuit network is Becomes
しかしながら、第６図はNIC素子を５個も使用してお
り実用的では無い。However, FIG. 6 uses five NIC elements and is not practical.
本発明による実施例を第７図に示す。第７図ではNIC
素子を２個使用しているだけで第６図と等価な効果を生
ぜしめている。An embodiment according to the present invention is shown in FIG. Fig. 7 shows NIC
The effect equivalent to that of FIG. 6 is produced only by using two elements.
即ち、第７図において、インピーダンス回路網100の
回路定数を第５図と同一とした場合、（６）式より であり、また（２）式より、NIC素子の入出力端子の関
係は であるから、 となり、これは（７）式と等価である。That is, in FIG. 7, when the circuit constants of the impedance network 100 are the same as those in FIG. From equation (2), the relationship between the input and output terminals of the NIC element is Because Which is equivalent to equation (7).
以下の例により分るように、インピーダンス回路網に
含まれるインピーダンス素子の数が多ければ多い程、そ
れらのインピーダンス素子を個別に１個（接地型）又は
２個（フローティング型）のNIC素子を使用して負性変
換し、全体として負性インピーダンス回路網を構成する
よりも、本発明の実施例のように、あるインピーダンス
回路網全体の入出力端子に、その入出力端子数だけのNI
C素子を接続する事により、負性インピーダンス回路網
を構成する方が、はるかに少ないNIC素子を用いて実現
することが可能である。更に、第１図の回路について本
発明によりNICの素子の数を最小にすることができる別
の事例を具体的に示す。例えば第８図の如き４端子抵抗
回路網を考える。第８図の回路における抵抗器R1〜R4の
抵抗値をそれぞれ負性変換した第９図の負性インピーダ
ンス回路網（４端子負性抵抗回路網）を構成するには、
特願昭54−86652の従来技術だけを適用して構成しよう
とすると、第10図の如く、NIC素子の数は８個必要とな
る。これに対し、本発明を適用すれば第11図の如くNIC
の数は４個と大幅に減少し、これにより部品数の減少及
び能動素子の減少による回路の動作安定性の増大、相互
干渉の減少、発生雑音の減少等その効果は計り知れない
程のものである。As can be seen from the example below, the larger the number of impedance elements included in the impedance network, the more individually one (ground type) or two (floating type) NIC elements are used. Rather than performing negative conversion, and configuring a negative impedance network as a whole, the input / output terminals of a certain impedance network as a whole,
By connecting C elements, it is possible to construct a negative impedance network using far fewer NIC elements. Further, another example in which the number of NIC elements can be minimized by the present invention for the circuit of FIG. 1 will be specifically described. For example, consider a four-terminal resistor network as shown in FIG. To configure the negative impedance network (four-terminal negative resistance network) of FIG. 9 in which the resistance values of the resistors R1 to R4 in the circuit of FIG.
If an attempt is made to apply only the prior art of Japanese Patent Application No. 54-86652, eight NIC elements are required as shown in FIG. On the other hand, if the present invention is applied, as shown in FIG.
The number of components has been greatly reduced to four, and the effects of this are immeasurable, such as an increase in circuit operation stability due to a reduction in the number of components and active elements, a reduction in mutual interference, and a reduction in generated noise. It is.
（発明の効果） 以上に述べた如く、本発明によれば任意のインピーダ
ンス値をもった回路網全体を最小のNIC素子を使用する
ことによって負性インピーダンス化することができる。(Effects of the Invention) As described above, according to the present invention, the entire network having an arbitrary impedance value can be made into a negative impedance by using the smallest NIC element.
負性インピーダンス回路網は、単に一つの負性インピ
ーダンス素子とは異なり、例えばインピーダンスマッチ
ングの可能な双方向増幅器やイコライザ回路やジャイレ
ータ回路等幅広い応用が可能となる。The negative impedance network is different from a single negative impedance element, and can be applied to a wide range of applications such as a bidirectional amplifier, an equalizer circuit, and a gyrator circuit capable of impedance matching.
第１図は本発明の一実施例の構成図、第２図（ａ），
（ｂ）は第１図実施例で構成要素として用いられるNIC
素子の回路図、第３図は従来の接地型負性インピーダン
ス回路の構成図、第４図は従来のフローティング型負性
インピーダンス回路の構成図である。第５図〜第７図は
本発明の効果を示すた為の具体的な回路例を示す図であ
り、第５図はＴ型抵抗減衰器の例を示す回路図、第６図
は従来の負性変換方法による負性インピーダンス回路網
（Ｔ型負性抵抗増幅器）の実現例を示す回路図、第７図
は本発明による第６図と同等の効果を持つ負性インピー
ダンス回路網の実施例を示す回路図である。第８図〜第
11図は本発明の効果を示す為の具体的な回路例を示す別
の図であり、第８図は４端子抵抗回路網の例を示す回路
図、第９図は第８図の回路網を構成するそれぞれの抵抗
素子を負性抵抗で構成した４端子負性抵抗回路網の回路
図、第10図は従来の負性変換方法による負性インピーダ
ンス回路網の実現例を示す回路図、第11図は本発明によ
る第10図と同等の効果を持つ負性インピーダンス回路網
の実施例を示す回路図である。 １……差動増幅器、2,3……抵抗器、11〜15,21〜25,〜n
1〜n5……入出力端子、100……インピーダンス回路網、
101〜10n……NIC素子、1001〜1003……抵抗器、６……
回路網100の共通接地。FIG. 1 is a block diagram of one embodiment of the present invention, and FIG.
(B) NIC used as a component in the embodiment of FIG.
FIG. 3 is a configuration diagram of a conventional grounded negative impedance circuit, and FIG. 4 is a configuration diagram of a conventional floating negative impedance circuit. 5 to 7 are diagrams showing specific circuit examples for showing the effects of the present invention. FIG. 5 is a circuit diagram showing an example of a T-type resistor attenuator, and FIG. 6 is a conventional circuit diagram. FIG. 7 is a circuit diagram showing an example of realizing a negative impedance network (T-type negative resistance amplifier) by a negative conversion method. FIG. 7 is an embodiment of a negative impedance network having the same effect as FIG. 6 according to the present invention. FIG. FIG. 8 to FIG.
FIG. 11 is another diagram showing a specific example of a circuit for showing the effect of the present invention. FIG. 8 is a circuit diagram showing an example of a four-terminal resistor network, and FIG. 9 is a circuit diagram of FIG. FIG. 10 is a circuit diagram of a four-terminal negative resistance network in which each of the resistance elements constituting the negative resistance is formed, and FIG. 10 is a circuit diagram showing an example of realizing a negative impedance network by a conventional negative conversion method. FIG. 11 is a circuit diagram showing an embodiment of a negative impedance network having the same effect as in FIG. 10 according to the present invention. 1 …… Differential amplifier, 2,3 …… Resistor, 11 ～ 15,21 ～ 25, ～ n
1 to n5: input / output terminals, 100: impedance network,
101 to 10n NIC element, 1001 to 1003 Resistor, 6
Common ground for network 100.
Claims (1)
路素子によって構成される接地端子を含む３つ以上の端
子をもつインピーダンス回路網と、このインピーダンス
回路網の接地端子以外の各々の端子に一方の端子を接続
された負性インピーダンス変換器とを含み、これら負性
インピーダンス変換器の他方の端子に、前記インピーダ
ンス回路網のもつインピーダンス値を負性変換したイン
ピーダンスを等価的に形成することを特徴とする負性イ
ンピーダンス回路。An impedance network having three or more terminals including a ground terminal constituted by a plurality of circuit elements such as resistors, capacitors, and inductances, and one terminal for each terminal other than the ground terminal of the impedance network. And a negative impedance converter connected to a terminal of the negative impedance converter, and the other terminal of the negative impedance converter is equivalently formed with an impedance obtained by negatively converting the impedance value of the impedance network. And a negative impedance circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63302955A JP2666860B2 (en) | 1988-11-30 | 1988-11-30 | Negative impedance circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63302955A JP2666860B2 (en) | 1988-11-30 | 1988-11-30 | Negative impedance circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02149121A JPH02149121A (en) | 1990-06-07 |
| JP2666860B2 true JP2666860B2 (en) | 1997-10-22 |
Family
ID=17915162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63302955A Expired - Lifetime JP2666860B2 (en) | 1988-11-30 | 1988-11-30 | Negative impedance circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666860B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007122605A (en) * | 2005-10-31 | 2007-05-17 | Fujitsu Ltd | Impedance circuit and power supply device |
| JP4665024B2 (en) | 2008-12-10 | 2011-04-06 | 株式会社東芝 | Stamper evaluation method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5610730A (en) * | 1979-07-09 | 1981-02-03 | Nec Corp | Negative impedance circuit |
-
1988
- 1988-11-30 JP JP63302955A patent/JP2666860B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02149121A (en) | 1990-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2964149B2 (en) | Filter circuit | |
| JPS6236404B2 (en) | ||
| JP2906832B2 (en) | Fully differential analog circuit | |
| US4147997A (en) | Active filters utilizing networks of resistors and negative impedance converters | |
| Antoniou | Bandpass transformation and realization using frequency-dependent negative-resistance elements | |
| US4122417A (en) | Variable equalizer | |
| JP2520055B2 (en) | Polarized Leapfrog Filter | |
| JP2666860B2 (en) | Negative impedance circuit | |
| Srivastava | New synthetic grounded FDNR with electronic controllability employing cascaded VDCCs and grounded passive elements | |
| US4782305A (en) | Differential input-single output two pole filter implemented by a single amplifier | |
| CA1149478A (en) | Bandstop filters | |
| JP2520056B2 (en) | Polarized Leapfrog Filter | |
| JP2539301B2 (en) | Polarized Leapfrog Filter | |
| US4158824A (en) | Multi-node immittance network | |
| JPS6218089B2 (en) | ||
| US3996539A (en) | Single amplifier network for simulating a super-inductor circuit | |
| JPS6117369B2 (en) | ||
| RU2019023C1 (en) | Active rc filter | |
| JPS6024011Y2 (en) | variable equalizer | |
| JPS59183521A (en) | Active rc filter | |
| JPH0246107Y2 (en) | ||
| JPH0257730B2 (en) | ||
| JPH0370414U (en) | ||
| JPH0619216Y2 (en) | Active filter circuit | |
| JPH0254687B2 (en) |