JPS6277660A - Arithmetic device - Google Patents

Arithmetic device

Info

Publication number
JPS6277660A
JPS6277660A JP21725685A JP21725685A JPS6277660A JP S6277660 A JPS6277660 A JP S6277660A JP 21725685 A JP21725685 A JP 21725685A JP 21725685 A JP21725685 A JP 21725685A JP S6277660 A JPS6277660 A JP S6277660A
Authority
JP
Japan
Prior art keywords
user
data
rom
ram
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21725685A
Other languages
Japanese (ja)
Inventor
Katsuhisa Tsuda
津田 勝久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP21725685A priority Critical patent/JPS6277660A/en
Publication of JPS6277660A publication Critical patent/JPS6277660A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To easily replace a user ROM by storing the user ROM previously with discrimination data for discriminating the user ROM. CONSTITUTION:The user ROM 4 is stored with the discrimination data DS for discriminating the user ROM 4 previously and a RAM 33 is provided with a specific address 35 in which the discrimination data DS read out of the user ROM 4 is stored. Further, a microcomputer 3 is provided internally with a comparing means 36 which reads the discrimination data DS stored in the specific address 35 of the RAM 33 and the discrimination data stored in the user ROM 4 and compares both data with each other, a storage means 37 which stores arithmetic and control specification data and user ROM discrimination data from the user ROM 4 in the RAM 33 when the comparing means 36 judges the dissidence between both data, and an arithmetic control means 38 which performs arithmetic and control by using the data stored in the RAM 33 when coincidence is decided by the comparing means 36.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、マイクロコンピュータと、各種演算式、演算
パラメータや演算データを格納した着脱自在のリードオ
ンリメモリ(以下ROMと略す)とを有した演算装置に
関するものである。
[Detailed Description of the Invention] (Industrial Application Field) The present invention has a microcomputer and a removable read-only memory (hereinafter abbreviated as ROM) that stores various calculation formulas, calculation parameters, and calculation data. It relates to arithmetic devices.

(従来の技術) 第3図は、着脱自在のROMを備えた従来の演算装置の
一例を示す構成ブロック図である。ここではアナログ信
号を入力しこれをA/D変換してマイクロコンピュータ
が、例えば比例、積分、微分演算のような所定の演′J
Eを行なう調節計を例示する。図中、1に後数のアナロ
グ信号e1.@2・・・を選択するマルチプレクサ、2
はマルチプレクサ1で選択された信号を一方の入力とす
る比較器、3は比較器2からの信号を入力するマイクロ
コンピュータで、互いにデータバスDBによって接続さ
れる演算制御部(CPU)31、各種プログラム等を格
納したROM32及びバッチIJ B Aによってバッ
クアップされたランダムアクセスメモリ(RAM)33
を有している。4にデータバスDBに対して着脱自在の
ROM (以下これをユーザズROMという)で、ここ
には演算、制御機能の結合構成指定データや各種パラメ
ータが格納されている。5にマイクロコンピュータ3か
ら出力されるティジタル信号をアナログ信号に変換する
D/A変換器で、ここでD/A変換されたアナログ信号
e。げ、サンプル・ホールド回路7によって保持され、
演算結果として出力端子6から出力される。なお% D
/A変換器5の出力に比較器2の他方の入力端に印加さ
れ、比較器2.マイクロコンピュータ3及びD/A変換
器5でループを構成しているが、これは、入力アナログ
信号e、、e2・・・をテイシタル信号に変換するため
のものである。
(Prior Art) FIG. 3 is a configuration block diagram showing an example of a conventional arithmetic device equipped with a removable ROM. Here, an analog signal is input, A/D converted, and a microcomputer performs predetermined operations such as proportional, integral, and differential operations.
A controller that performs E is illustrated. In the figure, the analog signal e1. @2 Multiplexer that selects..., 2
3 is a comparator that receives the signal selected by multiplexer 1 as one input; 3 is a microcomputer that receives the signal from comparator 2; and 3 is a microcomputer that receives the signal from comparator 2. The CPU 31 and various programs are connected to each other by a data bus DB. Random access memory (RAM) 33 backed up by ROM 32 and batch IJBA
have. 4 is a ROM (hereinafter referred to as a user's ROM) which is removably attachable to the data bus DB, and stores data specifying the combination configuration of calculation and control functions and various parameters. 5 is a D/A converter that converts the digital signal output from the microcomputer 3 into an analog signal, and the analog signal e is D/A converted here. held by the sample and hold circuit 7,
The calculation result is output from the output terminal 6. Note that %D
/A converter 5 is applied to the other input terminal of comparator 2, and comparator 2. The microcomputer 3 and the D/A converter 5 constitute a loop, which is for converting input analog signals e, e2, . . . into digital signals.

バッテリBAによってバックアップされ7’CRAM3
3には、演算、制御機能の結合構成指定データや各種パ
ラメータが格納されており、例えば停電復帰後に、CP
U31がこのRAM33の特定番地に曹込んだ揮発チェ
ック用データが正しいかどうか判断し、正しくない場合
、ユーザズROM 4の内容をRAM33側にコピーす
るようにしている。
Backed up by battery BA 7'CRAM3
3 stores combination configuration designation data and various parameters for calculation and control functions.
It is determined whether the volatilization check data that U31 has stored in the specific address of RAM 33 is correct, and if it is incorrect, the contents of the user's ROM 4 are copied to the RAM 33 side.

(発明が解決しようとする問題点) このような構成の従来装置においては、CPU31に、
通常にRAM33から読み出されたデータを用いて各種
演算や制御を行なうようにしている。
(Problems to be Solved by the Invention) In the conventional device with such a configuration, the CPU 31 has
The data read out from the RAM 33 is normally used to perform various calculations and controls.

このために、ユーザズROM 4を交換し、別の演算や
制御を行なおうとする場合、RA M 33の揮発チェ
ック用データを、例えばバッテリBAを短絡するとか、
バッチ+) B Aを取シ外し、長時間停電させるカど
して揮発させる必要があp1ユーザズioMの交換に時
間がかかるという問題点があった。
For this reason, if you want to replace the user's ROM 4 and perform other calculations or control, you can change the volatilization check data in the RAM 33 by, for example, shorting out the battery BA.
There was a problem in that it took a long time to replace the p1 user's ioM, as it required removing the B A and causing a long power outage to volatilize it.

本発明は、このような問題点に鑑みてなされたもので、
その目的に、別の演算や制御を、ユーザズROMの交換
を行なうだけで容易に行なえるようにした演算装置を実
現しようとするものである。
The present invention was made in view of these problems, and
To this end, the present invention aims to realize an arithmetic device that can easily perform other arithmetic operations and controls simply by replacing the user's ROM.

(問題点を解決するための手段) 前記した問題点を解決する本発明に、マイクロコンピュ
ータと、バッテリィバックアップされたランダムアクセ
スメモリ(RAM)と、データバスに対して着脱自在の
ユーザズリードオンリメモリ(ユーザズROM)とを有
する演算装置において、前記ユーザズROMに当該ユー
ザズROMを識別するための識別データを予じめ格納し
、前記RAMにこの識別データを格納する特定場所を設
け、前記マイクロコンピュータ内に、前記RAMの特定
番地に格納されている識別データと前記ユーザスROM
から読み出した識別データとを比較する比較手段と、こ
の比較手段において不一致と判断されたとき、前記ユー
ザズROMから少なくとも識別データと演算、制御指定
データとをRAM側に格納する手段と、前記比較手段に
おいて一致と判断されたとき、前記RAMに格納されて
いるデータに従って演算、制御を行なう手段とを設けた
ことを特徴とするものである。
(Means for Solving the Problems) The present invention, which solves the above-mentioned problems, includes a microcomputer, a battery-backed random access memory (RAM), and a user read-only memory (a user's read-only memory that is detachable from the data bus). a user's ROM), in which the user's ROM stores in advance identification data for identifying the user's ROM, a specific location is provided in the RAM to store this identification data, and the microcomputer includes a , identification data stored in a specific address of the RAM and the user's ROM
a comparison means for comparing the identification data read from the user's ROM, a means for storing at least the identification data and calculation and control designation data from the user's ROM in a RAM side when the comparison means determines that they do not match; and the comparison means The present invention is characterized by further comprising means for performing calculation and control according to the data stored in the RAM when it is determined that they match.

(実施例) 第1図に、本発明に係る装置の構成ブロック図である。(Example) FIG. 1 is a block diagram of the configuration of an apparatus according to the present invention.

第6図の各部分に対応する部分には、同一符号を付して
示す。
Components corresponding to those in FIG. 6 are designated by the same reference numerals.

この装置においては、ユーザズROM d内に、予じめ
そのユーザズROM 4 (このユーザズTtOM4に
格納されたデータ)を識別する識別データDSを格納す
るとともに、RAM33に、ユーザズROM4から読み
出した識別データDSを格納する特定場所(番地)35
を設けたものである。また、づイクロコンピュータ3内
に、RAM33の特定番地35に格納されている識別デ
ータDSと、ユーザズROM 4に格納されている識別
データとをそれぞれ読み出して両データを比較する比較
手段36と、この比較手段36において一致しないと判
断(不一致)されたとき、ユーザズROM 4から、演
算、制御指定データ及びユーザズROM識別データを、
RAM33側に格納する格納手段37と、比較手段36
において、一致すると判断されたとき、RAM33に格
納されているデータを用いて演算、制御を行なう演算、
制御手段38とを設けたものである。なお、これらの各
手段36.37.38はいずれもプログラムによって実
現される。
In this device, identification data DS for identifying the user's ROM 4 (data stored in this user's TtOM4) is stored in advance in the user's ROM d, and identification data DS read out from the user's ROM 4 is stored in the RAM 33. Specific location (address) 35 to store
It has been established. Further, within the microcomputer 3, there is a comparison means 36 for reading out the identification data DS stored in the specific address 35 of the RAM 33 and the identification data stored in the user's ROM 4 and comparing both data. When the comparing means 36 determines that they do not match (mismatch), the calculation and control designation data and the user's ROM identification data are transferred from the user's ROM 4.
Storage means 37 stored on the RAM 33 side and comparison means 36
, when it is determined that there is a match, the calculation is performed using the data stored in the RAM 33;
A control means 38 is provided. Note that each of these means 36, 37, and 38 is realized by a program.

このように構成された装置の動作を次に説明する。第2
図に、マイクロコンピュータ3が行なう動作の一例を示
すフローチャートである。
The operation of the device configured in this manner will be described next. Second
The figure is a flowchart showing an example of the operation performed by the microcomputer 3.

マイクロコンピュータ3は、所定の演算に先だって、は
じめにRAM33の特定番地35に既に格納されている
識別データを読み出すとともに、ユーザズROM 4に
格納されている識別データDSを読み出す(ステップ1
)。次にステップ1において読み出した各識別データを
、比較手段36によって比較する(ステップ2)。ステ
ップ2において、不一致と判断されると、ユーザズRO
M 4から、演算、制御指定データ及びユーザズROM
識別データを、格納手段37によってRAM33に格納
する(ステップ3)。ステップ2において一致すると判
断された場合、及びステップ3を終了すると、ステップ
4に移シ、ここで、演算、制御手段38は、RAM33
に格納されているデータを用いて演算、制御を行なう(
ステップ4)。以後に、ステップ1に戻るか又はステッ
プ4を繰返す。
Prior to a predetermined calculation, the microcomputer 3 first reads out the identification data already stored in the specific address 35 of the RAM 33, and also reads out the identification data DS stored in the user's ROM 4 (step 1).
). Next, each piece of identification data read out in step 1 is compared by comparison means 36 (step 2). In step 2, if it is determined that there is a mismatch, the user's RO
From M4, calculation, control specification data and user's ROM
The identification data is stored in the RAM 33 by the storage means 37 (step 3). If it is determined that they match in step 2, and if step 3 is completed, the process moves to step 4, where the calculation and control means 38
Perform calculations and control using data stored in (
Step 4). Thereafter, return to step 1 or repeat step 4.

このような動作によって、新しいユーザズROMを交換
し、装着した場合には、マイクロコンピュータはその識
別データの不一致によって、交換されたのを知p、RA
M33側にデータを格納(コピー)する。また、長時間
の停電等の場合においても、同様にユーザズROM側か
らのデータが格納される。
Through this operation, when a new user's ROM is replaced and installed, the microcomputer will know that it has been replaced due to the mismatch in its identification data, and the RA will
Store (copy) the data on the M33 side. Furthermore, even in the case of a long power outage, data from the user's ROM side is stored in the same way.

なお、上記の実施例では、比較器2を含むループでA/
D変換を行なうものについて示したが、A/D変換器に
よってA/Dを行なうものでもよい。
Note that in the above embodiment, A/
Although a device that performs D conversion has been shown, a device that performs A/D conversion using an A/D converter may also be used.

(発明の効果〕 以上説明したように、本発明によれば、ユーザズROM
の交換即ち、演算、制御吟の各種データの変吏を、特に
RAMに格納されているデータを何んら考慮することな
く、簡単に行なうことができる。
(Effects of the Invention) As explained above, according to the present invention, the user's ROM
In other words, various types of data such as calculations and control data can be easily changed without considering the data stored in the RAM.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明装置の一例を示す構成ブロック図、第2
図は動作の一例を示すフローチャート、第3図は従来装
置の構成ブロック図である。 l・・・マルチプレクサ  2・・・比較器3・・・マ
イクロプロセッサ 4・・・ユーザズROM5・・・D
/A変換器 31・・・CPU  32・・・ROM  33・・・
RAM36・・・比較手段   37・・・格納手段3
8・・・演算、制御手段 第1図 第Z図
FIG. 1 is a configuration block diagram showing an example of the device of the present invention, and FIG.
The figure is a flowchart showing an example of the operation, and FIG. 3 is a block diagram of the configuration of the conventional device. l...Multiplexer 2...Comparator 3...Microprocessor 4...User's ROM5...D
/A converter 31...CPU 32...ROM 33...
RAM36... Comparison means 37... Storage means 3
8... Calculation and control means Figure 1 Figure Z

Claims (1)

【特許請求の範囲】 マイクロコンピュータと、バッテリィバックアップされ
たランダムアクセスメモリ(RAM)と、データバスに
対して着脱自在のユーザズリードオンリメモリ(ユーザ
ズROM)とを有する演算装置において、 前記ユーザズROMに当該ユーザズROMを識別するた
めの識別データを予じめ格納し、前記RAMにこの識別
データを格納する特定場所を設け、前記マイクロコンピ
ュータ内に、前記RAMの特定番地に格納されている識
別データと前記ユーザスROMから読み出した識別デー
タとを比較する比較手段と、この比較手段において不一
致と判断されたとき、前記ユーザズROMから少なくと
も識別データと演算、制御指定データとをRAM側に格
納する手段と、前記比較手段において一致と判断された
とき、前記RAMに格納されているデータに従って演算
、制御を行なう手段とを設けたことを特徴とする演算装
置。
[Scope of Claim] An arithmetic device comprising a microcomputer, a battery-backed random access memory (RAM), and a user's read-only memory (user's ROM) that is removably connected to a data bus, Identification data for identifying the user's ROM is stored in advance, a specific location for storing this identification data is provided in the RAM, and the identification data stored at a specific address in the RAM and the identification data are stored in the microcomputer in advance. a comparison means for comparing identification data read from the user's ROM; and means for storing at least the identification data and calculation and control designation data from the user's ROM in a RAM side when the comparing means determines that they do not match; 1. A calculation device comprising: means for performing calculations and control according to data stored in the RAM when the comparison means determines a match.
JP21725685A 1985-09-30 1985-09-30 Arithmetic device Pending JPS6277660A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21725685A JPS6277660A (en) 1985-09-30 1985-09-30 Arithmetic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21725685A JPS6277660A (en) 1985-09-30 1985-09-30 Arithmetic device

Publications (1)

Publication Number Publication Date
JPS6277660A true JPS6277660A (en) 1987-04-09

Family

ID=16701291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21725685A Pending JPS6277660A (en) 1985-09-30 1985-09-30 Arithmetic device

Country Status (1)

Country Link
JP (1) JPS6277660A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106165A (en) * 1987-10-19 1989-04-24 Canon Inc Character processor
JPH01106164A (en) * 1987-10-19 1989-04-24 Canon Inc Character processor
JPH01106166A (en) * 1987-10-19 1989-04-24 Canon Inc Character processor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106165A (en) * 1987-10-19 1989-04-24 Canon Inc Character processor
JPH01106164A (en) * 1987-10-19 1989-04-24 Canon Inc Character processor
JPH01106166A (en) * 1987-10-19 1989-04-24 Canon Inc Character processor

Similar Documents

Publication Publication Date Title
RU96123120A (en) MAINTENANCE OF THE LEADER WITH THE MANDATE INFORMATION OF THE SLAVE DEVICE
JPS6277660A (en) Arithmetic device
JPS5810203A (en) Control condition setter for digital computer
KR930006516B1 (en) Dta processing system
JPS60252952A (en) Version control system
JP2560801B2 (en) Fuzzy reasoning device
US5577257A (en) Information processing apparatus
JPS63273954A (en) Information processor
JPH052818Y2 (en)
CN113656079A (en) BIOS measuring method, electronic equipment and readable storage medium
JPH01147649A (en) Method for discriminating propriety of back-up memory
JPS62187942A (en) Debugging control processing system
JPH10248267A (en) Setting and storage apparatus for inverter constant
JPS63265346A (en) Program loading system
JPS63740A (en) Instruction control circuit
JPH04373060A (en) Batch job input number limiting system
JPH04357529A (en) Fuzzy rule development supporting device
JPS6220040A (en) File updating system
JPS6240744B2 (en)
JPS62144255A (en) Data file saving processor
JPH04177744A (en) Method for discriminating kind of memory
JPH0766032B2 (en) Test system
JPS62251832A (en) Raising system for electronic apparatus
JPS63282853A (en) Information processor
JPH04222019A (en) Storage device