JPS627586B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は情報支持材上の情報を読取るための光
電式装置に関する。 フオトダイオードで動作する身分証明書などの
チエツク装置はドイツ公開公報第2559430号から
既に公知である。挿入された書類の真偽を弁別す
る手段として、パルス的に入射する光を一定の遅
延を伴なつて反射させたり透過させたりする性質
を有する希土類化合物から成る特殊なチエツク物
質が利用される。この公知装置は上記遅延特性を
利用して書類の真偽を弁別し、チエツク物質を通
過した後ゲート回路を介して演算回路へ出力信号
が供給されるパルス発振器を採用し、ゲート回路
の開放も発振器の出力信号に応じて行われる。パ
ルスが設定されたタイミング以外のタイミングで
ゲートに達すると前記パルスは阻止され、書類を
贋物であると判定される。この公知装置の好まし
い実施例では挿入されたコード・カードが静止状
態で、即ち、静的に読取が行われる。動的読取の
場合には機械的挿入速度を正確に設定しないとチ
エツク信号の時間的設定が狂う。静的読取の場合
には案内通路内に書類を正確に位置ぎめする必要
があるから、カードの機械的変化や損傷があつて
はならない。 一定波長の光でなければ操作できず、チエツク
物質を含むゾーンが透明でなければならないか
ら、汚れを防止しなければならないのも欠点であ
る。また、公知装置ではコストが著しく高くな
り、読取作業中、操作条件を一定に維持しなけれ
ば所期の成果が得られない。しかし、これは極め
て困難なことであるから、公知装置を充分な確実
性で駆使できる用途は広くない。 不可視コード及び／はたは半透明または透明度
の低いカバーシートを含む例えばコード・カード
のような情報支持材は読取に高い光度を必要とす
る。即ち、このカードに適応させた読取装置は電
流消費が高くならざるを得ない。この種のコー
ド・カードは特に偽造が不可能なためクレジツト
カード、預金カード、身分証明カードとして加工
される。この種のコード・カードを読取るための
公知の光電コード・カード読取装置はいずれもス
タンバイ状態でも読取動作状態でも全出力を発生
させるから、連続使用時に高い入力及び高い連続
負荷が加わる。従つて、無尽蔵のエネルギー、例
えば電源装置が必要なだけでなく、読取ヘツド用
の光源として一般に使用されるフオトダイオード
LEDに対し、連続使用時に於いて最大定格電流
を供給しなければならないことになる。従つて、
公知のコード・カード読取装置はバツテリー駆動
に不向きであり、使用寿命が比較的短かい。 データのコード化ビツト・パターンを読取るた
めにはカード挿入時の読取速度及びパルス繰返し
周波数が一定でなければならないから、機械的カ
ード挿入駆動装置の装備が必要であることも公知
のカード読取装置の欠点である。 本発明の目的は機械的カード挿入駆動装置を必
要とせず、入力レベルが極めて低く且つ読取電力
が高くても使用寿命が極めて長い読取ヘツドを有
し、市販のバツテリーでも操作できる情報支持材
上の情報を読取るための光電式読取装置を提供す
ることにある。 本発明の装置は読取ヘツドを装備する読取領域
へ情報支持材が挿入される際に殆ど例外なく発生
する外部的条件によつて読取動作が殆ど影響され
ない比較的簡単な、任意に一体化でき、故障の少
ない読取装置が提供される点で有利である。機械
的挿入の必要がなく、情報支持材挿入の際に部分
的に後退運動を伴なつてもデータ情報の演算に誤
りを生ずるほど本来の読取動作が連続的に撹乱さ
れることはない。 回路が無負荷動作時にも本来の読取動作時にも
パルス操作を可能にし、パルス操作に於けるタイ
ミングに対して任意の挿入速度が予定の設定速度
でなくても、回路素子が記憶準備状態に移行で
き、多数の回路成分のループ操作が可能であるか
ら、誤読が起こらないのも重要な利点である。 無負荷動作では読取装置が準備状態にあるが最
低入力しか必要としない。なぜなら、複数の読取
ヘツドのうち１個だけが電源を供給され、しかも
短時間の低電流レベルのタイミングパルスが供給
されている間だけこの読取ヘツドが読取準備状態
となり、従つて、総入力は電源レベルに関しても
電流供給時間に関しても最少限に限定されるから
である。読取動作時に読取ヘツド全体も、場合に
よつては電源及び演算回路もパルスだけで、即
ち、極めて電流レベルの高いパルス繰返し周波数
で操作することにより、発光（フオト）ダイオー
ドを極めて高い電流で、従つて高い光度で操作す
ることができる。タイミングをとるために、所定
のパルス（タイミング・トラツク）読取ヘツド、
厳密には明暗スキツプ読取ヘツドを動作させ、そ
の出力信号を演算ミスの起因となる情報支持材の
案内を検知する基準として利用する。タイミン
グ・トラツク読取ヘツドはタイミング・トラツク
に対してこれと互いにずれた位置で作用すること
ができる。 電流消費をさらに節減するため、無負荷動作時
に演算回路の高負荷部分が遮断され、読取動作時
に読取パルスよりもはるかに短かい時間長のタイ
ミング・パルスの作用を受けるように構成されて
いる。 本発明の他の実施態様では少くとも１個の読取
ヘツドにタイミング・パルスが存在しないと自動
的に無負荷動作から読取動作への切換が行われる
ように構成されている。 このように構成すれば無負荷動作時にパルス操
作される読取ヘツドに明暗スキツプが起こると、
即ち、コード・カードが読取装置へ挿入されるや
否や外部から操作しなくても自動的に無負荷動作
から読取動作に切換えられる。 操作ミス、不正操作または偽造のコード・カー
ドまたは情報支持材に起因する読取ミスを防止ま
たは弁別するため、本発明の他の実施態様では演
算回路にタイミング・パルス列プログラムを消去
不能に記憶させ、情報支持材のタイミング・トラ
ツク上の明暗間隔とは異なる間隔で配置された少
なくとも１つの特設のタイミング読取ヘツドによ
つて読取られたタイミング・パルス列とパルス比
較する。このように構成することで作用の確実性
が高められるだけでなく、情報支持材自体に手を
加えたり、不正な情報支持材を使用することが防
止できる。 本発明の他の実施態様ではタイミング・パルス
列プログラムはコード・カードの正しい挿入動作
に対応するパルス列だけでなく、後述のようにコ
ード・カードの正しい取出動作に対応するパルス
列をも含み、さらに、演算回路の性能に適応させ
た態様、数及び時間インターバルの異なるパルス
列を含む。コード・カード読取装置をこのように
プログラムすることにより、カード読取装置がコ
ード・カードの理想的な、即ち、正しい挿入動作
及び取出動作を検知してこれに応動するだけでな
く、カード移動に応じたパルス列が記憶パルス列
と一致する限り、演算回路の上下限の範囲内で挿
入・取出動作にバラツキがあつても情報読取を誤
まることなくこれを処理することができる。この
ことは実際の場合カード読取装置内に収まるまで
カードを一気に挿入しなくても、一時的に前後動
を伴なつてもよいことを意味する。 不必要な電流消費を避けるため、ミス検出の際
にも正常に完了した読取動作の直後にも読取ヘツ
ド及び演算回路が再び無負荷動作状態に切換えら
れるように構成されている。 以上に述べたように本発明の光電式読取装置は
読取ヘツド及び電流供給・演算回路をカード挿入
スリツトを有するフレーム部分に取付けた複数の
サンドイツチ状に重ねたプリント回路板に配置
し、２枚の回路板を挿入スリツトの真上または真
下に配置してカード案内通路を形成させることに
より比較的簡単に、しかも極めて小さいスペース
に実施することができる。 以下添付図面に従つて本発明の実施例を詳述す
る。但し、第６及び７図の詳細な部分回路図では
第４図中の各ブロツクを構成する回路素子を破線
で囲み、第４図に於いて使用したのと同じ参照番
号を付してある。 第１図〜第３図を参照すると、読取装置の構造
部分は前方へ突出する下側の案内面３及び左右の
案内面４を有するカード挿入スリツト２と誤り表
示ランプ５とを具備する正面フレーム１から成
る。カード読取装置の背面部分には匡体状の保護
カバー６が設けてあり、この保護カバー内には合
計４枚のプリント配線板７，８，９及び１０が水
平面内に位置する挿入スリツト２と５゜の傾斜角
を形成するように正面フレーム１に取付けてあ
り、従つて内側に位置する２枚の配線板８及び９
によつて構成されるカード案内通路の内部へ外光
が進入することは防止される。第３図にはカード
読取装置を正面プレート１１に於ける使用位置で
示してある。 第５図に示す情報支持材（コード・カード）は
剥がれないように互いに接着した３枚のシートで
構成することができる。上下のシートは赤外線の
みを透過し、カードに必要な剛性または強度を与
える材料でそれぞれ形成するのが好ましい。これ
に対して、中間シートは透光性の長方形切抜コー
ド・マーキングを配列した透光性材料から成る固
有のコード支持シートである。コード・トラツク
２１の明暗帯がタイミング・トラツクを構成し、
列２２及び２３に属するそれぞれ16個の切抜き部
分が固有の情報ビツトを構成し、一定の組合わせ
（ビツト・パターン領域）で一定の２進デジタ
ル・ワードを表わす。第５図から明らかなよう
に、タイミング・トラツクの個々の切抜き部分１
７，１８，１９…は個々の切抜幅に相当する一定
間隔で配列されており、列２２に属するビツト切
抜き部分は２つずつ各切抜き部分１７，１８，１
９，２０の真下に配置されれるように幅と位置が
設定されており、中間位置を占めるビツト切抜き
部分タイミング・トラツクのそれぞれ２つの切抜
き部分間に位置する非透光性部分の真下に位置す
る。補助データ・トラツク２３に属するビツト切
抜き部分は列２２に属するビツト切抜き部分に対
して切抜幅の半分だけずれている。 第５図には２つの読取ヘツドＳ及びＦを示して
あるが、カード挿入方向に於ける両ヘツドの間隔
は明暗帯の間隔とは一致せず、ここでは互いに隣
合うタイミング・トラツク切抜き部分の間隔また
は切抜幅の1.5倍に相当する。従つて、読取装置
へコード・カードを挿入するのに伴なつて読取ヘ
ツドＳ及びＦに発生するパルスは、挿入が一定速
度で行われると仮定して互いに半パルス幅ずつ移
相した規則的方形パルス列を形成する。従つて、
トラツク２２，２３のデータ・ビツト情報に整合
させることにより、後述の演算回路が正しく演算
することのできる適正なカード挿入を速すぎるか
遅すぎるか、あるいは不規則なカード挿入から弁
別することができる。 第４図には演算回路、即ち、構成素子がプリン
ト配線板７，８及び９に配列されているカード読
取装置の電子回路の要部を簡略化して示した。
個々のブロツクはそれぞれ独自の機能を果す回路
部分である。 図示実施例のカード読取装置はそれぞれがフオ
トダイオード及びフオトトランジスタから成る合
計４個の読取ヘツドＦ，Ｓ，Ｄ，Ｅを有し、各ヘ
ツドの出力側は増幅器２８及びしきい値スイツチ
２７によつて制御される比較増幅器２４に接続し
ている。４個の読取ヘツドのフオトダイオード
，，，は高容量スイツチ２６と接続す
る。但し読取ヘツドＳのフオトダイオードは出
力側がしきい値スイツチ２７と接続する低容量ス
イツチ２５とも接続している。低容量スイツチ２
５及び高容量スイツチ２６はパルス選択プロセツ
サ３３の別々の制御出力に接続し、増幅器２８は
パルス選択プロセツサ３３の、低容量スイツチ２
５に接続された同じ出力に接続している。第４図
に示す演算回路は上記素子のほかに多相発振器２
９、カード弁別レジスタ３０、状態レジスタ３
１、同期回路３２、タイミング・レジスタ３４、
状態カウンタ３５、状態デコーダ３６、タイミン
グ・トラツクの特定パルス列のためのプログラ
ム・メモリ３７、データ・メモリ３８、プログラ
ム・メモリのための電流遮断器３９、適正カード
の不適正挿入または不適正カードの挿入に際して
プログラム・メモリ３７を遮断するエラー、スイ
ツチ４０、プロセツサ３３の出力と共にエラー・
スイツチ４０を制御する速度センサ４１、及び状
態デコーダ３６の作用下に一定の動作状態信号及
び誤り信号を発生するバツフア４２を含む。 多相発振器２９は時間インターバルも大きさも
異なるタイミング・パルス及び読取パルスを発生
する一方、タイミング制御にも利用されるが、パ
ルス選択プロセツサの目的は動作状態に応じて多
相発振器２９から送出されるパルスをプログラム
に従つて４個の読取ヘツドのフオトダイオード及
び演算回路のその他の回路部分へ送出することに
ある。この場合、多相発振器に作用する一方、カ
ード弁別レジスタ３０及び状態デコーダ３６によ
つて制御可能な状態レジスタ３１がプロセツサ３
３を制御する。カード弁別レジスタ３０の入力側
は無負荷タイミング・パルス読取ヘツドＳに応動
する比較増幅器２４の指令出力と接続する一方、
コード・カードがカード読取装置に挿入されてい
ることを指示するプロセツサ３３の指令出力とも
接続している。 状態レジスタ３１は“無負荷動作状態”、“カー
ド読取中”、“カード読取完了”を弁別するだけで
なく、“読取動作”と“誤動作”をも弁別する。 同じくプロセツサ３３を介して多相発振器２９
によつて設定される状態カウンタ３５はその入力
側がプログラム・メモリ３７に接続し、出力側は
状態デコーダ３６及びプログラム・メモリ３７に
接続する。タイム・トラツク・レジスタまたはタ
イミング・レジスタ３４の入力側はタイミング・
トラツク読取ヘツドＦ及びＳと連携する比較増幅
器２４の出力に接続する一方、同期化またはラス
タのためプロセツサ３３の出力にも接続し、出力
側はプログラム・メモリ３７と接続する。 同じくプロセツサ３３を介して多相発振器３９
によつて制御されるデータ・メモリ３８は特定の
読取装置と連携する個々のコード・カードに収録
されているデータを記憶し、比較や弁別の際にこ
の記憶データが利用される。個々のコード・カー
ドに２進コード化されて収録されているデータは
２つの読取ヘツドＤ及びＥによつて読取られ、比
較のためデータ・メモリ３８へ入力される。 以上述べたコード・カード読取装置の動作態様
を簡単に説明する。カード読取装置にコード・カ
ードが１枚も挿入されていない無負荷動作状態で
は読取ヘツドＳのフオトダイオードに時間が
20ms、強さが10mAの電流パルスが流れ、その時
間インターバルはカードが挿入されているかどう
かを迅速に弁別したい時には比較的短かくてもよ
いが、全体的な電流供給時間が連続使用時よりも
はるかに少ない場合には比較的長くなると言うよ
うに使用目的に応じて異なる。各パルスに対応し
て比較増幅器２４にも電流が供給される。カード
が挿入されていなければ、読取ヘツドＳのフオト
トランジスタが光パルスを供給され、このフオト
トランジスタは比較器のしきい値の２倍乃至３倍
も高いレベルの電圧信号を送出する。読取ヘツド
Ｓと連携する比較増輻器２４の出力が状態“明”
に切替わる。このパルスの立下がり側が情報“カ
ードなし”でカード弁別レジスタ３０をトリガー
する。約１―5ms後、このサイクルが反復され
る。電流供給時間が極めて短かいから平均電流消
費（入力）は極めて低い。電源と接続するコンデ
ンサがこのパルスを供給するための電流バツフア
として作用するから、電源は平均電流を供給する
だけでよい。即ち、パルス長とパルス間隔の比に
応じて150μＡ乃至1mAでよい。従つて入力レベ
ルは極めて低くてよく、このカード読取装置はバ
ツテリによる操作も可能である。 読取装置へコード・カードが挿入されると自動
的に無負荷動作から読取動作に切替わる。コー
ド・カードの挿入によりタイミング・トラツク上
にセツトされた読取ヘツドＳの光パルスが抑制さ
れるから、この読取ヘツドのフオトトランジスタ
に届かない。しかしこの無負荷または走査パルス
はプロセツサ３３を介してカード弁別レジスタに
も送出されるから、前記弁別レジスタは対応する
比較増幅器２４からの逆パルスが存在しないこと
から、カードが挿入されており、カード読取装置
全体を読取動作へ切換えねばならないことを認識
する。この切換えは例えばプロセツサ３３からカ
ード弁別レジスタ３０に送出されたパルスの立下
がりエツジが前記カード弁別レジスタ３０を状態
“読取動作”または“カード読取”に切換える。
その結果、瞬間的に20msのパルスが発生され、
これが高電力による読取を可能にする。ここで読
取ヘツドＦ，Ｓ，Ｄ，Ｅの４個のフオトダイオー
ド全部が100乃至400mAのパルスを供給され、透
光率が１％以下のカードを読取ることができる程
度のフオトダイオード光度を発生させる。フオト
トランジスタは透光部分及び非透光部分、即ち、
コード・カードのビツト切抜部分及び非透光性の
中間部分を読み、対応のパルス信号を送出し、こ
のパルス信号が比較増幅器２４によつて増幅さ
れ、タイミング・パルスならタイム・トラツク・
レジスタ３４を介してプログラム・メモリ３７
に、データ・ビツトならデータ・メモリ３８に送
出される。このパルスの立下がりエツジごとにタ
イミングレジスタ３４に於ける論理状態が変化
し、前記立下がりエツジによつてプログラム・メ
モリ３７の状態プログラムもスイツチ・オンされ
る。プログラム・メモリ３７は適正コード・カー
ドが挿入されたかどうかを判定する。約200μｓ
後、光パルスが反復され、低電流レベルのパルス
が再び低容量スイツチ２５を介して読取ヘツドＳ
に達してカードが未だ存在するかどうかを検討す
る。次いで高電流レベルのパルスが４個の読取ヘ
ツド全部に送出されてカードを読取る。電流供給
時間は読取動作の約10％であり、総入力は約
120mAとなる。カードが取出されると、装置全
体が再び無負荷動作状態となる。 プログラム・メモリ３７にはカード読取装置全
体の固有の動作プログラム及び状態プログラムが
記憶されている。前記メモリは読取られたカード
のタイミング・データを記憶し、付属の状態レジ
スタをも含む状態カウンタ３５中に記憶されてい
る装置状態データと比較する。カードの位置が明
確に変化すると、新しい状態プログラム・メモリ
によつて状態カウンタ３５またはこれに付属する
状態レジスタに書込まれる。プログラム・メモリ
３７は読取パルス周期ごとに約１乃至２μｓだけ
電流が供給される。読取時の平均電流消費は
1.5mAである。状態カウンタ３５及びこれに付属
する状態レジスタもCMOS論理回路として構成さ
れており、極めて低い電流消費で読取装置を記憶
する。CMOSと短時間ずつしか電流が供給されな
いシヨツトキーPROMとを含むハイブリツド論理
回路の点がすべて利用されている。 状態カウンタ３５及びこれに含まれる付属の状
態レジスタはその時点までのカード位置を記憶し
ているから、カード位置の変化を比較し、処理す
ることができる。PROM３７はカードの変化した
位置に関するデータを、記憶されているそれまで
の位置と比較し、カードが挿入されるのか取出さ
れるのかを確認するため90゜だけ移相させる。
PROM３７はカードの後退が許容量（４ビツトの
後退はミスを意味する）を超えたかどうか、また
は挿入がそれまでの位置を越えて行われたかどう
かをも判定する。読取ヘツドＦ及びＳに於ける論
理状態“１”から“０”にまたはその逆（明暗交
替）に変わると、データトラツク上のデータ・ビ
ツトの状態が判る。この“前進”通過（以後の挿
入）が認められると、データ・トラツクのビツト
がデータ・メモリ３８に記入される。カードが完
全に挿入されたら、“読取完了”状態となり、高
レベルのパルス列が停止される。完全に挿入さ
れ、読取が完了する前にカードを許容量以上に後
退させた場合にも停止され、“ミス”が表示され
る。“前進”通過も速度センサ４１によつて挿入
速度が充分かどうかを検討される。データ入力の
時間インターバルが0.6s以上なら、装置が低電力
レベルとなり、同様に“ミス”が表示される。高
電力状態でもミス状態でもカードが挿入されてい
るかどうかの検討が行われ、カードが取出される
や否や無負荷動作状態に移行する。 尚、この実施例では明暗交替ごとに“運動及び
運動方向”の走査が４回行われるから、１対の明
暗ごとに４つの線形基準点が限定される。即ち、
明から暗へ、暗から明へ過渡がそれぞれ基準点で
ある。 最大許容速度で挿入が行われる場合、観察可能
な明暗パターン交替に比較して走査パルス繰返し
周波数がはるかに高いなら、連続走査の必要はな
く、短かい走査パルスで充分である。運動する明
暗パターンをこのように周期的に走査することに
より、明暗状態を２つ以上の明暗キーイングとし
て限定することができる。明暗交替の走査は必然
的に先行情報の記憶を必要とする。暗信号が先行
し、これに明信号が後続すれば暗から明への通過
を意味する。 電流供給時間が僅かに10％であるから、エネル
ギー消費が小さくても、フオトダイオードの最大
負荷を著しく高く、即ち、光度を極めて高く、使
用寿命をも長く（10年）することができる。 以下の説明に於いて、情報支持材上の任意のコ
ード、トラツクを読取る際の作用経過及び回路関
係を詳述し、他の実施態様によつて以上の説明を
補足する。 以下の説明では本発明の回路を構成する個々の
構成素子及びその作用を理解し易いように第６図
及び第７図を参照し、作用経過を明らかにする。 カードがない時のタイミングパターン 無負荷動作時にはタイミング・パルスで動作す
るが短かい読取動作時には全読取電力消費量で操
作され、好ましくは連続操作の可能な構成の読取
ヘツドを採用する読取装置も想定することができ
る。前記読取ヘツドに関しては第７図に従つて後
述する。非使用時にも使用時にも装置全体をパル
ス操作することが好ましいことは言うまでもな
く、これには特に電流消費の大きい回路部分を短
時間パルス操作することも含まれる。 第８図及び第９図から明らかなように、回路素
子を選択的に制御及びトリガーするには、読取ヘ
ツドなどに第８図及び第９図を実施例として図示
するようにパルス・エツジのずれたパルス列Ａ，
Ｂ，Ｃ，Ｄ，Ｅを作用させる必要がある。このよ
うなパルス列を発生させるのに（出力に上記パル
ス列が形成される）任意の段数のフリツプフロツ
プを直列接続して成る多相発振器２９を利用し、
ダイオード、即ち、方向性部材を含む中間回路２
９ａ，２９ｂを補足的に組込むことにより、先行
のフリツプフロツプ段の出力パルスを次のフリツ
プフロツプ段へ送る際パルス・エツジが正である
か負であるかに応じて時間遅延を調整することが
できる。このように構成し、帰還回路網を形成す
れば、帰還回路２９ｃ及び２９ｄを介してパルス
列の種々の配分パターン領域が得られる。（第１
フリツプフロツプ２９ｅに現われる）パルス列Ａ
の正エツジが正電圧を通す回路２９ａのダイオー
ドを介して比較的迅速に次段のフリツプフロツプ
２９ｆをトリガーするのに対し、パルス列Ａの負
エツジはこれよりもはるかに遅れてフリツプフロ
ツプ２９ｆの出力パルス列Ｂをフライバツクさせ
る。パルス列Ｃの形成についても同様であり、こ
の発振器の正しい振動性向を得るのに必要な回路
はライン２９ｄを介して閉成される。情報支持材
と連動する走査ヘツドの少なくとも１つを適当に
操作することにより、読取ヘツドの範囲に読取る
べき情報支持材が存在しないことが判明すると初
めて第８図に図示するようなパルス動向が現われ
る。この動向を以下に説明する。 カードがない場合のタイミングパターン パルス列Ａをパルス列Ｂと組合わせることによ
り、出力側にインバータ５１が接続しているゲー
ト回路５０に第６図の左上に示すように短かい
（負の）タイミングパルスが発生し（ライン５
４）、トランジスタ５５を介して、選択された発
光ダイオード、即ち、実施例ではLEDを活性
化させる。この場合、Ｂインパルス列はインバー
タ５２及びゲート回路５３を介してゲート５０に
達する。その結果、LED及びこれと連携する
受光素子ａとの間の領域に情報支持材が挿入さ
れているかどうかが検知される。情報支持材が挿
入されておれば、送出される光パルスが吸収さ
れ、出力側に接続された比較回路５６がこれに応
動していわゆるカード信号Ｃを発し（ライン５
７）、メモリまたはフリツプフロツプ５８のＤ入
力（第７図右下）に供給される。（同じくライン
５７）。このＤフリツプフロツプ５８はタイミン
グ・パルスとしてインバータ５２からパルス列
を供給されるから、情報支持材が挿入されておれ
ば、このフリツプフロツプ５８のＱ出力は状態１
を、情報支持材が存在しなければ状態０を取る。
尚、ここに採用した論理状態はあくまでも例に過
ぎず、同様な作用態様を他の論理状態によつて達
成できることは当業者の容易に理解するところで
ある。 第８図から明らかなように、反転されたパルス
列Ｂにであるパルス列Ｔと対応する走査パルス
のほぼ中央部に於いて情報支持材が存在するかど
うかのチエツクが行われる。このチエツクの結果
が否定的なら、発振器２９の最終段フリツプフロ
ツプ２９ｇの出力側に接続されたゲート回路６０
がライン５９を介して抑制されるから、前記ゲー
ト回路は抑制されたままであり、パルス列Ｅは以
後０状態である。“情報支持材存在”チエツクの
結果が肯定的になるまで第８図のようにこの経過
が周期的に繰返えされる。 情報支持材がある場合のタイミング信号 情報支持材が存在すると、ゲート回路６０の出
力に第９図のパルス列Ｅに対応する短かい休止パ
ルス６１が現われる。詳しくはパルス列Ｄの対応
パルスの持続時間と同じ時間だけ持続する。この
残留パルス及び情報支持材が存在する場合これに
続くパルスＥが高速帰還ライン２９ｃを介して殆
ど即座にパルスＡをフライバツクさせ、抵抗６２
及びコンデンサ６３から成る一体部材を介して帰
還が行われた場合の第８図パルスＡの長い持続時
間と比較する。さらに、フリツプフロツプ５８の
Ｑ出力の切換性向に基づき、ライン６４，６５を
介してゲート回路６６が切換えられて動作パルス
を発し、これが出力側にインバータ６９が接続
されているゲート回路６７，６８を開成すること
により、パルス列Ａ及びから構成され、増幅さ
れて得られる強力な制御パルスLEDを形成する
（ライン７０）。この制御パルスLEDは第６図に
示すように同じくライン７０で接続回路７４を含
む増幅回路７１，７３を介して読取ヘツドの残部
を構成する発光ダイオード，及びを操作す
る一方、増幅器７２が投入されればこれを介して
発光ダイオードをも操作し、二重の役割を果
す。 上記帰還に基づくパルスＡの短縮により、読取
パルスLEDの短縮も行われ、その連携パルス列
を第９図にで示した。 読取動作が完了するごとに、先ずはタイミン
グ・パルスによるダイオードの制御を含めて全
プロセスが反復され、情報支持材の存在が検知さ
れると初めてすべてのダイオード乃至に対す
る読取パルスが発生する。第９図ではダイオード
に供給される制御パルス列に参照符号′を付
してある。パルス列′は第５図のタイミング・
パルスと遅れて現われるパルス列に対応の読
取パルスLEDとから合成される。 即ち、情報支持材が検知されて初めて強力な読
取パルスLEDが形成され、これと同時に高周波
数に切換えられる。 読出しサイクルにおける回路動作 本発明の回路には電流消費の大きい素子または
回路部分が含まれるから、情報支持体の存在が検
知されると同時にパルスLEDが与えられて初め
てこれらの素子または回路部分が動作するように
構成するのが有意義である。図示の実施例では双
極構成のため電流消費が大きいプログラム・メモ
リ３７（第７図）だけに電流が供給される。第９
図のパルス説明図から明らかなように、パルス列
の形で現われる読取パルスはパルス列Ａ及びＣ
のパルスから成り、情報支持材の存在を指示する
信号が情報支持体フリツプフロツプ５８の他の入
力に供給されると初めてプログラム・メモリのた
めの図示の短かい読取パルスが送出するアンド・
ゲート７９に接続しているアンド・ゲート７８へ
ライン７６，７７を介して供給され、ここで
PROMとして構成されたプログラム・メモリ３７
が増幅回路８０を介して動作する。他の回路素子
または回路部分をもこのように制御することが可
能であり、電流消費の大きい素子が存在しなけれ
ば前記増幅回路８０を省略してもよいことは云う
までもない。 タイミング情報の読取 特に動的なパルス読取に好適な第５図の実施例
ではタイミング・トラツク２１が特設してあり、
これに単数または複数のデータ情報トラツク２
２，２３…を連携させてある。タイミング・トラ
ツク及びデータ情報トラツクの本数は任意である
が、タイミング・トラツクに関してはデータ情報
トラツクの読取るべきビツト・パターン内の個々
のビツトを読取装置が取出して記憶できるように
タイミング・トラツクに演算可能な多くの変化が
起こりさえすればよい。図示の実施例ではタイミ
ング・トラツクは１本だけであるが、第６図に於
いて符号Ｆ及びＳで示した２個の読取ヘツドをこ
のトラツクと連携させる。符号Ｄ及びＥで示す他
の２個の読取ヘツドがデータ・トラツクを読取
る。タイミング・トラツクの主な目的は下記の２
つである。 (1) 挿入中にビツト・パターンに新しい状態が現
われたことが検知されるとデータ・トラツクの
読取を行う。 (2) ビツト・パターンに新しい状態が現われない
場合、即ち、タイミング・トラツク、これと連
携する読取ヘツドＳ，Ｆ及び場合によつては中
間メモリによつて構成される“タイミングパル
ス発生器”の初期位置が変化しないか、または
カードの後退運動が検知されたら読取動作を阻
止する。データ・トラツク上の所定のビツトに
対応して一定のタイミング・トラツク・パター
ンが現われ、これが上記プログラム・メモリ３
７へ送出されて初めてプログラム・メモリがこ
れと対応するデータ・トラツク上のビツトの読
取を可能にする。 図示の実施例では簡略化のためタイミング・ト
ラツク・パターンを交互に交替する明暗帯で構成
したから、明暗帯間隔とは異なる相互間隔で配置
された２つのタイミング・トラツク読取ヘツドＦ
及びＳとの連携で４通りの値で表わされるタイミ
ング手段周期が与えられる。即ち、４番目の同じ
値が再び現われて装置がキブアツプし、ミス表示
状態に切替わるまでの３つの“タイミング・トラ
ツク値”だけ読取動作中に情報支持材が後退して
も差支えない。 タイミング・トラツク読取ヘツドＦ及びＳとタ
イミング・トラツク２１とを相対移動させると
（第５図には読取ヘツドの２つの想定位置を図示
してある）、明→暗及び暗→明変化の境界を基準
にすれば、タイミング手段の“周期”を決定する
次のような４通りの状態が得られる。

【表】 このようなタイミング手段周期のそれぞれに対
応してデータ・トラツク読取ヘツドＤ及びＥがト
ラツク２２及び２３のビツト・パターンを構成す
る明暗いずれかの帯の真上に位置することも第５
図から明らかである。第５図では理解し易いよう
に帯をすべて明で図示してあるが、実際のビツ
ト・パターンが任意の配分を具え得ることは云う
までもない。 パルス列Ｃ（第９図）から共通タイミングが形
成され（第７図ライン８５）、この共通タイミン
グは、出力側に比較増幅器８９，５７が接続され
タイミング・トラツク読取ヘツドＦ，Ｓの出力信
号を受入れる２つの受入フリツプフロツプ８７，
８８のタイミング入力へライン８６を介して送出
される。次いで受入フリツプフロツプ８７，８８
のＱ出力にタイミング・トラツク信号が現われ、
この信号は、ライン９０，９１を介してプログラ
ム・メモリ３７の入力１及び２に送出される。 タイミング・トラツク情報の読取評価 読取られたタイミング・トラツク情報の演算に
は主として前記タイミング・メモリ３７及びこれ
と連携する状態カウンタ３５が関与する。スクリ
ーニングされた同期動作を得るため、ゲート７８
の出力に於けるパルス列Ａ及びＣから成るパル
ス列が共通のカウントアツプ・パルス列として利
用され、このパルス列はライン９２，９３及び９
２，９４を介して後述のような目的を持つ双安定
フリツプフロツプ回路９５，９６のタイミング入
力に達すると共にライン９２の延長部を介して状
態カウンタ３５のタイミング入力Ｃ１に達する。
ライン９７を介して可能化または許可パルスを
EP入力に受けると状態カウンタ３５のカウント
はすぐ上のステツプへ変化する。状態カウンタ３
５のカウント容量はデータ・トラツク情報中のビ
ツト数に設定されている。即ち、この場合には16
ビツト・パターンに設定されている。状態カウン
タ３５はプログラム・メモリ３７を介してカウン
トアツプすることにより到達した状態をコード化
された形で出力Ｑ１，Ｑ２，Ｑ３，Ｑ４を介して
再びプログラム・メモリに表示すると同時にこれ
に対応するアドレスをプログラム・メモリの入力
３，４，５及び６へ送出する。このアドレスは読
取動作進行のため情報支持材がさらに挿入される
場合、次に予期されるタイミング・トラツク情報
のビツト・パターンに対応する。このタイミン
グ・トラツク情報はライン９０，９１を介してプ
ログラム・メモリ３７の入力１及び２に送出され
るから、プログラム・メモリ３７（以下PROMと
呼称する）は一致関係をチエツクした後初めてそ
の出力９，１０，１１，１２に於いてカウントア
ツプ信号、データ受入信号またはエラー信号を発
する。即ち、PROMは上掲の表に示したように予
期される読取ヘツド信号ａ，ｂ，ｃ，ｄの目標値
を仮定し、対応するアドレスの形で状態カウンタ
３５から送出されて来るこの目標値をチエツクす
る。入力１及び２にこの目標値組合わせが現われ
ないとPROM３７が待機状態となり、状態カウン
タ３５のEP入力に不能化信号を送つてカウント
アツプを阻止する。 例えばコードカードのような情報支持材が“正
しく”挿入されてタイミング手段の４つのビツ
ト・パターンから成るビツト・パターンがPROM
３７の入力１及び２に送出され、PROM３７が同
時点に状態カウンタ３５から送出されるこのビツ
ト・パターンのアドレスに基づいて一致関係をチ
エツクする場合を考察する。この場合、出力１２
にシフト信号が現われ、ライン９３を介してスク
リーニングのためのタイミング・パルスを得る同
期用フリツプフロツプ９６のＤ入力へ送出され
る。次いで、第６図ライン９７を介してデータ・
メモリまたはデータ・レジスタ９８，９９のタイ
ミング入力Ｃ_Rに送出されるシフト・パルスが同
じくライン９７に現われ、比較回路１００及び１
０１を介してレジスタ９８，９９のデータ入力Ｄ
_Rに供給される読取ヘツドＤ，Ｅのデータ信号情
報が前記レジスタ９８，９９から取出される。
PROM３７がライン９７を介して状態カウンタ３
５を１カウント・ステツプだけ上げ、その結果ア
ドレスが変化することによりそれまで送出されて
いたタイミング・トラツク情報とこの新しいアド
レスとの一致関係が失われると初めて前記シフト
または読取指令Ｓが発せられる。 情報支持材の後退／不規則動作における読取防止 既に述べたように、PROM３７のタイミング・
トラツク・コードとして４通りの異なる状態を持
つコードを採用すれば、前記状態が３度交替する
量だけ情報支持体が後退しても読取装置全体が誤
動作状態に限ることはない。タイミング・ビツ
ト・パターンの新しく予期される本来の“正常
な”状態に相当する４番目の状態まで後退すると
初めてPROM３７がいわばギブアツプし、誤動作
状態となる。入力１及び２に予期される本来のタ
イミング・ビツト・パターンが現われずに明らか
に後退運動に起因する別のパターンが現われると
PROM３７の出力１１によつてセツトされる付属
メモリまたはマーカー・フリツプフロツプ９５を
設ける。この時、PROM３７の入力７にマーカ
ー・フリツプフロツプ９５のＱ出力からライン１
０２を介してロツク信号が送出される。このロツ
ク信号が送出されている限り、PROM３７はマー
カー・フリツプフロツプ９５がセツト前に既に到
達していたタイミング・ビツト・パターン組合わ
せと一致しないタイミング・ビツト・パターンを
ことごとく阻止する。従つて、ロツク信号が送出
されている状態でさらに後退し、タイミング手段
の周期状態が４つしかないため予期される本来の
タイミング・トラツク情報が現われると、PROM
の出力９及び１０にクリア信号が現われ、ライン
１０３ａ，１０３ｂを介してゲート１０４及び１
０５に達する。ゲート１０５はライン１０６を介
して状態カウンタ３５のＬ入力を“負荷”状態に
切換える。即ち、これと同時に前記カウンタの出
力Ｑ５は“フル”状態となり、このフル信号をゲ
ート１０７及び１０６に送出する。マーカー・フ
リツプフロツプ９５のＱ及び出力はゲート１０
７及び１０６の他方の２つの入力と接続している
から、（情報支持材がこのタイミング・トラツク
組合わせに於いて許容される第３のタイミング・
トラツク・パターンを越えて後退して）マーカ
ー・フリツプフロツプ９５がセツトされたままな
らインバータ１０８を介してゲート１０６の出力
にエラー信号Ｆが供給され、マーカー・フリツプ
フロツプ９５がセツトされていなければ、読取動
作が正しく完了したことを指示する完了信号Ｅが
現われる。 後退の際にも検知できるタイミング・ビツト・
パターン組合わせを通過するまで情報支持材を再
び挿入方向へ正しく前進させればPROM３７はマ
ーカー・フリツプフロツプ９５のセツトを解き、
情報支持材の動揺や後退に妨げられることなく読
取動作が進行する。当然のことながらこの動作中
PROM３７は読取ヘツドＤ及びＥに於ける情報の
記憶だけを可能にするシフト信号Ｓを発生するこ
とはない。 過度の遅延による誤動作 本発明の装置に於いて重要な役割を果すもう１
つの作用信号、即ち、ゲート６６の出力に形成さ
れる実行信号について説明する。情報支持材の
欠陥を示す信号をフリツプフロツプ５８の出力
から、および読取動作の完了を示す信号を状態カ
ウンタ３５のＱ５出力からそれぞれ同時に両入力
へ供給されている状態では、実行信号は第８図
のパターン列に対応する低電流タイミング・パ
ルスだけを許容する。情報支持材が存在し且つ状
態カウンタ３５がゼロにセツトされているか、あ
るいは読取動作をカウントアツプすると、実行信
号が他の状態に移行する。高電流パルスLEDの
供給をリリースするこの実行信号はフリツプフロ
ツプ９６からの読取またはシフト信号Ｓと共にバ
イパス１０９を介してゲート１１０に達し、この
ゲートの出力からタイミング回路１１１に達す
る。タイミング回路１１１は例えば長時間に亘つ
て次の情報支持材が挿入されない場合のようにあ
らたに読取パルスが入力されないと一定時間後に
作動を停止する。この場合、パルス列Ｔ（第８
図）に対応する次のタイミング・パルスでフリ
ツプフロツプ１１２がセツトされてPROM３７の
入力１５に時間経過信号を供給する。従つてこれ
もエラー信号Ｆと同様に読取動作を終了させるの
に必要な出力信号である。タイミング回路１１１
は任意の形式に実施することができ、図示の実施
例ではRC素子を含む。 データトラツク情報の転送 図示の実施例では各データ・トラツクが任意で
かあるが16ビツトを含み、個々のタイミング・ト
ラツクに任意の本数のデータ・トラツクを連携さ
せ、データ・トラツク制御装置からの読取信号Ｓ
に応じて前記データ・トラツクを同時に並列に読
取ることができるから、第１レジスタの内容が８
カウント・ステツプ後移送信号Ｕによつて並列ま
たは直列に第２レジスタへ移され、第１レジスタ
がデータ・トラツク情報の第２の半分を記録する
ダブル・レジスタとして中間メモリまたはレジス
タ９８，９９を構成するのが便利である。ビツ
ト・パターンの形で記憶されたデータ・トラツク
情報のアクセス及び処理は出力ライン１１３を介
して８ビツトずつ並列に逐次アクセス方式は行わ
れるが、累計されたデータ・トラツク情報を演算
する方式など任意の方式を採用することができ
る。移送は読取動作が正常に完了したことを指示
する完了信号Ｅがゲート１０７の出力からライン
１１４に送出されると行われる。移送信号Ｕは８
カウント・ステツプを示す状態カウンタ３５の出
力Ｑ１からの信号とライン８５のタイミング信号
とをライン１１７を介して供給される第７図の左
上に示すゲート１１５，１１６によつて形成され
る。ライン１１８に現われるストローブ信号Ｓ_t
は図示しないデータ・プロセツサから供給され
る。 第２の実施例 第１０図に図示する第２実施例は少くとも２本
の、但し２進方式を採用する場合なら２本だけの
自己タイミング式コード・トラツクに基づくもの
であり、第１０図に参照符号１２０ａ，１２０ｂ
で示すこの２本のコード・トラツクはコード半ト
ラツク１２０ａ，１２０ｂのいずれか一方に於い
てビツトごとに値が交替し、両方の半トラツクで
同時にこのような交替が起こり得ないように構成
する。この実施例の基本原理は一方のコード半ト
ラツク、例えば１２０ａに論理値１を、他方のコ
ード半トラツク、例えば１２０ｂに論理値０をそ
れぞれ連携させることにより、自己タイミング方
式の利点と相まつて（挿入速度に影響されないだ
けでなく、静止も、場合によつては後退も許され
る）、各半トラツクを16ビツトで構成するとして
所与のビツト・パターンに16ビツトを配列して合
計65536通りのコードを得ると云うものである。
各半トラツク１２０ａ，１２０ｂには専用の読取
ヘツド１２１ａ，１２１ｂを連携させる。この実
施例はコード化され且つ記憶された情報が特定の
数または数字に対応し、これを第１１図及び第１
２図に関連して後述するような演算回路によつて
正しく弁別し、これに応じた指令、例えば好まし
い応用として電子ロツク装置としてこの実施例を
利用する場合なら解錠指令を発することができる
ように構成するのが好ましい。この場合、両方の
コード半体１２０ａ，１２０ｂを支持する情報支
持材をキーとして構成すれば、読取ヘツド１２１
ａ，１２１ｂを有する鍵穴がこのキーが挿入され
る鍵穴となる。 この実施例では１ビツトごとに左右いずれかの
コード半トラツク１２０ａ，１２０ｂで交替が起
こるから、読取ヘツドによつて検知される信号の
（立上がりまたは立下がり）エツジを検知するこ
とで自己タイミングが行われる。個々の“エツジ
信号”がタイミング信号であり、例えば、検知さ
れたデータ情報を記録し、場合によつては並列に
再生するシフト・レジスタをさらにシフトさせる
のに利用することができ、左のコード半トラツク
に於ける信号値交替に論理値１の状態を、右のコ
ード半トラツクに於ける信号値交替に論理値０の
状態をそれぞれ割当てるシフト・レジスタには両
方のコード半トラツクから得られるビツト・パタ
ーンが記録される。 第１０図の実施例は先頭にスタート・ビツト１
２２と、情報支持材（キー、コードカードなど）
が回転した状態で挿入されてもコード化情報が正
しい向きで読まれるようにする方向ビツト１２３
とを具備し、データ情報の末尾にはストツプ・ビ
ツト１２４をも設けてある。 どちらのコード半トラツク１２０ａ，１２０ｂ
でも明セグメントから成るスタートビツトによ
り、読取装置はコード部分に達したことを感知す
る。 方向ビツト１２３は読取るべきコードの向きを
指示する。この方向ビツトは一方のコード半トラ
ツクでは明セグメントから、他方のコード半トラ
ツクでは暗セグメントから成り、例えば論理値１
の信号値を有するコード半トラツク１２０ａに暗
セグメントを連携させればよい。 この実施例も既に第３図乃至第９図との関連で
述べたような回路系と併用することができ、タイ
ミングをも含めてコード情報をパルス操作で読取
ることも可能である。しかし、既に述べたように
弱いタイミングパルスによる無負荷動作を維持
し、読取動作時に完全連続走査動作に切換えるこ
ともでき、この実施例を以下に説明する。 第２の実施例の連続的な読取 第１１図に示すように、両方の読取ヘツド１２
１ａ，１２１ｂは２個の発光素子１２６及び２個
の受光素子１２７から成り、発光ダイオード
（LED）及びフオトトランジスタでそれぞれ構成
するのが普通である。受光素子１２７が得た２つ
の信号は１２８にて中間増幅後、エツジ検知器１
２９に達し、この検知器によつて両方のコード・
トラツクの光度交替、即ち、明から暗及びその逆
の交替が検知される。エツジ検知器が出力信号を
発し、これがライン１３０ａ，１３０ｂを介して
オア・ゲート１３１に供給され、一緒になつてタ
イミングパルス列を形成し、このパルス列でデー
タ・ビツトの演算が開始される。タイミング・パ
ルス列は遅延素子１３２を介してデータ・ビツト
のビツト・パターンを記憶するレジスタ１３４の
移送入力１３３に達する。データ・ビツトの実際
の検出はこの実施例ではRSフリツプフロツプか
ら成り、入力１３５ａ，１３５ｂの一方でトリガ
ーが行われた後、あらたに他方の入力に於いてト
リガーが行われて初めてフリツプフロツプ状態変
化が起こるように構成した中間レジスタまたはメ
モリ１３５を利用して行われる。エツジ信号によ
り同一入力で相前後してトリガーが行われても切
換えは起こらない。タイミング・パルス列はシフ
ト・レジスタ１３４を自己タイミング方式でシフ
トアツプさせ、両方のコード半トラツク１２０
ａ，１２０ｂのデータ・ビツト配分に応じて中間
レジスタ１３５（フリツプフロツプ）の出力に於
ける論理状態を交替させ、好ましくは排他的オ
ア・ゲートとして構成された別のゲート１３６を
介してシフト・レジスタのデータ入力１３７に達
する。排他的オア・ゲートは第１方向ビツト１２
３によつてセツトされる方向レジスタ１３８の制
御下に中間レジスタ１３５の出力信号値を反転さ
せる性質を持つ。この方向ビツトがどちら側のト
ラツクに現われるかによつて方向レジスタ１３８
の出力信号が変化する。この方向レジスタ１３８
も簡単なフリツプフロツプで構成することがで
き、排他的オア・ゲート１３６の制御に従つて両
方のコード半トラツク１２０ａ，１２０ｂから検
出された暗帯配分の“正しい”評価が論理値０ま
たは論理値１としてシフト・レジスタ１３４へ書
込まれることによつて前記出力信号の変化が起こ
る。 第１０図にはコード・トラツクと共に、図示の
明暗帯配分から得られるデータ・ビツトのコー
ド・パターンを示す。 方向レジスタ１３８は簡単なゲートで構成する
ことのできるスタート・レジスタ１３９が両トラ
ツク上にスタート・ビツト１２２を検知するとス
タート・レジスタ１３９によりライン１４０を介
して解除される。同様に、スタート・レジスタ１
３９は読取動作完了後、ストツプ・ビツト１２４
に到達すると読取つたデータ情報を移送し、メモ
リをリセツトし、次の読取動作に対する準備状態
となる。第１１図はこの実施例の基本原理を要約
して示すにとどめており、当業者ならば既に述べ
た詳細な回路構成に基づいて第２実施例に対応す
る回路を容易に構成できるであろう。 所与の時間内にエツジ信号の異常を検知すると
エラー信号を発するタイミング回路１４０を補足
してもよい。 特に好ましい実施例では、得られたデータ・ビ
ツトを処理し、これを演算するだけでなく、各情
報支持材（キーまたはカード）上のビツト・パタ
ーンがあらかじめ記憶されるを防止し、情報支持
材を最初の挿入でこの情報支持材に固有のビツ
ト・パターンに読取装置をセツトし、固定するこ
とも可能である。このため、第１１図の回路は好
ましくはいわゆるRAMとして構成され且つ読取
動作開始と共に解除されるライン１４２，１４３
を介してデータ情報及びタイミング信号を供給さ
れるメモリ１４１を含む。メモリ１４１はこのデ
ータ情報を取出し、これを恒久的に固定する。こ
の場合、必要に応じて特殊なリセツト回路を設け
る。シフト・レジスタ１３４及びメモリ１４１の
出力側に接続されてこれらと連携する一致回路１
４４は正しいデータ・ビツトを検知する役割だけ
を果し、ストツプ・ビツトに到達するごとにシフ
ト・レジスタ１３４の内容がメモリ１４１の内容
と比較され、一致すれば前記一致回路１４４の出
力に一致信号Ｇが形成される。 パルス動作におけるデータ読取 第１０図及び第１１図の実施例では種々の理由
から読取動作時に於いても読取ヘツドをパルス制
御できることが要求される。特に、使用寿命を長
くし、平均電流消費を節減したいと云う要望を満
たさねばならないからである。この場合、第１２
図を参照すると例えば第１実施例の多相発振器２
９と同様に構成され、パルス選択用プロセツサ３
３と共働でき、ライン１４６を介して読取ヘツド
部及び特定回路素子に適当なパルスを送出する補
助タイマー１４５を設けるだけでよい。別のライ
ン１４７がパルス操作を可能にするのに必要な中
間メモリ１４８に達している。入力に加わる信号
が交替するごとに他の状態へトリガーされる２個
のフリツプフロツプで構成できるこの中間メモリ
は両方のコード半トラツクのビツト・パターンに
対応するパルス列をその出力１４８ａ，１４８ｂ
に形成し、このパルス列はエツジ検知器１２９′
によつて評価される。その他の回路素子は第８図
の実施例とほぼ同様であるからその説明を省き、
同じ参照符号の上にバーを添えた。ライン１４
７、中間メモリ１４８及びスタート・レジスタ１
３９′を介して供給されるパルスはデータ入力に
存在する情報が変化するとこれを移送させる。
尚、第８図及び第９図に於いて情報支持材には参
照符号１５０，１５０′を付してあり、現実には
身分証明書、コードカード、キーなどの形で実施
される。 本発明の重要な利点として、個々の回路素子及
び場合によつては機能的にまとまつた回路部分の
補助手段としてマイクロ・プロセツサなどを挿入
してこれを適当にプログラムしてもよく、このよ
うに挿入されたプロセツサは本発明の範囲内に包
含される。 第８図に図示したRAMは任意のメモリとして
構成してもよい。（特定のキーにプログラムする
場合のように）最初に設定する際に第８図とは異
なり、情報を先ずシフト・レジスタだけへ移送し
てから並列にメモリ１４１へ移送するように
RAMを並列に設定してもよい。

【図面の簡単な説明】

第１図は本発明の読取装置の構造を示す正面
図、第２図は第１図の平面図、第３図は第１図の
側面図、第４図は本発明の第１実施例を示すブロ
ツク図、第５図は本発明のタイミング・トラツク
及びコード化データ・トラツクを有するコード・
カード状の情報支持材を示す説明図、第６図及び
第７図は第４図の回路図を詳細に示す部分回路
図、第８図は読取ヘツドの範囲に読取を行うべき
情報支持材が存在しない多相発振器から得られる
パルス列およびこのパルス列から構成されるパル
ス列の第１のパルスのタイミング図、第９図は情
報支持材が存在する時の第８図と同様なパルスの
タイミング図、第１０図は自動タイミングを可能
にするコード・トラツクを有する情報支持材の本
発明の第２の実施例を示す説明図、第１１図は第
１０図の情報支持材に対する演算回路の第１の実
施例を示すブロツク図、第１２図は第１１図の演
算回路と類似の、但しパルス式動作用に構成した
演算回路の第２の実施例を示すブロツク図であ
る。 （符号の説明）、１…正面フレーム、２…スリ
ツト、３，４…案内面、５…表示ランプ、７〜１
０…プリント配線板、２４…比較増幅器、２５…
低容量スイツチ、２６…高容量スイツチ、２７…
しきい値スイツチ、２８…増幅器、２９…多相発
振器、３０…カード弁別レジスタ、３１…状態レ
ジスタ、３２…同期回路、３３…パルス選択プロ
セツサ、３４…タイミングレジスタ、３５…状態
カウンタ、３６…状態デコーダ、３７…プログラ
ムメモリ（PROM）、３９…電流しや断器、４０
…エラー・スイツチ、４１…速度センサ、４２…
バツフア、１２１ａ，１２１ｂ…読取ヘツド、１
２６…発光素子、１２７…受光素子、１２９…エ
ツジ検出器、１３１…オアゲート、１３５…メモ
リ、１３４…シフトレジスタ、１３５…中間レジ
スタ、１３６…排他的オアゲート、１３８…方向
レジスタ、１３９…スタートレジスタ、１４０…
タイミング回路、１４１…メモリ、１４４…一致
回路、１４５…補助タイマ、１４８…中間メモ
リ、１５０…情報支持材。

Claims (1)

1. 【特許請求の範囲】 １ 相対的に移動する情報支持材からコード情報
   を読取るための光電式読取装置であつて、前記情
   報が光通過に対して透明、不透明（明、暗）とな
   るパターン領域で表わされ、発光器および受光器
   よりなる少なくとも１つの読取アセンブリを具備
   し、また該少なくとも１つの読取アセンブリに対
   して予め定められた縦方向通路に前記情報支持材
   を案内する手段を具備し、前記発光器からの光が
   前記パターン領域の透明領域を介して前記受光器
   の少なくとも１つに受光されるようにし、さら
   に、前記情報支持材上の情報を評価する電子式情
   報処理手段を具備した光電式読取装置において、 前記情報支持材が複数の縦方向に延在するパタ
   ーン領域トラツクを具備し、該各トラツクが前記
   少なくとも１つの読取アセンブリに連携し、前記
   トラツクが記憶情報ビツトを含む少なくとも１つ
   の情報トラツクおよび交互に隣接配列された透
   明、不透明の複数のパターン領域を含む少なくと
   も１つのタイミングトラツクを具備し、該少なく
   とも１つのタイミングトラツクの各パターン領域
   が同一の縦方向寸法を有するタイミングビツトに
   より構成され、前記少なくとも１つのタイミング
   トラツクが縦方向に分離配列された少なくとも２
   つのタイミング読取アセンブリに連携し、該各タ
   イミング読取アセンブリが前記タイミングビツト
   の隣接ビツトに対応して異なるタイミングビツト
   パターンのタイミングシーケンスを構成するタイ
   ミングビツト信号を発生し、隣接するタイミング
   トラツク読取アセンブリ間の縦方向距離は、前記
   タイミングビツトの縦方向寸法より大きく、且つ
   前記情報支持材が前記タイミングビツトの縦方向
   寸法の少なくとも２倍以上の距離を前記予め定め
   られた縦方向通路に沿つて移動するときに前記タ
   イミングトラツク読取アセンブリが前記情報支持
   材が当該読取装置に対して相対的に移動した距離
   の各等価部分に対応する少なくとも４つのタイミ
   ングビツトパターンを有するタイミングシーケン
   スを発生するように、予め選択され、各データト
   ラツクの各データビツトが前記タイミングシーケ
   ンスの特定のタイミングビツトパターンに連携
   し、 前記情報処理手段が、前記情報支持材が当該読
   取装置に対して前記予め定められた縦方向通路の
   第１の方向に移動したときに前記タイミングトラ
   ツク読取アセンブリによつて発生した第１のタイ
   ミングシーケンスに対応する第１の予め定められ
   たタイミングシーケンスプログラムを内蔵するメ
   モリを具備し、 さらに、前記情報処理手段が、情報トラツク評
   価手段、および前記タイミングトラツク読取アセ
   ンブリによつて発生したタイミングシーケンスを
   前記第１の予め定められたタイミングシーケンス
   プログラムと比較する比較手段を具備し、該比較
   手段は、前記タイミングトラツク読取アセンブリ
   によつて発生したタイミングシーケンスが前記第
   １の予め定められたタイミングシーケンスと異な
   るときに、前記情報トラツク評価手段に阻止信号
   を発生する、 ことを特徴とする情報支持材上の情報を読取るた
   めの光電式読取装置。 ２ 少なくとも次の２つの異なる動作： 前記少なくとも１つの読取アセンブリの１つの
   みに前記情報支持材の当該読取装置に対する移動
   速度に関連した間隔で短かい低電流レベルのパル
   スが供給されるスタンバイ（無負荷）動作と、 当該読取装置のすべての読取アセンブリに対し
   最大読取速度に調整され読取動作を行うための比
   較的高電流レベルのパルスが供給される読取動作
   と、 に前記少なくとも１つの読取アセンブリを動作さ
   せるようにした、 特許請求の範囲第１項に記載の光電式読取装置。 ３ さらに、少なくとも次の２つの異なる動作： 前記少なくとも１つの読取アセンブリの１つの
   みに前記情報支持材の当該読取装置に対する移動
   速度に関連した間隔で短かい低電流レベルのパル
   スが供給されるスタンバイ（無負荷）動作と、 当該読取装置のすべての読取アセンブリに対し
   最大読取速度に調整され読取動作を行うための比
   較的高電流レベルのパルスが供給される読取動作
   と、 に前記情報処理手段を動作させるようにした特許
   請求の範囲第２項に記載の光電式読取装置。 ４ 相対的に移動する情報支持材からコード情報
   を読取るための光電式読取装置であつて、前記情
   報が光通過に対して透明、不透明（明、暗）とな
   るパターン領域で表わされ、発光器および受光器
   よりなる少なくとも１つの読取アセンブリを具備
   し、また、該少なくとも１つの読取アセンブリに
   対して予め定められた縦方向通路に前記情報支持
   材を案内する手段を具備し、前記発光器からの光
   が前記パターン領域の透明領域を介して前記受光
   器の少なくとも１つに受光されるようにし、さら
   に前記情報支持材上の情報データを評価する電子
   式情報処理手段を具備した光電式読取装置におい
   て、 前記情報支持材が複数の縦方向に延在するパタ
   ーン領域トラツクを具備し、該各トラツクが前記
   少なくとも１つの読取アセンブリに連携し、前記
   トラツクが記憶情報ビツトを含む少なくとも１つ
   の情報トラツクおよび交互に隣接配列された透
   明、不透明の複数のパターン領域を含む少なくと
   も１つのタイミングトラツクを具備し、該少なく
   とも１つのタイミングトラツクの各パターン領域
   が同一の縦方向寸法を有するタイミングビツトに
   より構成され、前記少なくとも１つのタイミング
   トラツクが縦方向に分離配列された少なくとも２
   つのタイミング読取アセンブリに連携し、該各タ
   イミング読取アセンブリが前記タイミングビツト
   の隣接ビツトに対応して異なるタイミングビツト
   パターンのタイミングシーケンスを構成するタイ
   ミングビツト信号を発生し、隣接するタイミング
   トラツク読取アセンブリ間の縦方向距離は、前記
   タイミングビツトの縦方向寸法より大きく、且つ
   前記情報支持材が前記タイミングビツトの縦方向
   寸法の少なくとも２倍以上の距離を前記予め定め
   られた縦方向通路に沿つて移動するときに前記タ
   イミングトラツク読取アセンブリが前記情報支持
   材が当該読取装置に対して相対的に移動した距離
   の各等価部分に対応する少なくとも４つのタイミ
   ングビツトパターンを有するタイミングシーケン
   スを発生するように、予め選択され、各データト
   ラツクの各データビツトが前記タイミングシーケ
   ンスの特定のタイミングビツトパターンに連携
   し、 前記情報処理手段が、前記情報支持材が当該読
   取装置に対して前記予め定められた縦方向通路の
   第１の方向に移動したときに前記タイミングトラ
   ツク読取アセンブリによつて発生した第１のタイ
   ミングシーケンスに対応する第１の予め定められ
   たタイミングシーケンスプログラムを内蔵するメ
   モリを具備し、 さらに、前記情報処理手段が、情報トラツク評
   価手段、および前記タイミングトラツク読取アセ
   ンブリによつて発生したタイミングシーケンスを
   前記第１の予め定められたタイミングシーケンス
   プログラムと比較する比較手段を具備し、該比較
   手段は、前記タイミングトラツク読取アセンブリ
   によつて発生したタイミングシーケンスが前記第
   １の予め定められたタイミングシーケンスと異な
   るときに、前記情報トラツク評価手段に阻止信号
   を発生し、 さらに、当該読取装置が、好ましくは単一の読
   取ヘツドのみを低電流レベルのタイミング・パル
   スが流れるスタンバイ（無負荷）動作状態と、高
   電流レベルの読取パルスが得られるかまたは全読
   取アセンブリが連続的に制御される読取動作状態
   とを弁別するために、情報支持材弁別レジスタ３
   ０および多相発振器２９を具備し、該レジスタが
   多相発振器２９に出力パルスを送出し、該多相発
   振器が複数の異なる制御パルスを発生することに
   より、前記読取動作状態時にはスタンバイ動作時
   より高い周波数に切換えられ、これと同時に、前
   記情報支持材の存在を検出する検出パルスに続く
   高電流レベルの読取パルスを発生するようにし
   た、 ことを特徴とする情報支持材上の情報を読取るた
   めの光電式読取装置。 ５ 相対的に移動する情報支持材からコード情報
   を読取るための光電式読取装置であつて、前記情
   報が光通過に対して透明、不透明（明、暗）とな
   るパターン領域で表わされ、発光器および受光器
   よりなる少なくとも１つの読取アセンブリを具備
   し、また、該少なくとも１つの読取アセンブリに
   対して予め定められた縦方向通路に前記情報支持
   材を案内する手段を具備し、前記発光器からの光
   が前記パターン領域の透明領域を介して前記受光
   器の少なくとも１つに受光されるようにし、さら
   に、前記情報支持材上の情報を評価する電子式情
   報処理手段を具備した光電式読取装置において、 情報支持材１５０上のデータが２つの縦方向に
   延在する部分コードトラツク１２０ａ，１２０ｂ
   よりなり、各部分コードトラツクは縦横辺を有す
   る明暗領域の任意のシーケンスを有し、該２つの
   部分コードトラツクは当該読取装置により処理さ
   れるデータを含むと同時にシステムのタイミング
   トラツクを構成し、該部分コードトラツクは各情
   報ステツプに対し該部分コードトラツクにおける
   一方または他方のビツトが変化するように配列さ
   れ、該ビツトの変化は一方のトラツクのビツト変
   化に対し論理状態“１”を構成し他方のトラツク
   のビツト変化に対し論理情報“０”を構成し、こ
   れにより、一方または他方のトラツクのビツト変
   化の発生をタイミングシーケンスを構成する論理
   状態シーケンスとし、 前記コードトラツクが単一の読取アセンブリ１
   ２１ａ，１２１ｂに連携し、該読取アセンブリの
   出力信号は横方向エツジ検知器１２９に供給さ
   れ、該検知器は明変化エツジあるいは暗変化エツ
   ジの各出力信号を発生し、該出力信号はゲート回
   路１３１において結合されてシフトレジスタ１３
   ４，１３４′のシフト入力のシフトサイクルを構
   成し、 前記エツジ検知器の出力信号はさらにデータ評
   価メモリ回路１３５のスイツチング入力に供給さ
   れ、該データ評価メモリ回路の出力は前記シフト
   レジスタ１３４のデータ入力に接続され、これに
   より、前記情報ビツトパターンは前記シフトレジ
   スタのシフト入力に受信されるタイミングシーケ
   ンスに従つて該シフトレジスタ１３４，１３４′
   において受信され、 一致回路１４４が前記シフトレジスタの内容と
   予め定められた情報を保持するメモリの内容との
   一致を判別する、 ことを特徴とする情報支持材上の情報を読取るた
   めの光電式読取装置。