JPS6273839A - Logical multiplex system - Google Patents

Logical multiplex system

Info

Publication number
JPS6273839A
JPS6273839A JP60212308A JP21230885A JPS6273839A JP S6273839 A JPS6273839 A JP S6273839A JP 60212308 A JP60212308 A JP 60212308A JP 21230885 A JP21230885 A JP 21230885A JP S6273839 A JPS6273839 A JP S6273839A
Authority
JP
Japan
Prior art keywords
pad
polling
address
signal
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60212308A
Other languages
Japanese (ja)
Inventor
Masahiko Tanaka
雅彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60212308A priority Critical patent/JPS6273839A/en
Publication of JPS6273839A publication Critical patent/JPS6273839A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To allow plural secondary stations connected to one multi-drop line to a different primary station by corresponding a polling/section address recognized by the primary station to a polling/section address decided independently on the multi-drop line by a PAD. CONSTITUTION:When a CPU 9 sends a polling signal, the PAD 15 converts it into a packet signal and informs it to a PAD 17. the PAD 17 uses address information to recognize it to be a polling signal to a terminal device 13, the address part of the polling signal is converted into an address of the PAD 17 and the result is sent to a multi-drop line 8. A terminal device 11 recognized it as the polling addressed to itself depending on the value of the address part and returns a proper reply signal. When the PAD 17 receives a response signal via the multi-drop line 8, the address part is converted into the address of the terminal device 13 viewed from the CPU 9 to combine the packet, the result is sent to the PAD 15, which sends it to the CPU 9.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は非パケツト形態端末をパケット交換網へ収容す
る方式に係り、特にポーリングまたはモレクシ1/制御
手順を行なう非パケツト形態端末に好適な論理多重方式
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a system for accommodating non-packet type terminals to a packet-switched network, and in particular to a method for accommodating non-packet type terminals in a packet-switched network. Regarding the method.

〔発明の背景〕[Background of the invention]

従来、マルチドロップ回線を用いてボーソングまたはセ
レクシ璽ン制御手順を行なう非パケツト形態端末は、第
1図に示すようにパケット交換網へ接続されていた。第
1図において、1は伝送制御手順上の一次局である中央
処理装置(cpu )を、2〜4は同じく二次局である
端末を、5はパケット交換網を、6,7はパケット組立
分解機能(PAD)を、また8は端末2〜4を接続する
マルチドロップ回線を示している。
Conventionally, non-packet type terminals that use multi-drop lines to perform bowsong or selexicon control procedures have been connected to a packet-switched network as shown in FIG. In Fig. 1, 1 is a central processing unit (CPU) which is a primary station in the transmission control procedure, 2 to 4 are terminals which are also secondary stations, 5 is a packet switching network, and 6 and 7 are packet assembly units. 8 indicates a disassembly function (PAD) and a multidrop line connecting terminals 2 to 4.

第1図においてCpu 1から送られたボーソングまた
はセレクシ冒ン信号は、PAD7.パケット交換網5 
、PAD6およびマルチドロップ回線8を介して端末2
〜4に送られる。該当端末は、ポーリングまたはセレク
シ璽ン信号のアドレス部によりこれを知り、上記の逆の
経路を経てCPu1に応答信号を返す。すなわちPAD
6゜7およびパケット交換N45によりあたかも第1図
に示すA点とB点が直結されているかのようにポーリン
グ/モレ2フ1フ手順が実行される〇上述の従来技術に
よれば、PAD7.パケット交換[5、PAD6があた
かも(:pu 1とマルチドロップ回線8を結ぶ1本の
回線であるかのよって動作するため、  CI’U、1
すなわち一次局どマルチドロップ回線8が1対1に対応
して必要となり、これに対応してパケット交換網5にお
いてPAD6.7の接続用ポートが必要である。
In FIG. 1, the bow song or select signal sent from CPU 1 is PAD7. Packet switching network 5
, terminal 2 via PAD 6 and multidrop line 8.
~ Sent to 4. The corresponding terminal learns this from the address part of the polling or select signal, and returns a response signal to the CPU 1 via the reverse path as described above. That is, P.A.D.
6.7 and the packet exchange N45, the polling/mole2f1f procedure is executed as if the points A and B shown in FIG. 1 were directly connected. According to the above-mentioned prior art, PAD7. Since packet switching [5, PAD6 operates as if it were one line connecting (:pu1 and multidrop line 8, CI'U,1
That is, the multi-drop lines 8 are required in one-to-one correspondence to the primary station, and correspondingly, a connection port of PAD 6.7 is required in the packet switching network 5.

なおここでポーリングまたはセレクンツンを伴う伝送制
御手順として、・・イ・−〜データナ′ンク制御手順あ
るいはベーシック手順が含まれる。またこの分野に関連
する技術として、%開昭54−64407に記載された
技術などがある。
Note that the transmission control procedure involving polling or selection includes a data link control procedure or a basic procedure. Further, as a technology related to this field, there is a technology described in %Kokai No. 54-64407.

【発明の目的〕[Purpose of the invention]

本発明の目的は、従来−次局の数に対応して必要であっ
た二次間を接続するためのマルテドることにある。
An object of the present invention is to provide a system for connecting secondary stations, which has conventionally been necessary depending on the number of secondary stations.

〔発明の概要〕[Summary of the invention]

本発明は、上述の目的を達成するため、異な。 The present invention is different in order to achieve the above-mentioned objectives.

る−次局と通信する二次間を1つのマルチドロップ回線
に接続してA信を可能ならしめるPA、Dの論理多1方
式を提供する。本発明に従えば、1つのマルチドロップ
回線に接続された漏未は各々異なるー′?:に局と通イ
B可能となる。
A logical multiplex system of PA and D is provided that connects the secondary station communicating with the next station to one multidrop line to enable A communication. According to the present invention, each leakage connected to one multidrop line is different. : It becomes possible to communicate with station B.

本発明はPADが一次局の認識するポーリンク/モレク
シ迩ンアドレスとマルチドロップ回線上でこれとは独立
に定めたポーリング/モレクシ百ンアドレスとの対応け
けを行うことにより、1つのマルチドロップ回線に羨続
され九複数の二次間を異なる一次局と通信せしめる論理
多重方式を特徴とする。
The present invention enables PAD to connect a single multidrop line by associating the polling/molexic address recognized by the primary station with the polling/molexic address independently determined on the multidrop line. It is characterized by a logical multiplexing system that allows multiple secondary stations to communicate with different primary stations.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を第2図および第3図により説
明する。第2図は1本発明の一実施例゛と示す接読構成
図であり、9.10は一次局であるCpuを、11〜1
3Vi二次局である為末を、14はバケクト交!!4網
を、15〜17はPADを、ま。
An embodiment of the present invention will be described below with reference to FIGS. 2 and 3. FIG. 2 is a close-reading configuration diagram showing one embodiment of the present invention.
Tamesue is a 3Vi secondary station, and 14 is Bakekto! ! 4 network, 15-17 PAD, Ma.

た8はマルチドロップ回線を示す。第2図においてCP
U9は、端末11.12と、またCPUl0は端末15
とそれぞれ通信するものとする。
8 indicates a multidrop line. In Figure 2, CP
U9 is connected to terminal 11.12, and CPU10 is connected to terminal 15.
shall communicate with each other.

第6図はマルチドロップ回線8を収容するPAD17の
動作を表わすフローチャートである。
FIG. 6 is a flowchart showing the operation of the PAD 17 accommodating the multidrop line 8.

なお本実施例において、−次局である(:PU9゜CP
[NOをそれぞれ収容するPAD14 、PAD16の
動作は第1図のPAD7に同じである。また本実施例に
おいて、CPU9は端末11.12 とのみ通信を行な
m、CPU10は端末15とのみ通信を行なう。CPU
9からみた端末11.12のアドレスをそれぞれ1 、
2.  cptyioからみた端末13のアドレスを1
.またPAD17からみた端末11゜12.15のアド
レスをそれぞれ11 、12 、13とする。
In this embodiment, - the next station (:PU9゜CP
[The operations of PAD14 and PAD16, which respectively accommodate NO, are the same as PAD7 in FIG. Further, in this embodiment, the CPU 9 communicates only with the terminals 11 and 12, and the CPU 10 communicates only with the terminal 15. CPU
The addresses of terminals 11 and 12 as seen from 9 are 1, respectively.
2. The address of terminal 13 seen from cptyio is 1
.. Further, the addresses of the terminals 11, 12, and 15 as viewed from the PAD 17 are assumed to be 11, 12, and 13, respectively.

まずCPU9が端末11iCポ一リング信号を送る場合
の動作について説明する。CPU9がポーリング信号を
送出すると、PAD15ばこれをパケット信号に変換し
てFAI’17へ通知する。このパケットにより運ばれ
るポーリング信号のアドレスにはCPU9から見た端末
11のアドレス!報として1が設定されている。P A
 D 17は該当パケット?受信すると、上記アドレス
情報より端末13に対するポーリング信号であることを
知り、該当ポーリング信号のアドレス部をPAD17か
ら見たアドレスである11に変換してマルチドロップ回
線8へ送出する。端末11は該当信号を受信すると、ア
ドレス部の値により自分宛のものであることを知って適
当な応答信号を返す。
First, the operation when the CPU 9 sends the terminal 11iC polling signal will be explained. When the CPU 9 sends out a polling signal, the PAD 15 converts it into a packet signal and notifies it to the FAI'17. The address of the polling signal carried by this packet is the address of the terminal 11 as seen from the CPU 9! 1 is set as the information. P.A.
Is D 17 the relevant packet? When received, it knows from the address information that it is a polling signal for the terminal 13, converts the address part of the polling signal to 11, which is the address seen from the PAD 17, and sends it to the multidrop line 8. When the terminal 11 receives the corresponding signal, it knows from the value of the address field that it is addressed to itself, and returns an appropriate response signal.

この応答信号のアドレス部には11が設定されている。11 is set in the address part of this response signal.

マルチドロップ回線8を介してPAD17が応答信号を
受信すると、アドレスSをCPU9から見た端末15の
アドレスである1に変換してパケットを組立てPADf
5に送信する。PAD15は該当パケットを受信すると
、CPU9に送出する。
When the PAD 17 receives the response signal via the multi-drop line 8, it converts the address S to 1, which is the address of the terminal 15 seen from the CPU 9, assembles a packet, and sends the PADf
Send to 5. When the PAD 15 receives the corresponding packet, it sends it to the CPU 9.

以上CPU9から端末11ヘポ一リング信号を送り、端
末11より応答を得る過程を説明したが、セレクシ■ン
信号についても同様である。またCPU9から端末12
へ、またはCPU10から端末13ヘポ一リング信号ま
たはセレクション信号を送りこれに対す、b応答を得る
場合についても、第3図の70−テヤートに示す如くア
ドレスの変換を行うことにより通信を行なうことができ
る。
The process of sending a polling signal from the CPU 9 to the terminal 11 and receiving a response from the terminal 11 has been described above, but the same applies to the selection signal. Also, from CPU9 to terminal 12
Even when sending a polling signal or selection signal from the CPU 10 to the terminal 13 and receiving a response b in response, communication is performed by converting the address as shown in 70-Tayat in Figure 3. I can do it.

なおPAD17にPAD15 、 PAD16から同時
にパケットが到着した場合は、まず一方のパケットを処
理し5た後、すなわちポーリング信号またはセレクショ
ン信号を送出して応答を得た後残りのパケットを屓次処
理する。
Note that when packets arrive at the PAD 17 from the PADs 15 and 16 at the same time, one of the packets is processed first, that is, after a polling signal or selection signal is sent out and a response is obtained, the remaining packets are processed one after another.

〔発明の効果〕〔Effect of the invention〕

以上説明したように5本発明によれば、1つのマルチド
ロップ回線に接続された二次間の通信相手として複数の
一次局を可能とすることができ、マルチドロップ回線に
2つ以上の一次局との通信を論理多重できる。従って本
発明に従えば、二次間をPADに収容するマルチドロッ
プ回線の数を従来方式に比べで減少させるとともに、パ
ケット交換網におけるPADのボート数も減少させるこ
とができ、経済的な通信システムの構築が可能となる。
As explained above, according to the present invention, a plurality of primary stations can be used as communication partners between secondary stations connected to one multidrop line, and two or more primary stations can be connected to a multidrop line. It is possible to logically multiplex communication with Therefore, according to the present invention, it is possible to reduce the number of multi-drop lines accommodated in the PAD between secondary channels compared to the conventional system, and also to reduce the number of PAD ports in the packet switching network, resulting in an economical communication system. It becomes possible to construct

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の方式を示す構成図、第2図は本発明の一
実施例を示す構成図、第3図は第2図におけるPAD1
7の動作を示す70−チャートである。 1.9.10・・・中央処理装置(CPU)2〜4.1
1〜13・・端末 、5,7.15〜17・・・パケット組立分解機能(P
AD) 8山マルチドロップ回線 代理人弁理士 小 川 勝 男、、6 (1,・・。 第 1 図 萬3 父
Fig. 1 is a block diagram showing a conventional system, Fig. 2 is a block diagram showing an embodiment of the present invention, and Fig. 3 is a PAD1 in Fig. 2.
70-chart showing the operation of No. 7. 1.9.10...Central processing unit (CPU) 2 to 4.1
1-13...Terminal, 5,7.15-17...Packet assembly and disassembly function (P
AD) 8 multi-drop line agent patent attorney Katsuo Ogawa, 6 (1,... 1st Figure 3 Father)

Claims (1)

【特許請求の範囲】[Claims] ポーリングまたはセレクションを行なう複数の一次局と
これら一次局と通信を行なう二次局をパケット組立分解
機能により収容するパケット交換網において、異なる一
次局と通信を行なう二次局を1つの回線上にマルチドロ
ップ接続し、前記パケット組立分解機能は一次局の認識
するポーリングまたはセレクションアドレスとマルチド
ロップ回線上でこれとは独立に定めたポーリングまたは
セレクションアドレスとの対応付けを行うことにより、
1つのマルチドロップ回線に接続された複数の二次局を
異なる一次局と通信せしめることを特徴とする論理多重
方式。
In a packet switching network that uses a packet assembly and disassembly function to accommodate multiple primary stations that perform polling or selection and secondary stations that communicate with these primary stations, multiple secondary stations that communicate with different primary stations are connected to a single line. By making a drop connection, the packet assembly and disassembly function associates the polling or selection address recognized by the primary station with the polling or selection address independently determined on the multidrop line.
A logical multiplexing system characterized by allowing a plurality of secondary stations connected to one multidrop line to communicate with different primary stations.
JP60212308A 1985-09-27 1985-09-27 Logical multiplex system Pending JPS6273839A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60212308A JPS6273839A (en) 1985-09-27 1985-09-27 Logical multiplex system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60212308A JPS6273839A (en) 1985-09-27 1985-09-27 Logical multiplex system

Publications (1)

Publication Number Publication Date
JPS6273839A true JPS6273839A (en) 1987-04-04

Family

ID=16620410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60212308A Pending JPS6273839A (en) 1985-09-27 1985-09-27 Logical multiplex system

Country Status (1)

Country Link
JP (1) JPS6273839A (en)

Similar Documents

Publication Publication Date Title
US7321592B2 (en) Method of and apparatus for implementing and sending an asynchronous control mechanism packet used to control bridge devices within a network of IEEE Std 1394 serial buses
JPS6339231A (en) Selective multiple address communication equipment for local area network
US5561766A (en) Cross-connecting system for making line connections between high-speed lines and low-speed lines and between high-speed lines and capable of detecting a line-connection error
US5343466A (en) Path routing system for communication network
JPS6273839A (en) Logical multiplex system
EP0932278A1 (en) Network system
JP2656755B2 (en) ISDN terminal adapter
US7042849B2 (en) Method and device for controlling data transmission
WO2022013967A1 (en) Communication control device, communication system, and communication control method
JPS5989065A (en) Facsimile communication system
JPS63197144A (en) Information communication system
JPS62216449A (en) Routing system
JP2563936B2 (en) Loop communication system
JPS6032462A (en) Data communication system
JPH06188914A (en) Communication processing system
JPS58210739A (en) Data transmission controller
JPS63149932A (en) Multiplex transmission system
JPH0561820B2 (en)
JPS59207763A (en) Loop type full duplex communication system of data transmission line
JPS62171241A (en) Time division multiplex communication system
JPH01309442A (en) Communication system
JPH02309738A (en) Plural channel control system for communication controller
JPS63200648A (en) Packet multiplexer
WO1997008874A1 (en) Improvements relating to communication networks
JPS63233632A (en) Information transmission equipment