JPS6272209A - 直流ｆｍフエ−ズ・ロツク・ル−プを含む回路 - Google Patents
直流ｆｍフエ−ズ・ロツク・ル−プを含む回路Info
- Publication number
- JPS6272209A JPS6272209A JP61218289A JP21828986A JPS6272209A JP S6272209 A JPS6272209 A JP S6272209A JP 61218289 A JP61218289 A JP 61218289A JP 21828986 A JP21828986 A JP 21828986A JP S6272209 A JPS6272209 A JP S6272209A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- input
- phase comparator
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、特許請求の範囲第１項の前文に記載された特
徴を有する回路に関するものである。
徴を有する回路に関するものである。
（従来の技術及び問題点）
このような回路は、例えば、測定及び制御のための伝送
器において使用されている。この型式の従来の回路は、
変調周波数を下げると、フェーズ・ロック・ループがＶ
ＣＯの周波数変動をｖＣＯのドリフティングとして判断
し、その結果このような変動を打ち消そうとするような
欠点を有している。変調周波数の下限は、特別の処置が
取られなければ、約２０ ｃｐｓであることが分かって
いる。
器において使用されている。この型式の従来の回路は、
変調周波数を下げると、フェーズ・ロック・ループがＶ
ＣＯの周波数変動をｖＣＯのドリフティングとして判断
し、その結果このような変動を打ち消そうとするような
欠点を有している。変調周波数の下限は、特別の処置が
取られなければ、約２０ ｃｐｓであることが分かって
いる。
このような追加の処置は、より低い変調周波数が可能で
なければならないような場合に、市販の回路に備えられ
る。第一の解決法は、低い変調周波数の範囲内で咳ルー
プが遮断されて、ｖＣＯに対する直前の制御信号が、単
純に維持されるようにすることである。かくして、ｖＣ
Ｏは制御されずにドリフトし得るのである。第二の解決
法は、ＶＣＯの制御のための周波数弁別器を備えること
であるが、このような周波数弁別器は固有の周波数誤差
を有している。
なければならないような場合に、市販の回路に備えられ
る。第一の解決法は、低い変調周波数の範囲内で咳ルー
プが遮断されて、ｖＣＯに対する直前の制御信号が、単
純に維持されるようにすることである。かくして、ｖＣ
Ｏは制御されずにドリフトし得るのである。第二の解決
法は、ＶＣＯの制御のための周波数弁別器を備えること
であるが、このような周波数弁別器は固有の周波数誤差
を有している。
本発明の目的は、変調周波数が低い場合にも、ＶＣＯが
位相制御され、最終的に残有する周波数誤差が任意に小
さくされる、上記で示された型式の回路を提供すること
にある。
位相制御され、最終的に残有する周波数誤差が任意に小
さくされる、上記で示された型式の回路を提供すること
にある。
この課題の本発明による解決法は、特許請求の範囲第１
項の特徴部分に示されており；好適実施例は特許請求の
範囲第５項並びに第６項に示されている。
項の特徴部分に示されており；好適実施例は特許請求の
範囲第５項並びに第６項に示されている。
かくして、フェーズ・ロック・ループが変調を打ち消そ
うとし始める周波数を１かに超えｆこ変調周波数で、位
相比較器における基準周波数は、位相比較器の出力にお
ける誤差信号がゼロになるように、同方向に且つ同量ま
たはほぼ同量だけ変動を開始する。好ましくは、変調信
号は、Ａ／Ｄコンバータにより、周波数合成器の出力に
対する制御信号に変換され、該周波数合成器は（追加構
成部品により可能となり得る場合と同様に）望む限り高
い分解能を備え得る。本発明の回路は、変調信号が最終
的にかなりの直流成分を含むように、ＶＣＯが比較的高
い周波数で、しかし非対称に変調される場合にも有利に
使用され得る。
うとし始める周波数を１かに超えｆこ変調周波数で、位
相比較器における基準周波数は、位相比較器の出力にお
ける誤差信号がゼロになるように、同方向に且つ同量ま
たはほぼ同量だけ変動を開始する。好ましくは、変調信
号は、Ａ／Ｄコンバータにより、周波数合成器の出力に
対する制御信号に変換され、該周波数合成器は（追加構
成部品により可能となり得る場合と同様に）望む限り高
い分解能を備え得る。本発明の回路は、変調信号が最終
的にかなりの直流成分を含むように、ＶＣＯが比較的高
い周波数で、しかし非対称に変調される場合にも有利に
使用され得る。
本発明の実施例が、添付の図面においてブロック図とし
て図示され、以下に詳細に説明される。
て図示され、以下に詳細に説明される。
電圧制御発振器（ＶＣＯ）１は、その出力２に、第一の
制御入力３に供給される信号ｒ、。、により周波数変調
される搬送周波数Ｆを有する信号を発生させる。出力２
は、さらに、ｎ：ｌの比で出力用６！１Ｉ３１を分割す
る分周１ｌＳ４の入力に接続されている。分周器の出力
５は位相比較器６の第一の入力に接続されており、該位
相比較器６の第二の入力には水晶安定型基準周波数ｆ
ｒａｔが供給される。
制御入力３に供給される信号ｒ、。、により周波数変調
される搬送周波数Ｆを有する信号を発生させる。出力２
は、さらに、ｎ：ｌの比で出力用６！１Ｉ３１を分割す
る分周１ｌＳ４の入力に接続されている。分周器の出力
５は位相比較器６の第一の入力に接続されており、該位
相比較器６の第二の入力には水晶安定型基準周波数ｆ
ｒａｔが供給される。
位相比較器の出カフに発生する誤差信号は、フィルタ８
を介してＶＣＯＩの第二の制御入力９に進む、ｖｃｏｉ
の制御入力３及び９は、１つの同一の要素、例えばバラ
クタ・ダイオードを備え得るが、異なる特性を有する二
つの別個の要素を使用することが好ましい。
を介してＶＣＯＩの第二の制御入力９に進む、ｖｃｏｉ
の制御入力３及び９は、１つの同一の要素、例えばバラ
クタ・ダイオードを備え得るが、異なる特性を有する二
つの別個の要素を使用することが好ましい。
以上述べた回路は、従来技術において公知のものである
。
。
本発明によれば、信号ｆ。。４は、さらにロー・パスＩ
Ｏの入力にも加えられる。該ロー・パスの時定数は、フ
ィルタ８が実質的にこのロー・パスよりも「遅く」なる
ように、フィルタ８の時定数に合わせられている。例え
ば、このフィルタがＩＨｚの通過帯域を有する一方で、
ロー・パス１０は例えば５００ ｔｌｚにその上限を有
する。ロー・パス１０の出力は、アナログ／デジタル・
コンバータ１１の入力に接続されており、該コンバータ
はその入力振幅に応じて二進化出力信号を発生させ、こ
の二進化出力信号はバス１２を介して並列に周波数発生
器１３の制ｉ１１入力に伝送される。この周波数発生器
は、好ましくは周波数合成器であり、この周波数合成器
は、スイッチングされたときに位相跳躍を示さずに、直
ちに位相比較器６の各入力に水晶安定型基準周波数を供
給する。これは、破１１４により示されている。
Ｏの入力にも加えられる。該ロー・パスの時定数は、フ
ィルタ８が実質的にこのロー・パスよりも「遅く」なる
ように、フィルタ８の時定数に合わせられている。例え
ば、このフィルタがＩＨｚの通過帯域を有する一方で、
ロー・パス１０は例えば５００ ｔｌｚにその上限を有
する。ロー・パス１０の出力は、アナログ／デジタル・
コンバータ１１の入力に接続されており、該コンバータ
はその入力振幅に応じて二進化出力信号を発生させ、こ
の二進化出力信号はバス１２を介して並列に周波数発生
器１３の制ｉ１１入力に伝送される。この周波数発生器
は、好ましくは周波数合成器であり、この周波数合成器
は、スイッチングされたときに位相跳躍を示さずに、直
ちに位相比較器６の各入力に水晶安定型基準周波数を供
給する。これは、破１１４により示されている。
上記周波数発生器１３は、その出力周波数がＶＣｏｌの
周波数と同量だけ変化して、分周器４による分割の後に
制御信号ｆ、。４に従って変化するように、バス１２上
の信号により制御される。その結果、位相比較器の二つ
の入力は、同方向に且つ同量だけ変動するので、誤差信
号が発生せず、低い周波数ｒ、。４の変調が打ち消され
ない。上述の説明において、「同量」という用語は、周
波数合成器１３が連続的には調整され得すに、増分周波
数変化を示し、最小の増分がバス１２上の一つの最下位
ビットにより決まることからすれば、完全には正しくな
い。この最下位ビットは、また最良の分解能をも決める
のである。
周波数と同量だけ変化して、分周器４による分割の後に
制御信号ｆ、。４に従って変化するように、バス１２上
の信号により制御される。その結果、位相比較器の二つ
の入力は、同方向に且つ同量だけ変動するので、誤差信
号が発生せず、低い周波数ｒ、。４の変調が打ち消され
ない。上述の説明において、「同量」という用語は、周
波数合成器１３が連続的には調整され得すに、増分周波
数変化を示し、最小の増分がバス１２上の一つの最下位
ビットにより決まることからすれば、完全には正しくな
い。この最下位ビットは、また最良の分解能をも決める
のである。
この欠点を最小にするためには、実線で示されている他
の実施例が好適である。水晶安定型Ｍ１周波数ｆ□、は
、周波数発生器１３の入力１５に加えられて、該周波数
発生器の周波数主成分として役立つ、同じ周波数がミキ
サ１７の第一の入力に（入力１６に）供給され、咳ミキ
サの第二の入力には周波数発生器１３の出力信号ｒ ０
ＩＩＬが供給される。従って、ミキサ１７の出力１８に
はｆ□、及びｆ、いの和（または差）が得られ、分周器
１９を介して、位相比較器６に通用され得る。それ故、
分割比ｍ：１は、ｆ ＊＊＊ ＋ ｆ ６１１Ｌ また
はｆＲＩＦ ｒ ｏｕｔを考慮して選定される。
の実施例が好適である。水晶安定型Ｍ１周波数ｆ□、は
、周波数発生器１３の入力１５に加えられて、該周波数
発生器の周波数主成分として役立つ、同じ周波数がミキ
サ１７の第一の入力に（入力１６に）供給され、咳ミキ
サの第二の入力には周波数発生器１３の出力信号ｒ ０
ＩＩＬが供給される。従って、ミキサ１７の出力１８に
はｆ□、及びｆ、いの和（または差）が得られ、分周器
１９を介して、位相比較器６に通用され得る。それ故、
分割比ｍ：１は、ｆ ＊＊＊ ＋ ｆ ６１１Ｌ また
はｆＲＩＦ ｒ ｏｕｔを考慮して選定される。
本システムの分解能は、その結果、係数ｆ ＲｔＦ／ｆ
、、、ｔにより向上され、このために、ｆ ＲＥＦ は
ｆ ｏｕＬよりかなり高くなるように選定される。忘れ
てならないのは、ｒ、１、が通常一定ではなく、バス１
２上の信号に応して増分変化することである（式（、、
Ｏ＠ ” ｆ Ｃ０ＦＦまたは（１１０＠ ｆ Ｃ
６ｒｒでｒ ｏｕＬを決めることが可能であり、ここで
、ｆ ｎｏｗは信号ｒ、。、かない場合の周波数発生器
１３の公称周波数であり、またｆ ｃｏｒｒはＡ／Ｄコ
ンバータ１１の入力信号があることによる補正信号であ
る。）。
、、、ｔにより向上され、このために、ｆ ＲＥＦ は
ｆ ｏｕＬよりかなり高くなるように選定される。忘れ
てならないのは、ｒ、１、が通常一定ではなく、バス１
２上の信号に応して増分変化することである（式（、、
Ｏ＠ ” ｆ Ｃ０ＦＦまたは（１１０＠ ｆ Ｃ
６ｒｒでｒ ｏｕＬを決めることが可能であり、ここで
、ｆ ｎｏｗは信号ｒ、。、かない場合の周波数発生器
１３の公称周波数であり、またｆ ｃｏｒｒはＡ／Ｄコ
ンバータ１１の入力信号があることによる補正信号であ
る。）。
具体化した回路においては、以下のデータが使用された
。
。
ＶＣＯＩの公称周波数： ４８０ ）Ｈ１ｓｎ＝１００
０ ’ ｒａｆ ”’４８０ ｋｌ（ｚ ｆ ＲＥＦ −１０，５旧１ｚ ｒ ｏｕｔ ＝６０ ｋｆｌｚ ミキサ出力における周波数（和） ＝ １０．５６ Ｍ
Ｈｚｍ＝２２ ｆ １Ｉｉｒ ／ ｆ 、ｕｔ −１７５以上に与えら
れた数値は、Ｍｉ算値として考慮されるべきである。
０ ’ ｒａｆ ”’４８０ ｋｌ（ｚ ｆ ＲＥＦ −１０，５旧１ｚ ｒ ｏｕｔ ＝６０ ｋｆｌｚ ミキサ出力における周波数（和） ＝ １０．５６ Ｍ
Ｈｚｍ＝２２ ｆ １Ｉｉｒ ／ ｆ 、ｕｔ −１７５以上に与えら
れた数値は、Ｍｉ算値として考慮されるべきである。
前記ＶＣＯは、個別の要素から構成され、その制御入力
３は実質的に線形であった。分周器は容易に入手可能で
あり、ミキサは簡単なダイオード・ミキサでもよい、−
次または二次のロー・パスがフィルタ８として使用され
ることができ、また筒車なＲＣ要素がロー・パス１０と
して使用され得る。Ａ／Ｄコンバータとして、米国、マ
サチューセッツ州、ノーウッド所在のアナログ・デバイ
ス（Ａｎａｌｏｇ Ｄｅｖｉｃｅｓ）社により製造され
た回路１ｃＡＤ ５７３が使用された。使用された周波
数合成器は、一つの最下位制御ビットの変化が０．６
Ｈｚの出力周波数変化を生ずる型式のものであった。
３は実質的に線形であった。分周器は容易に入手可能で
あり、ミキサは簡単なダイオード・ミキサでもよい、−
次または二次のロー・パスがフィルタ８として使用され
ることができ、また筒車なＲＣ要素がロー・パス１０と
して使用され得る。Ａ／Ｄコンバータとして、米国、マ
サチューセッツ州、ノーウッド所在のアナログ・デバイ
ス（Ａｎａｌｏｇ Ｄｅｖｉｃｅｓ）社により製造され
た回路１ｃＡＤ ５７３が使用された。使用された周波
数合成器は、一つの最下位制御ビットの変化が０．６
Ｈｚの出力周波数変化を生ずる型式のものであった。
図面は本発明による回路のブロック図である。
ｌ −ＶＣＯ； ４ 分周器；６−位相比較器；８〜
フィルタｌｏ−口−・パス； １１−Ａ／Ｄコンバータ
；１２−バス；１３ 周波数発生器；１７ ミキサ
；１９−一分周器。 特許出願人：シュルムベルガー・メスゲレーテ・ゲーエ
ムベーハー
フィルタｌｏ−口−・パス； １１−Ａ／Ｄコンバータ
；１２−バス；１３ 周波数発生器；１７ ミキサ
；１９−一分周器。 特許出願人：シュルムベルガー・メスゲレーテ・ゲーエ
ムベーハー
Claims (1)
- 【特許請求の範囲】 １）変調信号のための制御入力を有する電圧制御発振器
ＶＣＯと、該ＶＣＯの出力に接続されていて且つ位相比
較器の第一の入力に供給する分周器とを含んでおり、上
記位相比較器の第二の入力に基準周波数が供給され、こ
の位相比較器の出力がフィルタを介して上記ＶＣＯの周
波数制御入力に接続されている、直流ＦＭフェーズ・ロ
ック・ループを含む回路において、 水晶安定型で周波数可変の周波数発生器が 上記基準周波数の発生のために備えられており、該周波
数発生器の出力基準周波数が、上記変調信号の低周波成
分及び直流成分に応じて上記分周器の出力周波数と同量
だけ変動していることを特徴とする、上記回路。 ２）前記変調信号（ｆ＿ｍ＿ｏ＿ｄ）が、ロー・パス（
１０）を介して、アナログ／デジタル・コンバータ（１
１）の入力に供給され、前記周波数発生器（１３）の制
御入力に供給される二進化並列出力（１２）を発生させ
て、その周波数をデジタルスイッチングすることを特徴
とする、特許請求の範囲第１項に記載の回路。 ３）前記周波数発生器が実質的に位相跳躍なしにスイッ
チングされ得ることを特徴とする、特許請求の範囲第２
項に記載の回路。 ４）前記周波数発生器の出力信号が、前記位相比較器の
ための基準周波数として、該位相比較器に直接に供給さ
れることを特徴とする、特許請求の範囲第３項に記載の
回路。 ５）前記周波数発生器（１３）の出力が、実質的により
高い水晶安定型周波数（ｆ＿Ｒ＿Ｅ＿Ｆ）と混合され、
この混合された周波数が、上記基準周波数（ｆ＿ｒ＿ｅ
＿ｆ）をその出力に発生するような分割比を有する分周
器（１９）の入力に供給されることを特徴とする、特許
請求の範囲第３項に記載の回路。 ６）前記水晶安定型周波数（ｆ＿Ｒ＿Ｅ＿Ｆ）が、上記
周波数発生器に、その周波数主成分として供給されるこ
とを特徴とする、特許請求の範囲第５項に記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3533222.0 | 1985-09-18 | ||
| DE19853533222 DE3533222A1 (de) | 1985-09-18 | 1985-09-18 | Schaltungsanordnung mit einer gleichspannungsfrequenzmodulierbaren phasenregelschleife |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6272209A true JPS6272209A (ja) | 1987-04-02 |
Family
ID=6281247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61218289A Pending JPS6272209A (ja) | 1985-09-18 | 1986-09-18 | 直流ｆｍフエ−ズ・ロツク・ル−プを含む回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4682124A (ja) |
| EP (1) | EP0215651B1 (ja) |
| JP (1) | JPS6272209A (ja) |
| DE (2) | DE3533222A1 (ja) |
| GB (1) | GB8525036D0 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990011643A1 (en) * | 1989-03-27 | 1990-10-04 | Motorola, Inc. | Frequency synthesizer with fm modulation |
| DE4200816A1 (de) * | 1992-01-15 | 1993-07-22 | Bosch Gmbh Robert | Frequenz- und phasenmodulator fuer digitale modulatoren bzw. digitale uebertragung, insbesondere fuer funkuebertragung |
| DE4214385C1 (ja) * | 1992-04-30 | 1993-08-05 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De | |
| EP0713306A1 (en) * | 1994-11-16 | 1996-05-22 | AT&T Corp. | VCO-based frequency modulation system and method |
| US5734302A (en) * | 1996-10-07 | 1998-03-31 | Industrial Technology Research Institute | DC frequency modulation circuit using two phase locked loops |
| FR2755556A1 (fr) * | 1996-11-06 | 1998-05-07 | Motorola Semiconducteurs | Modulateur de frequence, emetteur et emetteur-recepteur incorporant ce modulateur de frequence |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4842660A (ja) * | 1971-09-28 | 1973-06-21 | ||
| JPS5361A (en) * | 1976-06-24 | 1978-01-05 | Fujitsu Ltd | Fm modulation circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB664014A (en) * | 1948-11-30 | 1951-01-02 | Rca Corp | Stabilization of frequency modulated oscillators |
| US3622913A (en) * | 1969-10-29 | 1971-11-23 | Rca Corp | Frequency modulated phase-locked oscillator having a low- and high-frequency response |
| US4286237A (en) * | 1979-10-18 | 1981-08-25 | Rca Corporation | Wide range drift compensated FM signal generator |
| US4321706A (en) * | 1980-07-14 | 1982-03-23 | John Fluke Mfg. Co., Inc. | Frequency modulated phase-locked loop signal source |
| US4313209A (en) * | 1980-07-14 | 1982-01-26 | John Fluke Mfg. Co., Inc. | Phase-locked loop frequency synthesizer including compensated phase and frequency modulation |
| US4481489A (en) * | 1981-07-02 | 1984-11-06 | Motorola Inc. | Binary signal modulating circuitry for frequency modulated transmitters |
| FR2554656B1 (fr) * | 1983-11-04 | 1986-06-27 | Lgt Lab Gen Telecomm | Emetteur a modulation de frequence applicable a la radiodiffusion fm |
-
1985
- 1985-09-18 DE DE19853533222 patent/DE3533222A1/de not_active Withdrawn
- 1985-10-10 GB GB858525036A patent/GB8525036D0/en active Pending
-
1986
- 1986-09-12 DE DE8686307046T patent/DE3685703T2/de not_active Expired - Fee Related
- 1986-09-12 EP EP86307046A patent/EP0215651B1/en not_active Expired - Lifetime
- 1986-09-17 US US06/908,477 patent/US4682124A/en not_active Expired - Fee Related
- 1986-09-18 JP JP61218289A patent/JPS6272209A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4842660A (ja) * | 1971-09-28 | 1973-06-21 | ||
| JPS5361A (en) * | 1976-06-24 | 1978-01-05 | Fujitsu Ltd | Fm modulation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3533222A1 (de) | 1987-03-19 |
| EP0215651B1 (en) | 1992-06-17 |
| US4682124A (en) | 1987-07-21 |
| DE3685703D1 (de) | 1992-07-23 |
| GB8525036D0 (en) | 1985-11-13 |
| DE3685703T2 (de) | 1992-12-24 |
| EP0215651A1 (en) | 1987-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0897616B1 (en) | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same | |
| US4313209A (en) | Phase-locked loop frequency synthesizer including compensated phase and frequency modulation | |
| US5737694A (en) | Highly stable frequency synthesizer loop with feedforward | |
| US4528522A (en) | FM Transceiver frequency synthesizer | |
| JP2960730B2 (ja) | 位相同期ループ周波数シンセサイザ | |
| EP1039640B1 (en) | PLL circuit | |
| EP0645891B1 (en) | Frequency tuning for a phase locked loop | |
| EP0583804B1 (en) | A phase locked loop circuit | |
| EP0645881B1 (en) | Demodulation of FM audio carrier | |
| EP0339605B1 (en) | Phase-locked loop type synthesizer having modulation function | |
| US3546617A (en) | Digital frequency synthesizer | |
| JPS6272209A (ja) | 直流ｆｍフエ−ズ・ロツク・ル−プを含む回路 | |
| JPS58105631A (ja) | 周波数変調送信機 | |
| EP0497801B1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
| EP0199686B1 (en) | Method and apparatus for locking the signal from a controlled oscillator to that of a reference oscillator | |
| CA1142240A (en) | Method and apparatus for forcing a phase-lock oscillator to a predetermined frequency when unlocked | |
| US20020024394A1 (en) | Phase-locked loop circuit with high lock speed and stability | |
| WO2003052936A1 (en) | Improvements relating to frequency synthesis | |
| EP0427717B1 (en) | Phase-locked loop circuit | |
| US4642574A (en) | Digital quartz-stabilized FM discriminator | |
| CA2037159C (en) | Phase-locked loop type frequency synthesizer having improved loop response | |
| JPS6359008A (ja) | Ｆｍ変調回路 | |
| KR940011376B1 (ko) | Vtr의 캐리어 주파수 자동 조정 회로 | |
| GB2160037A (en) | Phase locked loop circuits | |
| JP2855612B2 (ja) | Ｐｌｌ回路 |