JPS626873Y2 - - Google Patents

Info

Publication number
JPS626873Y2
JPS626873Y2 JP1980013054U JP1305480U JPS626873Y2 JP S626873 Y2 JPS626873 Y2 JP S626873Y2 JP 1980013054 U JP1980013054 U JP 1980013054U JP 1305480 U JP1305480 U JP 1305480U JP S626873 Y2 JPS626873 Y2 JP S626873Y2
Authority
JP
Japan
Prior art keywords
winding
transistors
pair
transformer
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980013054U
Other languages
Japanese (ja)
Other versions
JPS56116893U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980013054U priority Critical patent/JPS626873Y2/ja
Publication of JPS56116893U publication Critical patent/JPS56116893U/ja
Application granted granted Critical
Publication of JPS626873Y2 publication Critical patent/JPS626873Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 この考案は、スイツチングレギユレータのイン
バータに関する。
[Detailed Description of the Invention] This invention relates to an inverter for a switching regulator.

スイツチングレギユレータのインバータは従来
たとえば第1図に示すような構成になつている。
The inverter of a switching regulator has conventionally been constructed as shown in FIG. 1, for example.

図は、4個のパワートランジスタQ1〜Q4を
有するハーフブリツジ型のもので、チヨツパー式
の定電圧回路から入力端1A及び1B間に一定の
直流電圧VIが供給されて方形波発振を行ない、
出力端2A及び2B間に方形波電圧υpが取り出
されるものである。
The figure shows a half-bridge type having four power transistors Q1 to Q4, and a constant DC voltage V I is supplied between input terminals 1A and 1B from a chopper type constant voltage circuit to perform square wave oscillation.
A square wave voltage υ p is taken out between the output terminals 2A and 2B.

T1はドライブ用トランス、T2は出力用トラ
ンスである。出力用トランスT2により1次、2
次の回路の絶縁と電圧の変換がなされる。ドライ
ブ用トランスT1には、トランジスタQ1,Q2
のベース巻線NB1と、トランジスタQ3,Q4
のベース巻線NB2と、電流帰還用の巻線N6
と、電圧帰還用の巻線N1が設けられている。T
3は電流帰還用のトランスで、その1次側の巻線
N4が出力用トランスT2の1次側の巻線N3に
接続され、その2次側の巻線N5がドライブ用ト
ランスT1の巻線N6に接続されて電流帰還ルー
プが構成される。また、トランスT2に巻線N2
が設けられ、この巻線N2が抵抗R1を介してト
ランスT1の巻線N1に接続されて電圧帰還ルー
プが構成される。
T1 is a drive transformer, and T2 is an output transformer. Primary and secondary output transformer T2
The following circuit insulation and voltage conversion are performed. The drive transformer T1 includes transistors Q1 and Q2.
base winding NB1 and transistors Q3 and Q4
base winding NB2 and current feedback winding N6
A winding N1 for voltage feedback is provided. T
3 is a current feedback transformer, whose primary winding N4 is connected to the primary winding N3 of the output transformer T2, and whose secondary winding N5 is connected to the winding of the drive transformer T1. It is connected to N6 to form a current feedback loop. Also, winding N2 is connected to transformer T2.
is provided, and this winding N2 is connected to the winding N1 of the transformer T1 via a resistor R1 to form a voltage feedback loop.

まず、起動回路3によつて巻線N1にパルスが
発生する。このパルスは、たとえばトランジスタ
Q1,Q2をオンさせ、トランジスタQ3,Q4
をオフさせる向きに発生する。したがつて、トラ
ンジスタQ1,Q2がオンし、トランジスタQ
3,Q4がオフする。トランジスタQ1,Q2が
オンすると、入力端1A→トランジスタQ1,Q
2→巻線N3→巻線N4→コンデンサC2→抵抗
R2→入力端1Bと電流が流れる。このとき、巻
線N6にはトランスT3を介して巻線N3に流れ
る電流に比例した電流が流れ、これがベース巻線
NB1に帰還されて、トランジスタQ1,Q2を
さらにオンにする起電圧を生じる。同時に、巻線
N2に電圧が発生し、これが抵抗R1を介して巻
線N1に加えられ、ベース巻線NB1に帰還され
て、やはりトランジスタQ1,Q2をさらにオン
にする起電圧を生じる。
First, the starting circuit 3 generates a pulse in the winding N1. This pulse turns on transistors Q1 and Q2, for example, and turns on transistors Q3 and Q4.
Occurs in the direction of turning off. Therefore, transistors Q1 and Q2 are turned on, and transistor Q
3. Q4 turns off. When transistors Q1 and Q2 are turned on, input terminal 1A → transistors Q1 and Q
2 → Winding N3 → Winding N4 → Capacitor C2 → Resistor R2 → Input terminal 1B. At this time, a current proportional to the current flowing through the winding N3 flows through the winding N6 via the transformer T3, and this flows into the base winding.
This is fed back to NB1 and generates an electromotive voltage that further turns on transistors Q1 and Q2. At the same time, a voltage is generated in the winding N2, which is applied to the winding N1 via the resistor R1 and fed back to the base winding NB1, producing an electromotive voltage that also turns on the transistors Q1 and Q2.

このように電流、電圧の2種類の帰還によりト
ランジスタQ1,Q2が十分飽和してトランスT
2に電力を送り込むが、やがてトランスT1が飽
和してトランジスタQ1,Q2をオンさせる電圧
を生じることができなくなる。その瞬間、トラン
ジスタQ1,Q2がオフし、巻線N2に今までと
逆極性の電圧が生じる。この電圧は、トランスT
1の磁束を今までと逆の方向に増加させ、ベース
巻線NB2にトランジスタQ3,Q4をオンさせ
る電圧を発生させ、トランジスタQ3,Q4がオ
ンする。トランジスタQ3,Q4がオンすると、
入力端1A→コンデンサC1→巻線N4→巻線N
3→トランジスタQ3,Q4→抵抗R2→入力端
1Bと電流が流れる。このとき、前の半サイクル
と同様に電流、電圧の帰還によつてベース巻線
NB2にトランジスタQ3,Q4をさらにオンに
する起電圧を生じる。
In this way, due to the two types of feedback, current and voltage, transistors Q1 and Q2 are sufficiently saturated, and the transformer T
However, the transformer T1 eventually becomes saturated and cannot generate the voltage that turns on the transistors Q1 and Q2. At that moment, transistors Q1 and Q2 are turned off, and a voltage of opposite polarity is generated in winding N2. This voltage is the transformer T
1 is increased in the opposite direction, a voltage is generated in the base winding NB2 that turns on the transistors Q3 and Q4, and the transistors Q3 and Q4 are turned on. When transistors Q3 and Q4 turn on,
Input terminal 1A → Capacitor C1 → Winding N4 → Winding N
3→transistors Q3, Q4→resistance R2→input terminal 1B, a current flows. At this time, as in the previous half cycle, the base winding is
An electromotive voltage is generated in NB2 that further turns on transistors Q3 and Q4.

以後、上述と同様の動作をくり返して、正帰還
による自己発振が持続し、出力端2A及び2B間
に方形波電圧υpが得られる。
Thereafter, the same operation as described above is repeated, self-oscillation due to positive feedback continues, and a square wave voltage υ p is obtained between the output terminals 2A and 2B.

ところで、この回路の場合、巻線N6の電流
が、第2図Aに示すように、ある半サイクルでは
前の部分がとがり、次の半サイクルではこれに対
応して前の部分がまるまつたものになる。これ
は、トランジスタQ1,Q2とトランジスタQ
3,Q4の特性のアンバランスやコンデンサC1
とコンデンサC2のアンバランスなどでトランジ
スタのデユーテイーが完全に1:1にならず、片
側のトランジスタがオフする前に反対側のトラン
ジスタがオンしたりするためである。
By the way, in the case of this circuit, the current in the winding N6 is such that in one half cycle, the front part becomes sharp, and in the next half cycle, the previous part becomes rounded. become. This is transistor Q1, Q2 and transistor Q
3. Unbalance of Q4 characteristics and capacitor C1
This is because the duty ratio of the transistors is not completely 1:1 due to the unbalance of the capacitor C2 and the like, and the transistor on one side may turn on before the transistor on the other side turns off.

そして、とがつた波形の電流で片側のトランジ
スタをオンさせ、まるまつた波形の電流で反対側
のトランジスタをオンさせるので、トランジスタ
Q1,Q2とトランジスタQ3,Q4の動作にア
ンバランスを生じ、このアンバランスがこの電流
波形の非対称性をさらに強調するように働く。そ
して、このようにトランジスタQ1,Q2とトラ
ンジスタQ3,Q4の動作がアンバランスになる
ために、スイツチング特性が悪くなるとともに効
率が悪くなる不都合がある。
Since the current with a sharp waveform turns on the transistor on one side, and the current with a round waveform turns on the transistor on the other side, an imbalance occurs in the operation of transistors Q1 and Q2 and transistors Q3 and Q4. The balance acts to further emphasize this asymmetry of the current waveform. Since the operations of the transistors Q1 and Q2 and the transistors Q3 and Q4 become unbalanced in this way, there are disadvantages in that the switching characteristics deteriorate and the efficiency deteriorates.

この考案は、この点にかんがみ、帰還電流波形
を上下対称な安定なものにし、これによりトラン
ジスタの動作をバランスさせて、スイツチング特
性を改善するとともに効率を向上させるようにし
たものである。
In consideration of this point, this invention makes the feedback current waveform vertically symmetrical and stable, thereby balancing the operation of the transistor, improving switching characteristics and increasing efficiency.

第3図はこの考案のインバータの一例で、電流
帰還用の巻線N6と直列に積分回路乃至は低域フ
イルタを構成するコイルLXを挿入する。あるい
は第4図に示すように巻線N6と並列に積分回路
を構成するコンデンサCXを挿入してもよい。
Fig. 3 shows an example of the inverter of this invention, in which a coil LX constituting an integrating circuit or a low-pass filter is inserted in series with a current feedback winding N6, or a capacitor Cx constituting an integrating circuit may be inserted in parallel with the winding N6 as shown in Fig. 4.

いずれにしても、このように積分回路LXない
しCXを挿入することにより、巻線N6の電流は
高域成分が減衰して第2図Bに示すように上下対
称になるとともに安定化する。したがつて、トラ
ンジスタQ1,Q2とトランジスタQ3,Q4の
動作がバランスし、スイツチング特性が改善され
るとともに効率が向上する。
In any case, by inserting the integrator circuit L X or C . Therefore, the operations of transistors Q1 and Q2 and transistors Q3 and Q4 are balanced, and switching characteristics and efficiency are improved.

第5図に示すように電圧帰還用の巻線N1と直
列に積分回路を構成するコイルLXを挿入し、あ
るいは第6図に示すように巻線N1と並列に積分
回路を構成するコンデンサCXを挿入してもよ
く、この場合も電流帰還ループに積分回路を挿入
した場合と等価になる。
As shown in Fig. 5, a coil LX forming an integrating circuit is inserted in series with the voltage feedback winding N1, or a capacitor C forming an integrating circuit is inserted in parallel with the winding N1 as shown in Fig. 6. X may also be inserted, and in this case as well, it is equivalent to inserting an integrating circuit into the current feedback loop.

このように、この考案によれば、電流ないし電
圧の帰還ループに積分回路を挿入することによ
り、上下のトランジスタの動作がバランスし、ス
イツチング特性が改善されるとともに効率が向上
する。
As described above, according to this invention, by inserting an integrating circuit into the current or voltage feedback loop, the operations of the upper and lower transistors are balanced, and the switching characteristics and efficiency are improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のインバータの一例の接続図、第
2図はこの考案の説明のための波形図、第3図〜
第6図はそれぞれこの考案のインバータの一例の
全体ないし要部の接続図である。 T1はドライブ用トランス、T2は出力用トラ
ンス、N6は電流帰還用の巻線、N1は電圧帰還
用の巻線、LXは積分回路を構成するコイル、CX
は積分回路を構成するコンデンサである。
Fig. 1 is a connection diagram of an example of a conventional inverter, Fig. 2 is a waveform diagram for explaining this invention, and Figs.
FIG. 6 is a connection diagram of the whole or essential parts of an example of the inverter of this invention. T1 is a drive transformer, T2 is an output transformer, N6 is a current feedback winding, N1 is a voltage feedback winding, L X is a coil forming an integrating circuit, C X
is a capacitor that constitutes an integrating circuit.

Claims (1)

【実用新案登録請求の範囲】 1対のコンデンサの直列回路と1対のスイツチ
ング素子の直列回路とが1対の電源入力端の間に
それぞれ接続されると共に、上記1対のコンデン
サ及び上記1対のスイツチング素子の各接続中点
の間に出力用トランスの1次側巻線が接続され、 上記1対のスイツチング素子がドライブ用トラ
ンスからの駆動信号により交互に断続するように
なされたハーフブリツジ型インバータにおいて、 上記出力用トランスの1次側巻線の電流が上記
ドライブ用トランスの一方の巻線に供給されて電
流帰環ループが形成され、 上記出力用トランスの別巻線が上記ドライブ用
トランスの他方の巻線に接続されて電圧帰環ルー
プが形成されると共に、 上記電流帰還ループまたは上記電圧帰還ループ
のいずれか一方に積分回路を挿入し、 この積分回路により帰還電流または帰還電圧の
高周波成分を除去するようにしたインバータ。
[Claims for Utility Model Registration] A series circuit of a pair of capacitors and a series circuit of a pair of switching elements are respectively connected between a pair of power input terminals, and the pair of capacitors and the pair of switching elements are connected between the pair of power input terminals. A half-bridge inverter in which the primary winding of an output transformer is connected between the connection midpoints of the switching elements, and the pair of switching elements are alternately connected and disconnected by a drive signal from the drive transformer. In the above, the current in the primary winding of the output transformer is supplied to one winding of the drive transformer to form a current return loop, and the other winding of the output transformer is supplied to the other winding of the drive transformer. A voltage feedback loop is formed by connecting to the winding of Inverter removed.
JP1980013054U 1980-02-05 1980-02-05 Expired JPS626873Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980013054U JPS626873Y2 (en) 1980-02-05 1980-02-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980013054U JPS626873Y2 (en) 1980-02-05 1980-02-05

Publications (2)

Publication Number Publication Date
JPS56116893U JPS56116893U (en) 1981-09-07
JPS626873Y2 true JPS626873Y2 (en) 1987-02-17

Family

ID=29609600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980013054U Expired JPS626873Y2 (en) 1980-02-05 1980-02-05

Country Status (1)

Country Link
JP (1) JPS626873Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5177823A (en) * 1974-12-28 1976-07-06 Nippon Telegraph & Telephone Dccac henkanyotoranjisutano taanofu taimuhoshokairo

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5177823A (en) * 1974-12-28 1976-07-06 Nippon Telegraph & Telephone Dccac henkanyotoranjisutano taanofu taimuhoshokairo

Also Published As

Publication number Publication date
JPS56116893U (en) 1981-09-07

Similar Documents

Publication Publication Date Title
CA1166708A (en) Oscillator
US3781638A (en) Power supply including inverter having multiple-winding transformer and control transistor for controlling main switching transistors and providing overcurrent protection
US4259716A (en) Transformer for use in a static inverter
JPS626873Y2 (en)
JPH06253467A (en) Battery charger
US4333139A (en) Static inverter
JPS6047540A (en) Ringer
RU2231900C2 (en) Device for electrical isolation of signals
US4258338A (en) Pulse generator producing short duration high current pulses for application to a low impedance load
RU2396686C2 (en) Stabilised voltage converter
CA1104647A (en) Inverter with coupling transformers
JPS5943837Y2 (en) power circuit
KR820000956B1 (en) Power circuit
JPS5939838Y2 (en) Inverter starting circuit
JPS6143296Y2 (en)
SU1725363A1 (en) Pulse generator
JPS645993Y2 (en)
SU1220074A1 (en) Controlled voltage converter
JPS6116632Y2 (en)
JPS6168517U (en)
SU851707A1 (en) Inverter
SU1226597A1 (en) A.c.voltage-to-a.c.voltage convert
JPH0441607Y2 (en)
RU1803958C (en) Constant voltage converter
SU813635A1 (en) Voltage converter