JPS626554A - Communication control system - Google Patents
Communication control systemInfo
- Publication number
- JPS626554A JPS626554A JP60145170A JP14517085A JPS626554A JP S626554 A JPS626554 A JP S626554A JP 60145170 A JP60145170 A JP 60145170A JP 14517085 A JP14517085 A JP 14517085A JP S626554 A JPS626554 A JP S626554A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- data rate
- communication
- bps
- packets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、複数の通信ステージ、ンが共通の通信ライン
を時分割で使用して通信を行なう場合に適用される通信
制御方式に関し、更に詳しくは、通信ラインに同期式の
通信ステージ、ンを接続する場合のデータレイト（ＤＡ
ＴＡ ＲＡＴＥ ）の発生方式％式％
（従来の技術）
第５図は１分散配置された複数の通信ステージ冒ン（イ
ンターフェースアダプタ）を、共通の時分割多重（以下
これをＴＤＭと略す）の通信ネットワークで結び、ステ
ージ、ン相互間で時分割多重通信を行なう場合の、従来
の通信系の構成概念図である。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a communication control method applied when a plurality of communication stages communicate using a common communication line in a time-sharing manner, and For details, see the data rate (DA) when connecting a synchronous communication stage to the communication line.
(Prior art) Figure 5 shows a common time division multiplexing (hereinafter abbreviated as TDM) communication between a plurality of distributed communication stages (interface adapters). 1 is a conceptual diagram of a conventional communication system in which stages and stages are connected through a network and perform time-division multiplex communication.
図ニおいて、ＭＳはマスターノードで時分割多重の制御
を行なっている。ＳＯ〜Ｓ３は共通の通信ラインＬに共
通に接続されている通信ノード（通信ステージ、ン）で
、各通信ノードにはコンビ、−タや端末器等が接続され
ている。In Figure 2, the MS controls time division multiplexing at the master node. SO to S3 are communication nodes (communication stages) commonly connected to a common communication line L, and each communication node is connected to a combination, a terminal, etc.
このような通信系においては、コンピュータ等のデータ
レイトとＴＤＭ通信の同期をとる必要がある。マスター
ノードＭＳは、内部にコンピュータのデータレイ）ｆ□
の整数倍（を倍）のり、ロック発生手段を有しており、
このクロックによって、第６図（イ）Ｋ示すようＪＣＴ
ＤＭ通信のフレーム周期〔１／（ｔ−ｆｌ））を発生す
る。In such a communication system, it is necessary to synchronize the data rate of a computer or the like with TDM communication. The master node MS has a computer data array inside)f□
It has an integer multiple of (multiplies) a lock generation means,
By this clock, the JCT as shown in Figure 6 (a) K
Generates a frame period [1/(t-fl)) for DM communication.
また、データレイトｆ１の公倍数、公約数でないデータ
ーレイトｆ２もサポートする場合、ｆ２の整数倍（ｎ倍
）のクロックを使用し、それにより第６図（ロ）Ｋ示す
よ゛うにＴＤＭ通信のフレーム周期（’１／（ｎ・ｆ２
）〕を発生する。In addition, if a data rate f2 that is not a common multiple or a common divisor of the data rate f1 is also supported, a clock that is an integral multiple (n times) of f2 is used, and thereby the TDM communication frame is Period ('1/(n・f2
)] occurs.
（発明が解決しようとする問題点）
このような従来の方式においては、次のような問題点が
ある。(Problems to be Solved by the Invention) Such conventional systems have the following problems.
（ａ） マスターノード内にデータレイトの整数倍の
クロックを持つ必要があり、また、複数のデータレイト
をサポートする場合、複数のクロックが必要となる。(a) It is necessary to have a clock that is an integral multiple of the data rate in the master node, and if multiple data rates are supported, multiple clocks are required.
（ｂ） データレイトに応じてパケット周期（１タイ
ムスロツト）が変化する。(b) The packet period (one time slot) changes depending on the data rate.
本発明は、これらの問題点に鑑みてなされたもので、そ
の目的は、ノード内にデータレイト発生のための内部ク
ロックを必要とせず、データレイトに関係なくパケット
周期を一定にできる通信制御方式を提供しようとするも
のである。The present invention was made in view of these problems, and its purpose is to provide a communication control method that does not require an internal clock for data rate generation within a node and can maintain a constant packet cycle regardless of the data rate. This is what we are trying to provide.
（問題点を解決するための手段）
前記した問題点を解決する本発明は、共通の通信ライン
上に定周期で基準パケットを発生させ。(Means for Solving the Problems) The present invention solves the above problems by generating reference packets at regular intervals on a common communication line.
この基準パケットが通過後に一定長のパケットを顆次送
出し複数の通信ノード間で時分割多重通信を行なう通信
系の通信制御方式であって、前記基準パケットの周期を
選択し、１種類又は数種類の基準パケット周期を組合せ
ることによって所望のデータレイトを発生させるように
したことを特徴としている。This is a communication control method for a communication system in which packets of a certain length are sequentially sent out after this reference packet has passed, and time division multiplex communication is performed between a plurality of communication nodes. It is characterized in that a desired data rate is generated by combining the standard packet cycles of .
（実施例）
第１図は、本発明が適用される通信系の概念図である０
図において、Ｓｏ、 ８１・・・Ｓ３はいずれも時分割
多重通信機能を持った複数の通信ノードで、これらはル
ープ形の共通の通信ラインＬを介して接続されている。(Example) FIG. 1 is a conceptual diagram of a communication system to which the present invention is applied.
In the figure, So, 81...S3 are all a plurality of communication nodes having a time division multiplex communication function, and these are connected via a common loop-shaped communication line L.
ｔた、各通信ノードＳＯ〜Ｓ３は、例えばＲ８−２３２
Ｃ等の規格の通信形態を介してコンピュータやターミナ
ルに結合している。In addition, each communication node SO to S3 is, for example, R8-232.
It is connected to computers and terminals via communication formats such as C.
第２図は、各通信ノードの要部の構成ブロック図である
。この図において、ｌはパケット計数回路で、通信ライ
ンＬ上を巡回するパケットを計数する。２は時分割多重
通信制御回路（以下ＴＤＭ制御回路と略す）で、パケッ
ト計数回路１０計数タイミングから、基準パケット送出
タイミングの発生を行なうとともに、パケット計数回路
ＩＫ制御信号ＣＮＴを出力する。このＴＤＭ制御回路２
は、外部からＭＯＤＥ指定を受け、この指定によりパケ
ット計数回路１の制御を変更（例えばＮ進→Ｍ進カウン
タに変更）して、基準パケット送出タイミングの周期を
変更する。また、基準パケットの送出ノードとならない
場合は、基準パケット検出時のパケット送出要求タイミ
ングの発生を行なう。３はパケット送出要求回路で、
ＴＤＭ制御回路２からの信号を受け、通信制御回路４に
対してパケットの送出を要求する。５は基準パケット検
出回路で、通信ラインＬＩＣ接続されており、受信パケ
ットから基準パケットを検出し、ＴＤＭ制御回路２に基
準パケットの到来を通知する。FIG. 2 is a block diagram of the main parts of each communication node. In this figure, l is a packet counting circuit that counts packets circulating on the communication line L. 2 is a time division multiplex communication control circuit (hereinafter abbreviated as TDM control circuit), which generates a reference packet sending timing from the counting timing of the packet counting circuit 10 and outputs a packet counting circuit IK control signal CNT. This TDM control circuit 2
receives the MODE designation from the outside, changes the control of the packet counting circuit 1 (for example, changes from N-ary to M-ary counter), and changes the period of the reference packet sending timing. Furthermore, if the node does not become a reference packet sending node, a packet sending request timing is generated when the reference packet is detected. 3 is a packet sending request circuit;
It receives a signal from the TDM control circuit 2 and requests the communication control circuit 4 to send a packet. A reference packet detection circuit 5 is connected to the communication line LIC, detects a reference packet from received packets, and notifies the TDM control circuit 2 of the arrival of the reference packet.
第３図は、このように構成した通信系における動作の一
例を示すタイムチャートである。FIG. 3 is a time chart showing an example of the operation in the communication system configured as described above.
ここでは１パケツトの転送速度が６３３ Ｋ ｂｐｓ
。Here, the transfer rate of one packet is 633 Kbps.
.
データレイトが１９．２Ｋ ｂｐｓの同期通信を仮定し
。Assuming synchronous communication with a data rate of 19.2K bps.
基準パケット周期が３３パケツト周期のものを示してい
る。The reference packet cycle is shown as 33 packet cycles.
基準パケット送出ノードでは、（イ）の＆３２パケッッ
ト（３３番目のパケット）が通過すると、ＴＤＭ制御回
路２は、力に示すようにパケット送出要求Ｒ８を立てる
。通信制御回路４は、このパケット送出要求Ｒ８を受け
ると１次パケットの送信権を獲得し、ω）Ｋ示すように
基準パケットを送出する。When the &32 packet (33rd packet) in (a) passes through the reference packet sending node, the TDM control circuit 2 issues a packet sending request R8 as shown in FIG. When the communication control circuit 4 receives this packet transmission request R8, it acquires the right to transmit the primary packet, and transmits the reference packet as shown in ω)K.
ＴＤＭ制御回路２は、基準パケット送信時に、Ｃｆｆ）
Ｋ示すようにＣＮＴ信号をパケット計数回路１に送り。When transmitting the reference packet, the TDM control circuit 2 (Cff)
Send the CNT signal to the packet counting circuit 1 as shown in K.
このパケット計数回路１をリセットすると共に、内部の
データを更新する。This packet counting circuit 1 is reset and the internal data is updated.
他のノード（基準パケット送出ノード以外のノード）に
おいて、基準パケットを受信すると、送信要求を立てる
と共に、内部データを更新する。When other nodes (other than the reference packet sending node) receive the reference packet, they issue a transmission request and update their internal data.
第４図（ａ）はデータレイトが６４Ｋ ｂｐｓ 、 （
ｂ）は４８Ｋｂｐｓの時の基準パケットの送出周期をそ
れぞれ示している。In Fig. 4(a), the data rate is 64K bps, (
b) shows the sending cycle of the reference packet at 48 Kbps.
（ａ）では、１０パケツトの周期を９回、９パケツトの
周期を１回組合せて繰り返すことで、６４ Ｋ ｂｐｓ
のデータレイトを得ている。また、（ｂ）では、１３パ
ケツトの周期を８回、１４パケツトの周期を２回組合せ
て繰返し、４８Ｋｂｐｓのデータレイトを得ている。In (a), 64 Kbps is achieved by repeating the 10-packet period 9 times and the 9-packet period once.
I am getting a data rate of . In (b), a 13-packet period is repeated eight times and a 14-packet period is combined twice to obtain a data rate of 48 Kbps.
本発明は、このように、基準パケットの周期を選択し、
１種類又は数種類の基準パケット周期を組合せることに
よって、所望のデータレイトを発生する点に特徴を有し
ている。The present invention thus selects the period of the reference packet,
The feature is that a desired data rate can be generated by combining one type or several types of reference packet cycles.
ここで、データの転送速度をＳ、データレイトをＤとす
ると、所望のデータレイトを得る基準パケットの周期Ｔ
は、次式から得られる。Here, if the data transfer rate is S and the data rate is D, then the standard packet cycle T to obtain the desired data rate is
is obtained from the following equation.
Ｔ＝−＝ｌ（＋α
ただし、Ｋ：整数 ０≦α〈１
また、２種類以下の周期で実現する場合、１ （ＫＸｎ
＋（Ｋ＋１ ）ｍ）−（ｎ＋ｍ）（Ｋ＋α）１〈１１（
１−α）ｍ−αｎ＋＜ｇ
ただし＊ ｎ＋ｍ ”整数、ａ：許容誤差となり、許容
誤差を適当に設定することで、ｎ及びｍを決定すること
になる。T=-=l(+α However, K: Integer 0≦α<1 In addition, if it is realized with two or less types of cycles, 1 (KXn
+(K+1)m)-(n+m)(K+α)1<11(
1-α) m-αn+<g where * n+m "integer, a: permissible error, and n and m are determined by appropriately setting the permissible error.
なお、上式において、転送速度Ｓは任意に設定される。Note that in the above equation, the transfer rate S is arbitrarily set.
（発明の効果）
以上説明したように１本発明によれば次のような効果を
有する通信制御方式が実現できる。(Effects of the Invention) As explained above, according to the present invention, a communication control system having the following effects can be realized.
（ａ） 基準パケットの周期からデータレイトを発生
しているため、内部にデータレイト発生用のクロックを
もつ必要がない。(a) Since the data rate is generated from the period of the reference packet, there is no need to have an internal clock for data rate generation.
ら） データレイトに関係なくパケット長が一定なので
、パケット形式を変更しなくてよい。) Since the packet length is constant regardless of the data rate, there is no need to change the packet format.
（Ｃ） 基準パケット発生ノード以外のノードは。(C) Nodes other than the reference packet generation node.
基準パケットに同期して動作するととＫより、所望のデ
ータレイトが得られる。従って、特にデータレイトを意
識する必要がない。By operating in synchronization with the reference packet, the desired data rate can be obtained. Therefore, there is no need to be particularly conscious of the data rate.
第１図は本発明が適用される通信系の概念図、第２図は
各通信ノードの要部の構成プクック図、第３図は動作の
一例を示すタイムチャート、第４図はデータレイトが６
４Ｋ ｂｐｓ 、 ４８Ｋ ｂｐｓの時の基準パケット
の送出周期を示す説明図、第５図は従来の時分割多重通
信システムの構成概念図、第６図はその動作説明図であ
る。
ＳＯ〜Ｓ３・・・通信ノード％Ｌ・・・通信ライン、１
・・・パケット計数回路、２・・・ＴＤＭ制御回路、３
・・・パケット送出要求回路、４・・・通信制御回路、
５・・・基準パケット検出回路。
代理人 弁理士 小 沢 信 助 。
、−
ＴＥＲＭＩＮＡＬ１Fig. 1 is a conceptual diagram of a communication system to which the present invention is applied, Fig. 2 is a configuration diagram of the main parts of each communication node, Fig. 3 is a time chart showing an example of operation, and Fig. 4 is a data rate diagram. 6
FIG. 5 is a conceptual diagram of the configuration of a conventional time division multiplex communication system, and FIG. 6 is an explanatory diagram of its operation. SO~S3...Communication node %L...Communication line, 1
...Packet counting circuit, 2...TDM control circuit, 3
...Packet transmission request circuit, 4...Communication control circuit,
5...Reference packet detection circuit. Agent: Patent attorney Shinsuke Ozawa. ,-TERMINAL1
Claims (1)
、この基準パケットが通過後に一定長のパケットを順次
送出し複数の通信ノード間で時分割多重通信を行なう通
信系の通信制御方式であって、前記基準パケットの周期
を選択し、１種類又は数種類の基準パケット周期を組合
せることによって所望のデータレイトを発生させるよう
にした通信制御方式。A communication control method for communication systems in which a reference packet is generated at regular intervals on a common communication line, and after the reference packet passes, packets of a fixed length are sequentially sent out to perform time division multiplex communication between multiple communication nodes. , a communication control system in which a desired data rate is generated by selecting a cycle of the reference packet and combining one or several types of reference packet cycles.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60145170A JPS626554A (en) | 1985-07-02 | 1985-07-02 | Communication control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60145170A JPS626554A (en) | 1985-07-02 | 1985-07-02 | Communication control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS626554A true JPS626554A (en) | 1987-01-13 |
| JPH0550904B2 JPH0550904B2 (en) | 1993-07-30 |
Family
ID=15379050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60145170A Granted JPS626554A (en) | 1985-07-02 | 1985-07-02 | Communication control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS626554A (en) |
-
1985
- 1985-07-02 JP JP60145170A patent/JPS626554A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0550904B2 (en) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5544324A (en) | Network for transmitting isochronous-source data using a frame structure with variable number of time slots to compensate for timing variance between reference clock and data rate | |
| US5295012A (en) | Ring-type communication network | |
| TWI309120B (en) | Time slot protocol | |
| JP3698074B2 (en) | Network synchronization method, LSI, bus bridge, network device, and program | |
| US5654969A (en) | Arrangement in a communications network | |
| EP0100662A2 (en) | Digital communication system | |
| HUT58172A (en) | Synchronizing process for wireless systems | |
| JPH05505710A (en) | ring communication system | |
| JP2006148907A (en) | Time synchronizing method in periodically operating communication system | |
| KR20000076918A (en) | Wireless network with user clock synchronization | |
| US7447238B2 (en) | Method for compensating for internal delays within each node and transmission delays between the nodes | |
| JP5528257B2 (en) | System and method for detecting multiple timing masters in a network | |
| US6975610B1 (en) | System and method for communicating between a plurality of asynchronous systems | |
| JPS626554A (en) | Communication control system | |
| JP2000278275A (en) | Packet transfer device | |
| JP2009095020A (en) | System and method of real time synchronization through communication system | |
| JPH01231450A (en) | Synchronizing clock supply system for communication system | |
| JP3461784B2 (en) | Communication method | |
| RU2205445C1 (en) | For data transmission device | |
| JPS6253530A (en) | Control information generating circuit for tdma communication equipment | |
| JPS61206343A (en) | Word synchronizing time-division multiplex slot access system | |
| JPH11122253A (en) | Multi-drop system and its system synchronization method | |
| JP4481231B2 (en) | Emulation synchronization system and method | |
| JP2000278326A (en) | Packet transfer device | |
| JP2000278353A (en) | Packet transfer device |