JPS6265506A - Logarithmic amplifier - Google Patents
Logarithmic amplifierInfo
- Publication number
- JPS6265506A JPS6265506A JP60205671A JP20567185A JPS6265506A JP S6265506 A JPS6265506 A JP S6265506A JP 60205671 A JP60205671 A JP 60205671A JP 20567185 A JP20567185 A JP 20567185A JP S6265506 A JPS6265506 A JP S6265506A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- voltage
- amplifier
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、入力レベルを対数変換して出力する対数増
幅器に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a logarithmic amplifier that logarithmically transforms an input level and outputs the result.
第２図は例えばＬｏｇａｒｉｔｈｍｉｃ Ｖｉｄｅｏ
Ａｍ−ｐｌｉｆｉｒｅｓ ” ：Ｒｌｃｈａｒｄ
Ｓ、 Ｈｕｇｈｅｓ、 ＡｒｔｅｃｈＨｏｕｓｅ、
Ｔ ｎｃ、のｐ、４１に示された従来のＡＣ結合型
対数増幅器であり、図において、＋１１〜（６）は直流
成分阻止用のコンデンサ、（７）〜（１２）は信号接地
用の抵抗、（１３）〜（１７）は信号増幅用のビデオ増
幅器、（１８）はオペレーショナルアンプ、（１９）〜
（２３）はビデオ増幅器（１３）〜（１７）の出力信号
を加算する抵抗、（２４）はオペレーショナルアンプ（
１８）の帰還用の抵抗である。Figure 2 shows, for example, Logarithmic Video
Am-prifires” :Rlchard
S. Hughes, ArtechHouse,
This is a conventional AC-coupled logarithmic amplifier shown in p, 41 of T nc, in which +11 to (6) are capacitors for blocking DC components, and (7) to (12) are resistors for signal grounding. , (13) to (17) are video amplifiers for signal amplification, (18) are operational amplifiers, and (19) to
(23) is a resistor that adds the output signals of video amplifiers (13) to (17), and (24) is an operational amplifier (
18) is the feedback resistor.
次に動作について説明する。ここで、ビデオ増幅器（１
３）〜（１７）の利得および飽和レベルをそれぞれＧＩ
ｆｆ〜Ｇ１．＝Ｇ、■Ｌ１３〜ｖＬｌ、−±ｖＬとし、
加算用抵抗（１９）〜（２３）、帰還抵抗（２４）の抵
抗値をそれぞれ、ＲＩ９〜Ｒｔ３＝ Ｒｚｓ −Ｒとし
ておく。Next, the operation will be explained. Here, the video amplifier (1
3) - (17) gain and saturation level respectively as GI
ff~G1. =G, ■L13~vLl, -±vL,
The resistance values of the addition resistors (19) to (23) and the feedback resistor (24) are respectively set to RI9 to Rt3=Rzs −R.
負入力パルス信号−ＶＩＮを入力に印加した場合、ビデ
オ増幅器（１３）〜（１７）の出力■。Ｕ□３〜■。□
１゜は飽和レベルに達するまでは下記のように出力され
る。When a negative input pulse signal -VIN is applied to the input, the outputs of the video amplifiers (13) to (17) ■. U□3〜■. □
1° is output as shown below until it reaches the saturation level.
■ｏＩＩｉ１３″″−ｖＩＮｘＧ１゜
雷−ＶＩＮＸＧ
ＶｏｕＴ＋４ ＝ Ｖ＋ＩＩＸＧ＋ｓＸＧ＋１＝−Ｖ
、Ｎ×ＣＳ
Ｖ ６＠？Ｉ Ｓ −Ｖ ＩＨＸ Ｇ １２ Ｘ
Ｇ Ｉ４ Ｘ Ｇ １５−−Ｖ、、ＸＧ’
ＶｏａＴＩ６” ＶＩＮＸＧＩｓＸＣＢａＸＧ＋ｓ×
Ｇｒｂ＝−Ｖ、、ＸＧ’
ＶＯａ、、、＝ −Ｖ 、、Ｘ Ｇ、３Ｘ Ｇ、、Ｘ
Ｇ、ｓＸ Ｇ、６Ｘ Ｇ、。■oIIi13″″-vINxG1゜Lightning-VINXG Vout+4 = V+IIXG+sXG+1=-V
, N×CS V 6@? IS-V IHX G 12
G I4 X G 15--V,,
Grb=-V,,XG' VOa,,=-V,,X G,3X G,,X
G, sX G, 6X G,.
＝−Ｖ、、ＸＧ’
入力レベルを順次増加していくと、ビデオ増幅器出力Ｖ
ｏｕ？Ｉｆｆ 〜ＶｏｕＴ＋３は順次ｖＬに達し、飽
和していく。それぞれのビデオ増幅器出力■。ｌ、□。=-V,,XG' When the input level is increased sequentially, the video amplifier output V
ou? Iff to Vout+3 sequentially reach vL and become saturated. ■Respective video amplifier output. l, □.
〜ｖ１，１□をコンデンサ（２）〜ｔ６１と加算用抵抗
（１９）〜（２３）とを通してオペレーショナルアンプ
（１８）で合成すると、入力レベルとオペレーショナル
アンプ（１８）の出力との関係は第３図に示すようにな
る。When ~v1,1□ is synthesized by the operational amplifier (18) through the capacitor (2) ~t61 and the adding resistors (19) ~ (23), the relationship between the input level and the output of the operational amplifier (18) is as follows: The result will be as shown in the figure.
ビデオ増幅器（１３）〜（１７）の利得と飽和レベルを
適当に設定することにより、入力レベルの対数に近位的
に比例した出力を得ることができ、対数増幅器として動
作する。By appropriately setting the gains and saturation levels of the video amplifiers (13) to (17), it is possible to obtain outputs that are proximately proportional to the logarithm of the input level, and operate as logarithmic amplifiers.
従来の対数増幅器は無人力信号時に前段のビデオ増幅器
の直流電圧オフセットが増幅され後段のビデオ増幅器が
これによって飽和してしまうことを防止するために、直
流成分阻止用のコンデンサを通してビデオ増幅器を接続
している。In conventional logarithmic amplifiers, the video amplifier is connected through a DC component blocking capacitor to prevent the DC voltage offset of the preceding video amplifier from being amplified and the subsequent video amplifier becoming saturated when an unmanned signal is applied. ing.
従来の対数増幅器は以上のように構成されているので、
第４図に示すように入力信号のデユーティ比τ／Ｔが低
い場合にはビデオ増幅器の動作点はほとんど０■であり
問題なく動作するが、デユーティ比が高くなるとデユー
ティ比に比例した信号に対して逆方向の電圧が発生し、
この電圧がビデオ増幅器の入力の動作点となり、ビデオ
増幅器が飽和していると振幅も増加し、第５に示すよう
にオペレーショナルアンプ（１８）の出力には負の直流
電圧が発生し、振幅も増加するなどの問題点があった。Since the conventional logarithmic amplifier is configured as above,
As shown in Figure 4, when the duty ratio τ/T of the input signal is low, the operating point of the video amplifier is almost 0■, and it operates without problems. However, when the duty ratio becomes high, the signal proportional to the duty ratio , a voltage in the opposite direction is generated,
This voltage becomes the operating point of the input of the video amplifier, and when the video amplifier is saturated, the amplitude also increases, and as shown in the fifth figure, a negative DC voltage is generated at the output of the operational amplifier (18), and the amplitude also increases. There were problems such as an increase in
また、入力信号のパルス幅が大きくなると、時定数（直
流阻止用コンデンサの値×信号接地用抵抗の値）による
サグが増大し、第６図に示すように信号に対して逆方向
の電圧が増大して波形が歪むなどの問題点もあった。Additionally, as the pulse width of the input signal increases, the sag due to the time constant (value of the DC blocking capacitor x value of the signal grounding resistor) increases, causing a voltage in the opposite direction to the signal as shown in Figure 6. There were also problems such as the increase in waveform distortion.
この発明は上記のような問題点を解消するためになされ
たもので、高いデユーティ比によっても負の直流電圧の
発生および振幅の増加を防止できるとともに、入力パル
ス幅によって波形が歪むことも防止できる対数増幅器を
得ることを目的とする。This invention was made to solve the above-mentioned problems, and it is possible to prevent the generation of negative DC voltage and increase in amplitude even with a high duty ratio, and also to prevent the waveform from being distorted by the input pulse width. The purpose is to obtain a logarithmic amplifier.
この発明に係る対数増幅器は、ビデオ増幅器の信号接地
用の抵抗と並列に電圧クランプ用のダイオードを付加し
たものである。The logarithmic amplifier according to the present invention has a voltage clamping diode added in parallel with a signal grounding resistor of a video amplifier.
この発明における電圧クランプ用ダイオードは、信号に
対して逆方向の電圧が発生するのを防止する。The voltage clamping diode in this invention prevents a voltage in the opposite direction from being generated with respect to a signal.
（実施例〕
以下、この発明の一実施例を図について説明する。第１
図において、＋１１〜（２４）は第２図に示した従来の
対数増幅器におけるものと同様のものである。（２５）
〜（３０）は信号接地用の抵抗（７）〜（１２）に並列
に付加された電圧クランプ用ダイオードである。(Example) Hereinafter, an example of the present invention will be explained with reference to the drawings.
In the figure, +11 to (24) are similar to those in the conventional logarithmic amplifier shown in FIG. (25)
- (30) are voltage clamp diodes added in parallel to the signal grounding resistors (7) - (12).
次に、動作について説明する。基本的な動作については
第２図に示した従来の対数増幅器と全く同じであるので
省略する。入力に負パルス信号を入力すると、入力信号
のデユーティ比が低い場合には、デユーティ比に比例し
た信号に対して逆方向の電圧がビデオ増幅器（１３）〜
（１７）の入力に発生しようとするが、付加したダイオ
ード（２５）〜（３０）によって接地レベルにクランプ
され、逆方向の電圧は発生しない。このため、ビデオ増
幅器（１３）〜（１７）の入力の動作点は常に０■とな
り、入力信号のデユーティ比が低い場合と同様に動作し
て逆方向の電圧は発生せず、振幅も増加しない。したが
って、オペレーショナルアンプ（１８）の出力にも負の
直流電圧が発生せず、振幅も増加することなく信号を出
力できる。Next, the operation will be explained. The basic operation is exactly the same as that of the conventional logarithmic amplifier shown in FIG. 2, so a description thereof will be omitted. When a negative pulse signal is input to the input, if the duty ratio of the input signal is low, a voltage in the opposite direction to the signal proportional to the duty ratio will be generated from the video amplifier (13) to
(17), but it is clamped to the ground level by the added diodes (25) to (30), and no reverse voltage is generated. Therefore, the operating point of the input of the video amplifiers (13) to (17) is always 0■, and they operate in the same way as when the duty ratio of the input signal is low, and a voltage in the opposite direction is not generated and the amplitude does not increase. . Therefore, a negative DC voltage is not generated at the output of the operational amplifier (18), and a signal can be output without an increase in amplitude.
また、入力信号のパルス幅が大きくなって、サグが増大
した場合でも、信号に対して逆方向の電圧の発生は防止
され、波形が歪むことも防止できる。Further, even if the pulse width of the input signal becomes large and the sag increases, generation of a voltage in the opposite direction to the signal can be prevented, and distortion of the waveform can also be prevented.
なお、上記実施例ではビデオ増幅器出力の加算にオペレ
ーショナルアンプを用いたものを示したが、他の加算回
路であってもよい。In the above embodiment, an operational amplifier is used for adding the video amplifier outputs, but other adding circuits may be used.
また、上記実施例ではビデオ増幅器を５個接続したもの
を示したが、何個の場合でもよく、さらに、付加したダ
イオードの取付方向は信号の極性により決めるため、逆
方向の場合でもよく、上記実施例と同様な効果を奏する
。Furthermore, although the above embodiment shows an example in which five video amplifiers are connected, any number of video amplifiers may be used.Furthermore, since the mounting direction of the added diodes is determined by the signal polarity, they may be installed in the opposite direction. The same effects as in the embodiment are achieved.
以上のように、この発明によれば対数増幅器をビデオ増
幅器に電圧クランプ用のダイオードを付加して構成した
ので、デユーティ比の高い入力パルス信号に対しても安
定に動作し、また、パルス幅の大きな入力パルス信号に
対しても波形が歪むことのないものが得られる効果があ
る。As described above, according to the present invention, a logarithmic amplifier is configured by adding a voltage clamping diode to a video amplifier, so that it operates stably even for input pulse signals with a high duty ratio, and also has a low pulse width. This has the effect of providing waveforms that are not distorted even for large input pulse signals.
第１図はこの発明の一実施例による対数増幅器を示す回
路構成図、第２図は従来の対数増幅器を示す回路構成図
、第３図は従来および実施例の対数増幅器の入力−信号
特性を示す線図、第４図は従来および実施例の対数増幅
器の低デユーティ比の入力信号時の信号波形図、第５図
は従来の対数増幅器の高デユーテイ比の入力信号時の出
力波形図、第６図は従来の対数増幅器の長パルス入力信
号時の出力波形図である。
（１７）はビデオ増幅器、（１８）はオペレーシッナル
アンプ、（１９）〜（２４）は抵抗、（２５）〜（３０
）はダイオード。
なお、図中、同一符号は同一または相当部分を示す。FIG. 1 is a circuit configuration diagram showing a logarithmic amplifier according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing a conventional logarithmic amplifier, and FIG. 3 shows input-signal characteristics of the conventional logarithmic amplifier and the embodiment. FIG. 4 is a signal waveform diagram of the conventional logarithmic amplifier and the embodiment when an input signal has a low duty ratio. FIG. 5 is an output waveform diagram of the conventional logarithmic amplifier when an input signal has a high duty ratio. FIG. 6 is an output waveform diagram of a conventional logarithmic amplifier when a long pulse input signal is input. (17) is a video amplifier, (18) is an operational amplifier, (19) to (24) are resistors, (25) to (30)
) is a diode. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.
Claims (1)
るＡＣ結合型ビデオ対数増幅器において、上記直流成分
阻止用コンデンサと接地との間に電圧クランプ用ダイオ
ードを介挿したことを特徴とする対数増幅器。An AC-coupled video logarithmic amplifier comprising a video amplifier coupled with a DC component blocking capacitor, characterized in that a voltage clamping diode is interposed between the DC component blocking capacitor and ground.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60205671A JPS6265506A (en) | 1985-09-17 | 1985-09-17 | Logarithmic amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60205671A JPS6265506A (en) | 1985-09-17 | 1985-09-17 | Logarithmic amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6265506A true JPS6265506A (en) | 1987-03-24 |
Family
ID=16510760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60205671A Pending JPS6265506A (en) | 1985-09-17 | 1985-09-17 | Logarithmic amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6265506A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010044016A (en) * | 2008-08-18 | 2010-02-25 | Sumitomo Metal Ind Ltd | Method for manufacturing spiral steel pipe and apparatus for measuring shape |
-
1985
- 1985-09-17 JP JP60205671A patent/JPS6265506A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010044016A (en) * | 2008-08-18 | 2010-02-25 | Sumitomo Metal Ind Ltd | Method for manufacturing spiral steel pipe and apparatus for measuring shape |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4013975A (en) | Variable resistance circuit | |
| US4187537A (en) | Full-wave rectifier | |
| US4445054A (en) | Full-wave rectifying circuit | |
| US3917991A (en) | Differential circuit with improved signal balance | |
| JPH033961B2 (en) | ||
| JP3404209B2 (en) | Transimpedance amplifier circuit | |
| JPH0263309A (en) | High precision device for softly clipping ac and dc signals | |
| JPS6265506A (en) | Logarithmic amplifier | |
| US4318050A (en) | AM Detecting circuit | |
| US4613776A (en) | Voltage to current conversion circuit | |
| US5539356A (en) | DC coupled amplifier fed by an RF detector | |
| US4132907A (en) | Full wave rectifier circuit | |
| JPH0527282B2 (en) | ||
| JPS6336745Y2 (en) | ||
| JPS641785Y2 (en) | ||
| JP3237793B2 (en) | Current source circuit | |
| JPS60675Y2 (en) | Signal addition circuit | |
| JPS6338889B2 (en) | ||
| JPH0336096Y2 (en) | ||
| JPH0451787B2 (en) | ||
| JPS60261367A (en) | Half-wave rectifier circuit | |
| JPS6036891Y2 (en) | Chiyotsu Stabilized Amplifier | |
| JPH0339927Y2 (en) | ||
| JPS6336747Y2 (en) | ||
| JPS60158710A (en) | Limiter circuit |