JPS626508A

JPS626508A - 等化器

Info

Publication number: JPS626508A
Application number: JP14462985A
Authority: JP
Inventors: Takashi Furumiya; 隆古宮
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1985-07-03
Filing date: 1985-07-03
Publication date: 1987-01-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はブリッジドＴ形回路を用いた等化器に関するも
のである。

（従来の技術）従来より、同軸ケーブルを用いて広帯域に亘る信号群を
伝送するシステム、例えばＣＡＴＶシステム等では、同
軸ケーブルの伝送損失に対する周波数特性を補償するた
め、中継増幅器の入力回路に等化器を挿入していた。こ
の際の等化方法としては、ケーブル特性と逆の特性を有
する等化器（以下、これをプラス・イコライＩｆ（＋Ｅ
Ｑ）と称す。）を挿入する場合と、ケーブル特性と同じ
特性を有する等化器（以下、これをマイナス・イコライ
ザ（−ＥＱ）と称Ｊ０）を挿入する場合とがある。

第２図は従来のブリッジドＴ形回路による等化器の一例
を示すものである。同図において、Ｚｌ及びＺ２は互い
に逆回路を構成づる一対のリアクタンス２端子回路網（
以下、単に回路網と称す。）、ＲＯｌ、ＲＯ２，Ｒ１，
Ｒ２は抵抗であり、これらは所定のケース内において周
知のブリッジドＴ形回路を構成部る如く接続され、ユニ
ット１を構成している。該ユニット１の外側面には前記
ブリッジドＴ形回路の各端部に接続された端子２゜３．
４が設けられ、中継増幅器側の接点５，６゜７に対し、
差替え自在となっており、予め用意された多数の等化特
性の異なるユニット１のうち、中継増幅器の入力条件に
適合するものを挿入して使用していた。

（発明が解決しようとする問題点）ブリッジドＴ形回路において、＋ＥＱを構成する場合、
回路網Ｚ１は直列共振回路で構成し、回路網Ｚ２は並列
共振回路で構成する必要があり、この時、該回路網ｚ１
は共成点ｆ。で通過形となり、回路網ｚ２は阻止形とな
るが（−ＥＱを構成する場合はこの逆となる。従って、
チルト方式の混在するシステムを施工する場合や、シス
テムに幹線分岐を入れる場合、シスデム変更を行なう場
合等のように、＋ＥＱについては０．１．２・・・・・
・ｎ　（ｄＢ）、−ＥＱについては−１，−２・・・・
・・・・・−ｎ　（ｄＢ）の等化特性を有する等化器を
全て用意でる必要がある時、前記各等化特性を満足する
回路網Ｚ１．Ｚ２を備えたユニット１をそれぞれ用意し
なければならず、非常に歩留りが悪いという問題点があ
った。

本発明は前記問題点を解決し、少ない個数のユニットに
より、＋ＥＱ及び−ＥＱの多くの等化特性を実現し得る
等化器を提供ザることを目的とする。

（問題点を解決するための手段）本発明では、ブリッジドＴ形回路はその構造が対称的で
あること、２つの回路網が互いに逆回路であること、＋
ＥＱと−ＥＱとで素子値の近似したものがあること等を
考慮し、ブリッジドＴ形回路で構成される等化器におい
て、互いに逆回路を構成する第１及び第２のリアクタン
ス２端子回路網を含むユニットと、他の回路素子を含み
、前記ユニットを少なくとも２通りの方向より挿入・収
容し得る本体とからなり、前記本体は少なくとも、特性
インピーダンスに等しい抵抗値を有する第１及び第２の
抵抗の直列回路の両端にそれぞれ接続した第１及び第２
の接点と、該第１及び第２の抵抗の接続中点に接続した
第３の接点と、接地された第４の接点とを有し、前記ユ
ニットは少なくとも、第１の収容位置において第１又は
第２の接点にそれぞれ接続し、且つ第２の収容位置にお
いて第３又は第４の接点にそれぞれ接続する第１及び第
２の端子と、第１の収容位置において第３又は第４の接
点にそれぞれ接続し、且つ第２の収容位置において第１
又は第２の接点にそれぞれ接続する第３及び第４の端子
とを有し、第１及び第２の端子間に第１のリアクタンス
２端子回路網を接続し、第３及び第４の接点間に第２の
リアクタンス２端子回路網を接続した。

〈作用）本発明によれば、挿入方向を変えてユニットを挿入する
ことにより、第１及び第２のリアクタンス２端子回路網
の位置が入替るため、１つのユニットで＋ＥＱと−ＥＱ
の両方の等化特性が得られる。

（実施例）第１図は本発明の等化器の一実施例を示すもので、図中
、従来例と同一構成部分は同一符号を持っで表わす。即
ち、１０はユニット、２０は該ユニット１０を少なくと
も２通りの方向より挿入・収容し得る本体、２１０．　
Ｚ２０は互いに逆回路を構成する第１及び第２のリアク
タンス２端子回路網（以下、単に回路網と称す。）　、
ＲＯＩ、　ＲＯ２は同軸ケーブルによる線路の特性イン
ピーダンスに等しい抵抗値を有する第１及び第２の抵抗
、Ｒ１０゜Ｒ２０は減衰用の抵抗である。

前記ユニット１０は、回路網２１０．　Ｚ２０、抵抗Ｒ
ＩＯ，Ｒ２０を備え、その外側面には、第１〜第８の端
子１１．１２．１３．１４，１５，１６゜１７．１８が
設けられている。また、第１及び第２の端子１１．１２
間には回路網２１０が接続され、第３及び第４の端子１
３．１４間には回路網Ｚ２０が接続され、第５及び第６
の端子１５．１６間には抵抗Ｒ１０が接続され、第７及
び第８の端子１７゜１８間には抵抗Ｒ２０が接続されて
いる。

本体２０は１抵抗ＲＯＩ、　ＲＯ２を備えており、その
内部には第１〜第５の接点２１．２２．２３゜２４．２
５が設けられている。第１及び第２の接点２１．２２間
には抵抗ＲＯＩ、　ＲＯ２が直列に接続され、第４の接
点２４は接地され、第５の接点２５は抵抗ＲＯ１，ＲＯ
２の接続中点に接続されている。なお、抵抗ＲＯ１，Ｒ
Ｏ２の接続中点は、この実施例では減衰用の抵抗Ｒ１０
，Ｒ２Ｏも用いている関係上、接点２５に接続され・て
いるが、抵抗Ｒ０１゜ＲＯ２がない場合は、第３の接点
２３に接続される。

ここで、接点２１及び２２のいずれか一方が入力端子を
構成し、使方が出力端子を構成する。該本体２０は、例
えば中継増幅器（図示せず）に一体内に設けられる。

前記ユニット１０の各端子と本体２０の各接点との関係
は、ユニット１０が第１図に示す第１の収容位置におい
て、−接点２１又は２２に端子１１．１２．１５．１６
が接続し、接点２３又は２４に端子１３．１４が接続し
、接点２３又は２５に端子１７．１８が接続し、ユニッ
ト１０が第３図に示す第２の収容位置において、接点２
１又は２２に端子１３．１４，１７．１８が接続し、接
点２３又は２４に端子１１．１２が接続し、接点２３又
は２５に端子１５．１６が接続する如くなっている。

前記回路網２１０は、例えば第４図に示すようにコイル
Ｌ１及びコンデンサＣ１の直列共振回路で構成され、ま
た、回路網２２０は第５図に示すようにコイルＬ２及び
コンデンサＣ２の並列共振回路で構成され、そのインピ
ーダンスをそれぞれＺｌ、Ｚ２とすると、Ｚｌ−ｚ２＝
に２　（Ｋは周波数に無関係な定数）の関係にあるもの
とする。

この時、第１図のようにユニット１０を第１の方向に挿
入すると、従来例の回路網Ｚ１を直列共振回路で、また
回路網Ｚ２を並列共振回路で構成した場合と同じブリッ
ジドＴ形回路が構成されることになり、→−ＥＱの等化
器となる。

また一方、第３図のようにユニット１０を第２の方向に
挿入すると、従来例の回路網ｚ１を並列共振回路で、ま
た回路網ｚ２を直列共振回路で構成した場合と同じブリ
ッジドＴ形回路が構成されることになり、−ＥＱの等化
器となる。

第６図は前記実施例による等化特性の一例を示すもので
ある。図中、３０は＋ＥＱの特性を、また、３１は−Ｅ
Ｑの特性を示すもので、ここでは高域側に共振点ｆ。を
設定し、該共振点ず。より少し離れた範囲、即ち一３ｄ
Ｂの通過損失レベルの範囲（周波数ｆ１〜ｆ２）を等化
範囲として使用している。

通常の等化器では共振点ｆ。付近から、即ち一２ｄＢの
通過損失レベルの範囲を等化範囲としており、この場合
は通過損失を少なくすることができ、中継増幅器の負担
が軽減されるが、本実施例では一２ｄＢの損失内で十Ｅ
Ｑと−ＥＱの傾斜を対称に近似することが困難であるた
め、前述したように設定した。

前記ユニット１０は複数個用意されるが、そのコイルＬ
１；　Ｌ２、コンデンサＣ１，Ｃ２、抵抗Ｒ１０，Ｒ２
０の各素子値は各等化特性、即ち０゜１．２・・・−・
−ｎ　（ｄＢ）の十ＥＱ、−１、−２−旧−・−ｎ　（
ｄＢ）の−ＥＱのうち、ある＋ＥＱ特性とあるーＥＱ特
性を１つのユニット１０の差替えにより同時に満足する
よう、電子計算機等による近似で最適値が求められる。

なお、ここで、１つのユニット１０を差替えた場合、必
ずしも同数値の＋ＥＱ特性と−ＥＱ特性とが構成される
わけではなく、また、ユニットによっては十ＥＱ（又は
−ＥＱ）としてのみ使用できるもの（特に等化量の小さ
なものに多い）もある。

なお、ユニット１０の挿入方向としては第１図、第３図
に示すもののほか、これらの左右を入替えても良く、同
様な特性が得られる。

また、回路網ＺＩＱ、　Ｚ２０は２次の共振回路の例を
示したが、等化特性によっては３次、４次の回路を用い
ても良い。

（発明の効果）以上説明したように本発明によれば、ブリッジドＴ形回
路で構成される等生着において、互いに逆回路を構成す
る第１及び第２のリアクタンス２端子回路網を含むユニ
ットと、他の回路素子を含み、前記ユニットを少なくと
も２通りの方向より挿入・収容し得る本体とからなり、
前記本体は少なくとも、特性インピーダンスに等しい抵
抗値を有する第１及び第２の抵抗の直列回路の両端にそ
れぞれ接続した第１及び第２の接点と、該第１及び第２
の抵抗の接続中点に接続した第３の接点と、接地された
第４の接点とを有し、前記ユニットは少なくとも、第１
の収容位置において第１又は第２の接点にそれぞれ接続
し、且つ第２の収容位置において第３又は第４の接点に
それぞれ接続する第１及び第２の端子と、第１の収容位
置において第３又は第４の接点にそれぞれ接続し、且つ
第２の収容位置において第１又は第２の接点にそれぞれ
接続する第３及び第４の端子とを有し、第１及び第２の
端子間に第１のリアクタンス２端子回路網を接続し、第
３及び第４の接点間に第２のリアクタンス２端子回路網
を接続したため、挿入方向を変えてユニットを挿入する
ことにより、第１及び第２のリアクタンス２端子回路網
の位置が入替り、１つのユニットで＋ＥＱと−［Ｑの両
方の等化特性を実現することができ、システム施工中の
調整時や保守時に用意するユニット数を従来の等生着に
比べて大幅に減らすことができ、歩留りを向上させるこ
とができる。また、同軸ケーブルによる信号伝送におい
て、ケーブル等化が必要となる場合、アッテネータと組
合わせることにより、どのようなチルト方式にも適用す
ることができる等の利点がある。

【図面の簡単な説明】

図面は本発明の説明に供づるもので、第１図、第３図乃
至第６図は本発明の等生着の一実施例を示す概略構成図
、第２図は従来の等生着の一例を示す概略構成図、第３
図はユニットの挿入方向を変えた状態を示Ｊ図、第４図
は回路網Ｚ１０の具体的構成図、第５図は回路網２２０
の具体的構成図、第６図は等化特性を示１図である。１０・・・・・・ユニット、１１．１２．１３．１４゜
１５．１６．１７．１８・・・・・・端子、２０・・・
・・・本体、２１，２２，２３．２４．２５・・・・・
・接点、７１０．２２０・・・・・・リアクタンス２端
子回路網、ＲＯｌ、　ＲＯ２，Ｒ１０，Ｒ２０・・・・
・・抵抗。特許出願人　沖電気工業株式会社代理人弁理士　古　　１）　精　　厚木発明の等生着の−を施イ？１１示す臼第１図Ｚｌｏ、２２０：す７クラレス２螺千回！ｉｚ条ｍユニ１．トの挿入方向１変えた時の構成図回路！Ａ２１
０の息イ本的横戒凹ｏｓｍＺ２°ＯのＡ（Ａくｊ１７ｍｌａ１周：ｉ収本発明による専化特１陛の−１１１１示す特性凹Ｍ６ズ

Claims

【特許請求の範囲】　ブリッジドＴ形回路で構成される等化器において、互いに逆回路を構成する第１及び第２のリアクタンス２
端子回路網を含むユニットと、他の回路素子を含み、前記ユニットを少なくとも２通り
の方向より挿入・収容し得る本体とからなり、前記本体は少なくとも、特性インピーダンスに等しい抵
抗値を有する第１及び第２の抵抗の直列回路の両端にそ
れぞれ接続した第１及び第２の接点と、該第１及び第２
の抵抗の接続中点に接続した第３の接点と、接地された
第４の接点とを有し、前記ユニットは少なくとも、第１の収容位置において第
１又は第２の接点にそれぞれ接続し、且つ第２の収容位
置において第３又は第４の接点にそれぞれ接続する第１
及び第２の端子と、第１の収容位置において第３又は第
４の接点にそれぞれ接続し、且つ第２の収容位置におい
て第１又は第２の接点にそれぞれ接続する第３及び第４
の端子とを有し、第１及び第２の端子間に第１のリアクタンス２端子回路
網を接続し、第３及び第４の接点間に第２のリアクタンス２端子回路
網を接続したことを特徴とする等化器。