JPS6258353A - Test method for on-line memory - Google Patents
Test method for on-line memoryInfo
- Publication number
- JPS6258353A JPS6258353A JP60193923A JP19392385A JPS6258353A JP S6258353 A JPS6258353 A JP S6258353A JP 60193923 A JP60193923 A JP 60193923A JP 19392385 A JP19392385 A JP 19392385A JP S6258353 A JPS6258353 A JP S6258353A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- dma transfer
- test
- cell
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
オンラインで動作するシステムのメモリを試験する方法
であって、動作中のメモリをあらかじめ複数のセルに分
割し、各セルの内部に該セルがDMA転送中であるかど
うか、またメモリ試験中であるかどうかの情報を書込み
、メモリ試験を行う場合は前記セルのうちDMA転送中
でないものを選んで試験を行ない、DMA転送中のメモ
リセルを見つけたときはそのメモリセルをあとまわしに
して次のメモリセルの試験を行い、DMA転送を止める
ことなくメモリ試験を行うことを可能とする。[Detailed Description of the Invention] [Summary] A method for testing the memory of a system operating online, in which the operating memory is divided into a plurality of cells in advance, and inside each cell there is a signal indicating that the cell is undergoing DMA transfer. If you want to perform a memory test, select one of the cells that is not undergoing DMA transfer and perform the test, and when you find a memory cell that is undergoing DMA transfer. This makes it possible to defer that memory cell and test the next memory cell, making it possible to perform a memory test without stopping DMA transfer.
本発明はオンラインメモリ試験方法に関するもので、さ
らに詳しく言えば、オンラインで動作中のシステムにお
いて内部のメモリーをDMA(Direct Memo
ry Access)転送を行っている場合に試験する
方法に関するものである。The present invention relates to an online memory testing method, and more specifically, the present invention relates to an online memory testing method, and more specifically, the present invention relates to an online memory testing method.
This relates to a method of testing when performing ry Access) transfer.
動作中の装置のメモリを試験する際に、DMA転送を行
わない領域は割込みをマスクするなどしてメモリの試験
を行う。すなわちマスクすることによってもとの内容を
保存して任意のデータの書込み/続出し試験を行った後
、保存しておいたもとの内容を復元させるなどしてメモ
リ試験を行うことができる。When testing the memory of an operating device, the memory is tested by masking interrupts in areas where DMA transfer is not performed. That is, by masking, it is possible to save the original contents and perform a write/continue test of arbitrary data, and then restore the saved original contents to perform a memory test.
しかし、D M A転送に使われる領域では、割込みを
マスクしてもDMA転送は行われるために、メモリから
転送される内容を破壊したり、メモリに転送されてきた
内容によって試験がNGになるという問題があり、オン
ラインでのメモリ試験が不可能であった。However, in the area used for DMA transfer, DMA transfer is performed even if interrupts are masked, so the content transferred from memory may be destroyed or the test may fail depending on the content transferred to memory. This problem made it impossible to conduct an online memory test.
本発明はこのような点にかんがみて創作されたもので、
オンラインで動作中のシステムにおいて、内部のメモリ
をDMA転送を止めることなく試験できるようにした、
オンラインメモリ試験方法を提供することを目的として
いる。The present invention was created in view of these points.
In a system running online, the internal memory can be tested without stopping DMA transfer.
It aims to provide an online memory testing method.
第1図は本発明のオンラインメモリ試験方法の原理ブロ
ック図である。FIG. 1 is a block diagram of the principle of the online memory testing method of the present invention.
第1図に示すごとく、本発明においては、−例としてメ
モリを決った大きさのセルla 、 Ib 、 −・l
e。As shown in FIG. 1, in the present invention, for example, the memory is composed of cells la, Ib, -.l
e.
1fZこ分割して、各メモリセルの1つのアドレスにつ
ぎのセルのアドレスを書込み、順次かくのごとくしてQ
ueue状とすることにする。これらのメモリセルの中
にはDMA転送中であるかどうか、メモリ試験中である
かの情報を入れる。以下これをB S W (Buff
er 5tatus Word) という。そしてメモ
リ試験を行う場合はBSW内、のDMA転送中でないこ
とを確認してメモリ試験中の表示をして試験を行い、お
わればこのメモリ試験中の表示を消す。もしDMA転送
中のメモリセルを見つけたときは、そのメモリセルはあ
とまわしにして次のメモリセルの試験を行うかある時間
処理を停止して時間経過後再び試行する。もちろんメモ
リセルの大きさ、連結状態は上に述べたものに限定され
るものではない。Divide into 1fZ, write the address of the next cell in one address of each memory cell, and write the address of the next cell sequentially like this.
Let's make it ueue form. Information indicating whether DMA transfer is in progress and whether a memory test is in progress is entered into these memory cells. Below, this is called BSW (Buff
er 5tatus Word). When performing a memory test, it is confirmed that DMA transfer within the BSW is not in progress, a memory test in progress display is displayed and the test is performed, and when the memory test in progress display is erased. If a memory cell undergoing DMA transfer is found, that memory cell is postponed and the next memory cell is tested, or the process is stopped for a certain period of time and then tried again after the lapse of time. Of course, the size and connection state of the memory cells are not limited to those described above.
本発明においては、DMA転送中でないセルから順次に
メモリ試験を行ない、DMA転送中のメモリセルはあと
まわしにして試験を行うので、オフラインにしてDMA
転送を止めることなくオンラインメモリ試験を行うこと
ができる。In the present invention, memory tests are performed sequentially starting from cells that are not undergoing DMA transfer, and memory cells that are undergoing DMA transfer are tested later, so the DMA test is performed offline.
Online memory tests can be performed without stopping the transfer.
第2図は本発明の実施例であって、第1図におけるメモ
リセルが、Queue情報領域2、BSW格納領域3を
有し、且つSSW領域はRAMテスト中表示領域3aお
よびDMA転送中表示領域3bを含んでいることを示す
。FIG. 2 shows an embodiment of the present invention, in which the memory cell in FIG. 1 has a Queue information area 2 and a BSW storage area 3, and the SSW area is a RAM test display area 3a and a DMA transfer display area. 3b is included.
第2図の構造において、DMA転送を行う場合はメモリ
セルのうちDSWがメモリ試験中でないものを選んで、
BSWにDMA転送中であることを表示してからDMA
転送を行い、終了すればDMA転送中であることの表示
を消す。メモリ試験を行う場合にはBSW内のDMA転
送中でないことを確認してメモリ試験中の表示をしてメ
モリの試験を行い、おわればこのメモリ試験中の表示を
消す。もしDMA転送中のメモリセルを見つけたときは
そのメモリセルのDMA転送が終了するのを待ってつぎ
のメモリセルの試験を行う。In the structure shown in Figure 2, when performing DMA transfer, select a memory cell whose DSW is not undergoing a memory test,
DMA after displaying that DMA transfer is in progress to BSW
The transfer is performed, and when the transfer is completed, the display indicating that the DMA transfer is in progress is erased. When performing a memory test, it is confirmed that DMA transfer within the BSW is not in progress, a memory test in progress display is displayed, the memory test is performed, and when the memory test is completed, the memory test in progress display is turned off. If a memory cell undergoing DMA transfer is found, the next memory cell is tested after waiting for the DMA transfer of that memory cell to be completed.
第3図は本発明の動作フローチャートである。FIG. 3 is an operational flowchart of the present invention.
まずブロック11において最初のメモリセルを獲得する
と、ブロック12においてDMA転送中か否かをみる。First, when the first memory cell is acquired in block 11, it is checked in block 12 whether DMA transfer is in progress.
もしブロック12においてDMA転送中であることがわ
かるとブロック13においてタイミング設定を行って時
間待ちを行い、DMA転送中でない場合はブロック14
において割込マスクセットを行ない、ブロック15にお
いて書込み/続出しテストを実行して、ブロック16に
おいてその結果を判定する。判定結果がGであるかNG
であるかをブロック17 、18にそれぞれ保存してブ
ロック19において割込マスクをリセットし、ブロック
20において次のメモリブロックがあるかないかをさが
しである場合は同一の試験をくり返し、ない場合は試験
を終了する。ブロック17および18に保存されたGお
よびNG情報により試験結果を判定する。If it is found in block 12 that DMA transfer is in progress, timing is set in block 13 and a time wait is performed, and if DMA transfer is not in progress, block 14
An interrupt mask is set in block 15, a write/continue test is performed in block 15, and the result is determined in block 16. Whether the judgment result is G or NG
The interrupt mask is stored in blocks 17 and 18 respectively, and the interrupt mask is reset in block 19. In block 20, the same test is repeated if there is a next memory block, and if there is not, the test is repeated. end. The test result is determined by the G and NG information stored in blocks 17 and 18.
以上述べてきたように、本発明によれば、オンライン状
態のシステムをメモリ試験のためにオフラインにするこ
とが必要なく、迅速にして信頼性のある試験方法が提供
され、実用的に極めて有用である。As described above, according to the present invention, there is no need to take an online system offline for memory testing, a quick and reliable test method is provided, and it is extremely useful in practice. be.
第1図は本発明にか\るオンライン試験方法の原理ブロ
ック図、第2図は本発明の詳細な説明する図、第3図は
本発明の動作フロチャートをそれぞれ示す。
第1図および第2図において、1a〜1fはメモリセル
、2はQueue情報格納領域、3はバッファーステー
タス語、3aはRAMテスト中表示、3bはDMA転送
中表示をそれぞれ示す。
本発明の原理ブロック図
本発明の詳細な説明する図
第2図FIG. 1 is a block diagram of the principle of the online testing method according to the present invention, FIG. 2 is a diagram explaining the present invention in detail, and FIG. 3 is a flowchart of the operation of the present invention. 1 and 2, 1a to 1f are memory cells, 2 is a queue information storage area, 3 is a buffer status word, 3a is a RAM test in progress display, and 3b is a DMA transfer in progress display. Block diagram of the principle of the present invention Detailed explanation of the present invention Figure 2
Claims (1)
に試験するオンラインメモリ試験方法において、動作中
のメモリをあらかじめ複数のセル(1a〜1f)に分割
し、各セルの内部に該セルがDMA転送中であるかない
かの情報(3b)、およびメモリ試験中であるかないか
の情報(3a)を表示し、DMA転送を行う場合は前記
セルのうちメモリ試験中でないものを選び、該セルにD
MA転送中であることを表示(3b)してDMA転送を
行ない、メモリ試験を行う場合は前記セルのうちDMA
転送中でないものを選び、該セルにメモリ試験中である
ことを表示(3a)してメモリ試験を行うことを特徴と
するオンラインメモリ試験方法。In an online memory test method that tests the memory of a system that operates online during DMA transfer, the operating memory is divided in advance into a plurality of cells (1a to 1f), and inside each cell there is a Displays the information (3b) indicating whether the memory is present or not, and the information (3a) indicating whether the memory is being tested or not. When performing DMA transfer, select one of the cells that is not undergoing a memory test, and transfer the DMA to that cell.
When performing a DMA transfer by displaying that MA transfer is in progress (3b) and performing a memory test, the DMA
An online memory test method characterized in that a memory test is performed by selecting a cell that is not being transferred, displaying (3a) on the selected cell that it is undergoing a memory test.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60193923A JPS6258353A (en) | 1985-09-04 | 1985-09-04 | Test method for on-line memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60193923A JPS6258353A (en) | 1985-09-04 | 1985-09-04 | Test method for on-line memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6258353A true JPS6258353A (en) | 1987-03-14 |
Family
ID=16315986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60193923A Pending JPS6258353A (en) | 1985-09-04 | 1985-09-04 | Test method for on-line memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6258353A (en) |
-
1985
- 1985-09-04 JP JP60193923A patent/JPS6258353A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6258353A (en) | Test method for on-line memory | |
JPS61292298A (en) | Memory circuit | |
JPH06187266A (en) | Method and device for data tranfer test | |
JPS6426940A (en) | Maintenance test system for shared device | |
JPS61131047A (en) | Pipeline controlling system | |
JPS62163143A (en) | Initial microprogram load controller | |
JPS61231607A (en) | Simulation system for iron and steel rolling control system | |
JPH0447857B2 (en) | ||
JPS54120550A (en) | Fault supervisory system of time-division multi-processor | |
JPH03111936A (en) | Branched result storing system for conditional branch instruction | |
JPS63214806A (en) | Programmable controller | |
JPS629459A (en) | Common memory copy system | |
JPH02210515A (en) | System resetting system | |
JPH03194625A (en) | Address tracing system for information processor | |
JPH0210436A (en) | Save processing system | |
JPH01265342A (en) | Diagnosing method for display memory | |
JPH0236379A (en) | Testing method for logic processing function | |
JPS60549A (en) | Memory testing system | |
JPH01321529A (en) | Initial diagnostic system for device | |
JPS60171546A (en) | Debug system of input and output device | |
JPH03138733A (en) | Controller with operation error display device | |
JPS593531A (en) | Terminal output processing system | |
JPS59123948A (en) | Testing system of information processing system | |
JPS61241859A (en) | Data transfering equipment | |
JPH05257824A (en) | Method for testing external storage device |