JPS6247195A - Ceramic multilayer substrate - Google Patents

Ceramic multilayer substrate

Info

Publication number
JPS6247195A
JPS6247195A JP18691885A JP18691885A JPS6247195A JP S6247195 A JPS6247195 A JP S6247195A JP 18691885 A JP18691885 A JP 18691885A JP 18691885 A JP18691885 A JP 18691885A JP S6247195 A JPS6247195 A JP S6247195A
Authority
JP
Japan
Prior art keywords
substrate
multilayer
conductor
composition
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18691885A
Other languages
Japanese (ja)
Other versions
JPH0369196B2 (en
Inventor
浩一 熊谷
島崎 新二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18691885A priority Critical patent/JPS6247195A/en
Publication of JPS6247195A publication Critical patent/JPS6247195A/en
Publication of JPH0369196B2 publication Critical patent/JPH0369196B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Glass Compositions (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、セラミック多層基板、特に低温焼成可能々セ
ラミック多層基板に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a ceramic multilayer substrate, particularly a ceramic multilayer substrate that can be fired at low temperatures.

従来の技術 近年、電子回路には、厚膜印刷法により簡便に回路形成
できる熱放散性の優れたセラミック基板を使用した電子
回路が使用されている。そして、より小型高性能化を実
現する為に多層電子回路基板が使用され始めている。
2. Description of the Related Art In recent years, electronic circuits using ceramic substrates with excellent heat dissipation properties, which can be easily formed by thick film printing, have been used for electronic circuits. Multilayer electronic circuit boards are beginning to be used to achieve smaller size and higher performance.

多層回路基板を製造する方法は一般的には次に述べる(
a) 、 (b) 、 (C’)の三種類がある。
The method for manufacturing multilayer circuit boards is generally described below (
There are three types: a), (b), and (C').

(、)  セラミック焼結体上での印刷多層法(b) 
 グリーンシート上での印刷多層法(0)  グリーン
シート積層多層法 (a)のセラミック焼結体上での印刷多層法による多層
基板の製造方法を説明すると、第1図にそのプロセスを
示すように、まず基板となるセラミック焼結体上に第1
導体層を印刷・乾燥・焼成しくステップ1〜3)、次に
第1絶縁層を印刷・乾燥・焼成しくステップ4〜6)、
その上に第2絶縁層を印刷・乾燥しくステップ7.8)
、第2導体層を印刷・乾燥しくステップ9.10)、第
2絶縁層ごと一括焼成(ステップ11)する。この際、
第1及び第2絶縁層はヴイアホールと呼ばれる微小孔が
形成されるように印刷[7、その微小孔中に第2導体層
に用いられる材料が充填されるように第2導体層を印刷
する事により第1導体層と第2導体層とが接続される。
(,) Printing multilayer method on ceramic sintered body (b)
Printing multilayer method on green sheet (0) To explain the method of manufacturing a multilayer board by printing multilayer method on ceramic sintered body of green sheet lamination multilayer method (a), the process is shown in Figure 1. , firstly, a first
Steps 1 to 3) of printing, drying, and baking the conductor layer; then steps 4 to 6) of printing, drying, and baking the first insulating layer;
Print and dry the second insulating layer on top of it (step 7.8)
, the second conductive layer is printed and dried (step 9.10), and the second insulating layer is fired all at once (step 11). On this occasion,
The first and second insulating layers are printed so that micro holes called via holes are formed [7, The second conductor layer is printed so that the material used for the second conductor layer is filled into the micro holes. The first conductor layer and the second conductor layer are connected.

次に第2導体層上に第3絶縁層を印刷・乾燥・焼成し、
第2絶縁層以降と同手順で層数を重ねていく(ステップ
1〜11)。
Next, a third insulating layer is printed, dried, and fired on the second conductive layer,
The number of layers is stacked in the same manner as for the second insulating layer and subsequent layers (steps 1 to 11).

0))のグリーンシート−1−での印刷多層法に]こる
多層基板の製造方法は、第2図にそのプロセスをポーJ
゛ように、斗ず焼成後基板となるセラミックのグリーン
シート土に第1導体層を印刷・乾燥しくステップ12 
、13 )、次にその上に第1絶縁層を印刷・乾燥しく
ステップ14.15)、引き続き第2導体層、第2絶縁
層の印刷・乾燥を行ない(ステップ15〜19)、以降
同手順で層数を繰り返しくステップ12〜19)、グリ
ーンシートと導体層と絶縁層とを−・括焼成する(ステ
ップ20)。
Figure 2 shows the process for manufacturing a multilayer board using the printing multilayer method using a green sheet (0)).
Step 12: After firing, print and dry the first conductor layer on the ceramic green sheet soil that will become the substrate.
, 13), then print and dry the first insulating layer thereon (step 14.15), then print and dry the second conductor layer and second insulating layer (steps 15 to 19), and repeat the same procedure thereafter. Steps 12 to 19) in which the number of layers is repeated are repeated, and the green sheet, the conductor layer, and the insulating layer are collectively fired (step 20).

(C)のグリーンシート積層多層法による多層基板の製
造方法は、第3図にそのプロセスを示すようニ、捷ず複
数枚のセラミックのグリーンシートそれぞれに異なるパ
ターンの微小孔を形成1〜(ステップ22〜24)、そ
れぞれ光なるパターンの導体層を印刷・乾燥する(ステ
ップ25〜30)。
In the method for manufacturing a multilayer board using the green sheet lamination multilayer method (C), as shown in FIG. 22 to 24), respectively, printing and drying a conductor layer with a light pattern (steps 25 to 30).

次に導体パターンの昇なるグリーンシート同±4・所望
枚数積層しくステップ31)、適度な圧力と適度な温度
のもとて圧着1〜(ステップ32)、所望の外形寸法に
切断[7てから焼成する(ステップ33 、34 )。
Next, stack the desired number of green sheets with the conductor pattern (step 31), crimping them under moderate pressure and temperature (step 32), and cut them into the desired external dimensions [7]. Baking (steps 33, 34).

各導体層間の導通はグリーンシートの微小孔に充填され
た導体により行なわれる。
Electrical conduction between each conductor layer is achieved by conductors filled in micropores in the green sheet.

(b) 、 (c)の製造方法においては共に基板焼成
の後に最上層の厚膜形成を行々う(ステップ21.35
)。
In both manufacturing methods (b) and (c), the thick film of the top layer is formed after baking the substrate (step 21.35).
).

(a) 、 (b) 、 (C)三種類の製造方法を比
較すると、(cl)は比較的簡単な技術で多層化が可能
であるが、実質的な層数限界は4〜6層でありそれ以上
の層数は表面の凹凸が激しくなり実用に耐えない。(b
)はグリーンシートと印刷した絶縁層と導体層とを一度
に焼成する事によりプロセスの合理化ヲ行々う事ができ
る。しかしくb)も(a)同様に、層数を増すと表面の
凹凸が大きくなるのでやはり限界層数は4〜6層である
。(C)は理論的に層数は無限に可能であり、現実的に
も30〜40層程度の多層基板が報告されている。しか
し、その製造にはきわめて高度な技術を要し、プロセス
的課題も多い。
Comparing the three manufacturing methods (a), (b), and (C), it is found that (cl) can be multi-layered with relatively simple technology, but the practical limit on the number of layers is 4 to 6 layers. If the number of layers is greater than that, the surface becomes extremely uneven and is not practical. (b
) can streamline the process by firing the green sheet, printed insulating layer, and conductive layer at the same time. However, in case of b), similarly to (a), increasing the number of layers increases surface irregularities, so the limit number of layers is still 4 to 6 layers. The number of layers in (C) is theoretically possible to be infinite, and in reality, multilayer substrates with about 30 to 40 layers have been reported. However, manufacturing them requires extremely advanced technology and there are many process issues.

以上の(a) 、 (b) 、 (c’)三積類の製造
方法のうち、本発明は(c)のグリーンシート積層多層
法に関するものである。第3図を参照にしてJ:り詳細
に従来技術を述べる。
Among the above-mentioned methods (a), (b), and (c') for producing three types of laminations, the present invention relates to (c) the green sheet lamination multilayer method. The prior art will be described in detail with reference to FIG.

(従来技術の第−例)まず、アルミナパウダーと有機物
の混合体を所定の厚みに成形したグリーンシート複数枚
に対し、ヴイアホールとなる微小孔をそれぞれに異なる
パターンで形成し7(ステップ22〜24)、それそえ
異なるパターンの導体層を印刷・乾燥する(ステップ2
5〜30)。導体(」刺には主にW、Moが使用される
。ヴイアホールへの導体材tIの充填は導体の印刷工程
と同時に行なう(ステップ25〜27)か、もしくは印
刷工程の前にヴイアホール単独に導体11=’iを充填
する。導体の乾燥後に各々異なる導体パターンを形成し
たグリーンシートを所定枚数積層しくステップ31)、
適度な温度下で加圧一体化する(ステップ32)。次に
、所望の外形寸法に切断しくステップ33)、約150
0℃の還元性雰囲気中で焼成しくステップ34)、多層
基板となる。
(First example of prior art) First, micro holes that will become via holes are formed in a plurality of green sheets having a predetermined thickness formed from a mixture of alumina powder and an organic substance in different patterns 7 (steps 22 to 24). ), then print and dry the conductor layer with different patterns (step 2)
5-30). W and Mo are mainly used for conductor material.Filling of the conductor material tI into the via hole is done at the same time as the conductor printing process (steps 25 to 27), or the conductor material is filled into the via hole alone before the printing process. 11 = 'i is filled. After the conductor is dried, a predetermined number of green sheets each having a different conductor pattern are laminated (step 31).
They are integrated under pressure at an appropriate temperature (step 32). Next, step 33) cuts to the desired external dimensions, approximately 150 mm.
The multilayer substrate is baked in step 34) in a reducing atmosphere at 0° C. to form a multilayer substrate.

焼成された基板は充分洗浄され、以降最」二層の〃膜形
成工程(ステップ36)へと進む。
The fired substrate is thoroughly cleaned and then proceeds to the step of forming the second most layered film (step 36).

(従来技術の第ニー例)特公昭59−22399−弓公
報に開示される「多層セラミック基板」にあるように、
゛まず、ガラス拐料とアルミナ(・4月による複合組成
物と有機物の混合体を所定のJ=みに成形したグリーン
シート複数枚に対し、ヴイアホールとなる微小孔をそれ
ぞれに異々るパターンで形成しくステップ22〜24)
、それぞれ異なるパターンの導体層を印刷・乾燥する(
ステップ26〜30)。導体材料にはAg、Au、Pd
、Pt等の単体あるいはこれらの合金が使用される。ヴ
イアホールへの導体材料の充填は導体の印刷工程と同時
に行なう(ステップ25〜2γ)か、もしくは印刷工程
の前にヴイアホール単独に導体材料を充填する。導体の
乾燥後に各々異なる導体パターン全形成したグリーンシ
ートを所定枚数積層しくステップ31)、適度な温度下
で加圧一体化する(ステップ32)。
(Second example of prior art) As stated in the "Multilayer Ceramic Substrate" disclosed in Japanese Patent Publication No. 59-22399-Yumi Publication,
゛First, micropores that will become via holes are formed in different patterns on multiple green sheets made of a mixture of glass powder, alumina (April's composite composition, and organic matter) formed to a predetermined J= size. Formation Steps 22-24)
, print and dry conductor layers with different patterns (
Steps 26-30). Conductor materials include Ag, Au, and Pd.
, Pt, etc., or an alloy thereof may be used. The via holes are filled with the conductive material simultaneously with the conductor printing process (steps 25 to 2γ), or the via holes are filled with the conductive material alone before the printing process. After the conductors are dried, a predetermined number of green sheets each having a different conductor pattern are laminated (step 31), and then integrated under pressure at an appropriate temperature (step 32).

次に、所望の外形寸法に切断しくステップ33)、70
0℃〜1400℃の空気中で焼成しくステップ34)多
層基板となる。焼成された基板は充分洗浄され、以降最
上層の埋膜形成工程(ステップ36)へと進む。
Next, step 33) and 70 cut to desired external dimensions.
Step 34) A multilayer substrate is obtained by firing in air at 0° C. to 1400° C. The fired substrate is thoroughly cleaned, and then proceeds to the step of forming a buried film in the uppermost layer (step 36).

発明が解決しようとする問題点 しかしながら上記のような従来技術の第−例では、焼成
温度が高く還元性雰囲気を使用する為に設備費用が高く
、取扱いも不便であった。また、グリーンシート材料に
アルミナを使用しており焼成温度が高い為、導体利料に
はW 、 M o  等の高融点金属しか使用出来ず、
結果として導体の抵抗値が高くなるという問題点を有し
ていた。
Problems to be Solved by the Invention However, in the above-described first example of the prior art, the firing temperature is high and a reducing atmosphere is used, resulting in high equipment costs and inconvenience in handling. In addition, since alumina is used as the green sheet material and the firing temperature is high, only high melting point metals such as W and Mo can be used as conductor materials.
As a result, there was a problem in that the resistance value of the conductor became high.

−また従来技術の第二例では、上記第−例の問題点は解
決できるがガラス材料とアルミナ材料による複合組成物
の故に焼成収縮率の制御がアルミナ単独材料より離かし
いという欠点を有してj、・り歩留りが低いという問題
点があった。ちなみに上記第−例による多層基板の焼成
収縮率のばらつきは±0.5%〜±1.0%であり、上
記第二例による多層基板の焼成収縮率は±1.0%〜」
12.5%あった。
-Also, in the second example of the prior art, the problems of the above-mentioned example - can be solved, but because it is a composite composition of glass material and alumina material, it has the disadvantage that the firing shrinkage rate is more difficult to control than with alumina alone. There was a problem that the yield was low. Incidentally, the variation in the firing shrinkage rate of the multilayer substrate according to the above-mentioned example 1 is ±0.5% to ±1.0%, and the firing shrinkage rate of the multilayer substrate according to the above second example is ±1.0% ~.
It was 12.5%.

本発明は上記問題点に鑑み、導体材料にAq。In view of the above problems, the present invention uses Aq as a conductive material.

Au、Pd、Pt等の単体あるいはこれらの合金である
抵抗値の低い低融点金属を使用し、焼成温度は低く空気
中焼成を可能にして設備費用を低減し、取り扱いも容易
にする事を目的とし、かつ焼成収縮率のばらつきがil
、0%未満である空気中低温焼成可能なセラミック多層
基板を提供するものである。
The purpose is to use low melting point metals with low resistance such as Au, Pd, Pt, etc. or their alloys, and to lower the firing temperature and enable firing in air, reducing equipment costs and making handling easier. and the variation in firing shrinkage rate is
, is to provide a ceramic multilayer substrate that can be fired in air at a low temperature of less than 0%.

問題点を解決するだめの手段 上記問題点を解決するために本発明のセラミック多層基
板は、酸化物に換算して、 Sio  6〜65重量% PbOO,1〜30重量%
Means for Solving the Problems In order to solve the above problems, the ceramic multilayer substrate of the present invention contains, in terms of oxides, Sio: 6 to 65% by weight, PbOO, 1 to 30% by weight.
.

Li2O,Na2O、K2Oのうち少なくとも1種0.
01〜10重量%。
At least one of Li2O, Na2O, and K2O.
01-10% by weight.

MgO,CaO,ZnO,BaOのうち少々くとも1種
0.05〜26重量% の組成からなる基本組成物に、同じく酸化物に換算して
、 Al2O3,Z r O2、T 102のうち少なくと
も1種15〜55重量% の組成の添加物を含む誘電体組成物により絶縁層を形成
するものである。
A basic composition consisting of 0.05 to 26% by weight of at least one of MgO, CaO, ZnO, and BaO, and at least one of Al2O3, ZrO2, and T102, also converted to oxides. The insulating layer is formed from a dielectric composition containing additives having a composition of 15 to 55% by weight.

作  用 本発明のセラミック多層基板は、約870℃〜980℃
の低温で焼結可能な誘電体組成物により絶縁層が形成さ
れており、しかも電子回路形成用のセラミック基板とし
ての特性を充分発揮する。
Function: The ceramic multilayer substrate of the present invention can be heated to about 870°C to 980°C.
The insulating layer is formed of a dielectric composition that can be sintered at low temperatures, and also exhibits sufficient characteristics as a ceramic substrate for forming electronic circuits.

本発明では、低融点金属であるAg、Au、Pd。In the present invention, low melting point metals such as Ag, Au, and Pd are used.

pt等の単体あるいはこれらの合金の使用が可能であり
、これら金属は空気中でも酸化しにくい為還元性の焼成
雰囲気は不必要であり、Au、Agは抵抗値がW、Mo
よりも低い。従って、空気中低温焼成により設備費も小
さく済み、取り扱いも簡便になる。
It is possible to use a single substance such as PT or an alloy of these metals, and since these metals are difficult to oxidize even in the air, a reducing firing atmosphere is unnecessary.Au and Ag have a resistance value of W, Mo.
lower than. Therefore, low-temperature firing in air reduces equipment costs and facilitates handling.

さらに、本発明のセラミック多層基板は焼成収縮率のば
らつきが±1.0%未満である為、歩留りが高く量産性
が良好である。
Furthermore, since the ceramic multilayer substrate of the present invention has a variation in firing shrinkage rate of less than ±1.0%, the yield is high and mass productivity is good.

本発明の組成物における限定理由は次の通りである。The reasons for the limitations in the composition of the present invention are as follows.

Sio2は基板を構成する基板組成物であってガラス形
成の主材料である。Sio2が6%未満では焼結温度が
高くなり、A g 、 A u + P t 、 P 
dの低融点金属を内部導体として使用出来なくなり、焼
成収縮率のばらつきが大きく々る。捷だ5lo2が66
%を超えると曲げ強さが小さくなり過ぎ、さらに焼成収
縮率のばらつきが大きくなり、基板としての実用性に耐
えない。
Sio2 is a substrate composition constituting the substrate and is the main material for forming glass. When Sio2 is less than 6%, the sintering temperature becomes high, and A g , A u + P t , P
The low melting point metal d cannot be used as an internal conductor, and the firing shrinkage rate varies greatly. Kada5lo2 is 66
If it exceeds %, the bending strength becomes too small, and the firing shrinkage rate also varies greatly, making it impractical as a substrate.

PbOはガラス形成及び結晶の成分である。PbOが0
.1%未満ではガラスの溶融中に失透を生成し誘電正接
が劣化する。
PbO is a component of glass formation and crystallization. PbO is 0
.. If it is less than 1%, devitrification occurs during melting of the glass and the dielectric loss tangent deteriorates.

またpboが30%を超えると軟化温度、結晶化温度が
高くなり、結果として焼結温度が高くなり過ぎる。
Furthermore, if pbo exceeds 30%, the softening temperature and crystallization temperature will become high, resulting in an excessively high sintering temperature.

MqO,CaO,ZnO,BaOは基板の焼結性向上及
び熱膨張係数の制御、さらには誘電正接を良好にする目
的で添加される。MgO,CaO,ZnO,BaOのう
ち少なくとも1種が0.06%未満では焼結性が不充分
であり、25%を超えると誘電正接が大きくなり好41
〜くない。熱膨張係数は基板の用途により種々制御され
るが、通常の厚膜混成集積回路として用いる場合、特に
厚膜導体ペースト及び厚膜抵抗ペーストにより回路形成
を行々う場合はアルミナの熱膨張係数6.0〜6,6X
10 7℃に一致させるのが好1しく、またICのシリ
コンチップを直接基板に実装する場合はシリコンの熱膨
張係数4×107℃に一致させるのが好−ましい。
MqO, CaO, ZnO, and BaO are added for the purpose of improving the sinterability of the substrate, controlling the coefficient of thermal expansion, and improving the dielectric loss tangent. If at least one of MgO, CaO, ZnO, and BaO is less than 0.06%, sinterability is insufficient, and if it exceeds 25%, the dielectric loss tangent becomes large, making it undesirable.
~ Not. The coefficient of thermal expansion is controlled in various ways depending on the use of the substrate, but when used as a normal thick film hybrid integrated circuit, especially when forming a circuit using thick film conductor paste and thick film resistor paste, the coefficient of thermal expansion of alumina is 6. .0~6,6X
It is preferable to match the thermal expansion coefficient of silicon to 107°C, and when a silicon chip of an IC is directly mounted on a substrate, it is preferable to match the coefficient of thermal expansion of silicon to 4×107°C.

熱膨張係数だけで基板の良否判断は靴かしいが、両者の
値と比較して大きく離れた値を持つ基板は実用に耐えな
い。
It is easy to judge the quality of a board based on the coefficient of thermal expansion alone, but a board with a value that is significantly different from both values cannot be put to practical use.

KO,N a 20 、 L 120は基板の焼結性向
上及び吸水性の直重、さらには基板の変形を抑える目的
で添加する。K O,Na2O,Li2Oのうち少なく
とも1種が0.01%未満では基板の変形が著しくなり
、大きく基板が反る。K O、N a 20. L !
 20のうち少々くとも1種が10%を超えると焼結が
不充分となり吸水性を帯びる。
KO, Na 20 and L 120 are added for the purpose of improving the sinterability of the substrate, increasing the water absorbency, and suppressing deformation of the substrate. If at least one of K 2 O, Na 2 O, and Li 2 O is less than 0.01%, the substrate will be significantly deformed and the substrate will warp significantly. K O, N a 20. L!
If at least one of the 20 components exceeds 10%, sintering will be insufficient and water absorption will occur.

Al2O3,ZrO2,TiO2は基板ノフィラーとし
て使われ、主に曲げ強さの向−Lと焼成収縮率のばらつ
きの抑制の為に添加される。Al2O3,ZrO2゜T
 i O2のうち少なくとも1種が15%未満では曲げ
強さが小さ過ぎ、焼成収縮率のばらつきも大きく実用に
耐えない。寸たA l 20 s 、 Z r○2 、
 T 102のうち少なくとも1種が66%を超えると
焼結温度が高くなりかつ焼結が不充分で吸水性を帯び、
また曲げ強さも小さくなる。
Al2O3, ZrO2, and TiO2 are used as substrate fillers and are added mainly to suppress variations in bending strength in the direction -L and firing shrinkage rate. Al2O3, ZrO2゜T
If at least one of iO2 is less than 15%, the bending strength is too low and the firing shrinkage rate varies too much to be practical. Dimensions A l 20 s, Z r○2,
If at least one of T102 exceeds 66%, the sintering temperature will be high and the sintering will be insufficient, resulting in water absorption.
Moreover, the bending strength is also reduced.

実施例 以下本発明の多層基板用誘電体組成物の実施例について
説明する。
Examples Examples of the dielectric composition for multilayer substrates of the present invention will be described below.

まずガラスの調整に当っては、後掲の第1表に示した組
成になるように基本組成物の各原料を秤叶してバッチを
調整し、このバッチを1400〜1500’Cで1〜3
時間加熱して溶融し、例えばロールアウト法等によりガ
ラス板を成形する。次いでとのガラス板をアルミナボー
ルなどで平均粒径0.6〜6μmの粉末とし、同粒径程
度の添加物13/、 を加える事により本発明の誘電体組成物が製造される。
First, in preparing the glass, prepare a batch by weighing each raw material of the basic composition so that it has the composition shown in Table 1 below. 3
The material is heated for a period of time to melt it, and then a glass plate is formed by, for example, a roll-out method. Next, the dielectric composition of the present invention is produced by powdering the above glass plate with an alumina ball or the like to have an average particle size of 0.6 to 6 μm, and adding additives 13/, having about the same particle size.

なお、この際用いられる原料粉末は明確化のため酸化物
に換算表記したが、鉱物・酸化物・炭酸塩・水酸化物な
どの形でも通常の方法により使用されるのは勿論である
Note that the raw material powder used in this case is expressed in terms of oxide for clarity, but it goes without saying that minerals, oxides, carbonates, hydroxides, and other forms can also be used in the usual manner.

次に、このようにして得られた誘電体組成物を使用した
グリーンシート積層多層法によるセラミック多層基板の
製造方法の一例を述べる。
Next, an example of a method for manufacturing a ceramic multilayer substrate by a green sheet lamination multilayer method using the dielectric composition obtained in this manner will be described.

捷ず上記組成物100重量部に対して、ポリビニルブチ
ラール1Q重量部、ジブチルフタレートを6重量部、グ
リセリルモノオレエー)0−4を置部、1−1−1  
)リクロルエタンを20重量部、インプロピルアルコー
ルを39重量部加工、24時間ボールミル混合を行ない
スラリを造った。このスラリでポリエステルフィルム上
にドクターブレード法により厚み0.1酊のグリーンシ
ートを製造し、充分なエージングを行々い、ヴイアホー
ルとなる微小孔を機械的な加工により形成した。次いて
このヴイアホールにメタルマスクを用いた印刷法により
導体材料を充填l−だ。使用した導体材14 、 。
To 100 parts by weight of the above composition, add 1Q parts by weight of polyvinyl butyral, 6 parts by weight of dibutyl phthalate, 1 part of glyceryl monooleate) 0-4, 1-1-1
) 20 parts by weight of dichloroethane and 39 parts by weight of inpropyl alcohol were processed and mixed in a ball mill for 24 hours to prepare a slurry. Using this slurry, a green sheet with a thickness of 0.1 mm was produced on a polyester film by the doctor blade method, sufficiently aged, and micropores to become via holes were formed by mechanical processing. Next, this via hole is filled with a conductive material by a printing method using a metal mask. The conductor material used was 14.

料はAuで融点は1062℃ であった。The material was Au and the melting point was 1062°C.

次に、同じ導体材料により導体層をグリーンシートに印
刷・乾燥した。ヴイアホールパターン。
Next, a conductive layer was printed on a green sheet using the same conductive material and dried. Via hole pattern.

導体印刷パターンが各々異々るグリーンシート複数枚を
、80℃の温度下で200に9/iの圧力で密着させ加
圧一体化した。次に外形切断の後に最大温度870〜1
340℃最大温度保持時間60分にて焼成した。焼成さ
れた多層基板は、純水で超音波洗浄後表裏の最上層厚膜
を形成して、電子回路としての機能が発揮される基板と
して完成した。
A plurality of green sheets each having a different conductor printing pattern were brought into close contact with each other at a temperature of 80° C. and a pressure of 200 to 9/i to integrate them under pressure. Next, after cutting the outline, the maximum temperature is 870~1
Firing was carried out at 340° C. for a maximum temperature holding time of 60 minutes. After ultrasonically cleaning the fired multilayer board with pure water, a thick top layer was formed on the front and back sides of the multilayer board, completing the board that can function as an electronic circuit.

上記製造法により出来た基板としての特性を誘電体組成
物の組成側に第1表に示す。特性は、上記の電子回路と
しての機能が発揮される基板について曲げ強さ、吸水率
、誘電正接を測定し、結果を第1表に示した。また、同
表の焼結温度はそれぞれの組成物について予じめ示差熱
分析よりおおよその焼結温度を推定しておき、吸水率0
.0%であり、なおかつ曲げ強さが最大になる焼結温度
を選択した。反り変形の有無については、基板焼結後、
外観形状を目視で観察して、基板表面の凹凸157、 及び反りうねり、また大きな変形があるものに関して実
用に耐えないとした。
Table 1 shows the properties of the substrate produced by the above manufacturing method, along with the composition of the dielectric composition. Regarding the characteristics, the bending strength, water absorption rate, and dielectric loss tangent were measured for the substrate that functions as an electronic circuit, and the results are shown in Table 1. In addition, the sintering temperature in the same table is determined by estimating the approximate sintering temperature for each composition in advance from differential thermal analysis, and the water absorption rate is 0.
.. 0% and the sintering temperature at which the bending strength was maximized was selected. Regarding the presence or absence of warpage deformation, after sintering the substrate,
The external shape was visually observed, and it was judged that the substrate surface had irregularities 157, warped undulations, and large deformations were not suitable for practical use.

181、 参考として第2表に従来の材料である96%Al2O3
の特性を示す。
181. For reference, Table 2 shows the conventional material 96% Al2O3.
shows the characteristics of

第  2  表 第1表、第2表、及び以上述べたように、本発明による
組成物は870〜980℃と低温で焼成でき、しかも電
子回路形成用のセラミック基板としての特性を充分発揮
しており、その特性は従来の材料である96%Al2O
3に比較し、より優れている。
Table 2 As shown in Tables 1 and 2 and as described above, the composition according to the present invention can be fired at a low temperature of 870 to 980°C, and moreover fully exhibits its characteristics as a ceramic substrate for forming electronic circuits. Its properties are comparable to the conventional material 96% Al2O.
It is better than 3.

19 ′・ − 発明の効果 以上の説明より明らか々ように、本発明の材料を使用す
ることにより低融点金属Ag、Au、Pd。
19'.--Effects of the Invention As is clear from the above explanation, by using the material of the present invention, low melting point metals Ag, Au, and Pd can be produced.

pt等の単体あるいはこれらの合金の使用が可能となり
、これら金属は空気中でも酸化し々い為還元性雰囲気は
不必要であり、斗たAu、Agは抵抗値がW、Moより
も小さい。従って空気中低温焼成により設備費用も小さ
くて済み、取り扱いも簡便になる。
It is possible to use a single substance such as PT or an alloy thereof, and since these metals easily oxidize even in the air, a reducing atmosphere is unnecessary, and the resistance value of Au and Ag is smaller than that of W and Mo. Therefore, low-temperature firing in air reduces equipment costs and makes handling easier.

さらに、本発明のセラミック多層基板は焼成収縮率のば
らつきが±1.0%未満である為、歩留りが高く量産性
が良好である。
Furthermore, since the ceramic multilayer substrate of the present invention has a variation in firing shrinkage rate of less than ±1.0%, the yield is high and mass productivity is good.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はセラミック焼結体上での印刷多層法による多層
基板の製造プロセスを示すフローチャート、第2図はグ
リーンシート上での印刷多層法による多層基板の製造プ
ロセスを示すフローチャート、第3図はグリーンシート
積層多層法による多層基板の製造プロセスを示すフロー
チャートである。 第1図 第2図
Figure 1 is a flowchart showing the manufacturing process of a multilayer board by the printed multilayer method on a ceramic sintered body, Figure 2 is a flowchart showing the manufacturing process of the multilayer board by the printed multilayer method on a green sheet, and Figure 3 is a flowchart showing the manufacturing process of a multilayer board by the printed multilayer method on a green sheet. 2 is a flowchart showing a process for manufacturing a multilayer board using a green sheet lamination multilayer method. Figure 1 Figure 2

Claims (1)

【特許請求の範囲】 酸化物に換算して、 SiO_25〜55重量%、 PbO0.1〜30重量%、 Li_2O、Na_2O、K_2Oのうち少なくとも1
種0.01〜10重量%、 MgO、CaO、ZnO、BaOのうち少なくとも1種
0.05〜25重量%、 Al_2O_3、ZrO_2、TiO_2のうち少なく
とも1種15〜65重量% の組成からなる誘電体組成物により絶縁層を形成したセ
ラミック多層基板。
[Claims] In terms of oxide, at least one of: 25 to 55% by weight of SiO, 0.1 to 30% by weight of PbO, Li_2O, Na_2O, and K_2O
A dielectric material having a composition of 0.01 to 10% by weight of seeds, 0.05 to 25% by weight of at least one of MgO, CaO, ZnO, and BaO, and 15 to 65% by weight of at least one of Al_2O_3, ZrO_2, and TiO_2. A ceramic multilayer substrate with an insulating layer formed from a composition.
JP18691885A 1985-08-26 1985-08-26 Ceramic multilayer substrate Granted JPS6247195A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18691885A JPS6247195A (en) 1985-08-26 1985-08-26 Ceramic multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18691885A JPS6247195A (en) 1985-08-26 1985-08-26 Ceramic multilayer substrate

Publications (2)

Publication Number Publication Date
JPS6247195A true JPS6247195A (en) 1987-02-28
JPH0369196B2 JPH0369196B2 (en) 1991-10-31

Family

ID=16196971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18691885A Granted JPS6247195A (en) 1985-08-26 1985-08-26 Ceramic multilayer substrate

Country Status (1)

Country Link
JP (1) JPS6247195A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62159492A (en) * 1986-01-08 1987-07-15 松下電器産業株式会社 Circuit board and manufacture of the same
US5043223A (en) * 1987-01-22 1991-08-27 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic substrate and method for making the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61275161A (en) * 1985-05-29 1986-12-05 株式会社ノリタケカンパニーリミテド Low temperature burnt multilayer ceramic substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61275161A (en) * 1985-05-29 1986-12-05 株式会社ノリタケカンパニーリミテド Low temperature burnt multilayer ceramic substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62159492A (en) * 1986-01-08 1987-07-15 松下電器産業株式会社 Circuit board and manufacture of the same
US5043223A (en) * 1987-01-22 1991-08-27 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic substrate and method for making the same

Also Published As

Publication number Publication date
JPH0369196B2 (en) 1991-10-31

Similar Documents

Publication Publication Date Title
JPH0343786B2 (en)
JPS63181400A (en) Ceramic multilayer board
JP2006012687A (en) Low-temperature calcined board material and multilayer wiring board using the same
JPS6247195A (en) Ceramic multilayer substrate
JP4407199B2 (en) Crystallized lead-free glass, glass ceramic composition, green sheet and electronic circuit board
JPS6247196A (en) Ceramic multilayer substrate
JPS61266348A (en) Dielectric composition
JPS61266349A (en) Dielectric composition
JPS61264603A (en) Dielectric composition
JPS6356997A (en) Ceramic multylayer board
JPH01166599A (en) Manufacture of laminated ceramic substrate
JPS6231904A (en) Dielectric composition
JPH07277791A (en) Ceramic composition for insulating base and ceramic multilayer wiring circuit board
JPH0226864A (en) Ceramic composition sinterable at low temperature
JPH0477442B2 (en)
JPH0428121B2 (en)
JPH0553282B2 (en)
JP2006093569A (en) Glass ceramic wiring board
JPH0477441B2 (en)
JPH0444613B2 (en)
JPH0428124B2 (en)
JPH0428123B2 (en)
JPH0428127B2 (en)
JPH0477443B2 (en)
JPH0477444B2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term