JPS6245701B2 - - Google Patents

Info

Publication number
JPS6245701B2
JPS6245701B2 JP54134992A JP13499279A JPS6245701B2 JP S6245701 B2 JPS6245701 B2 JP S6245701B2 JP 54134992 A JP54134992 A JP 54134992A JP 13499279 A JP13499279 A JP 13499279A JP S6245701 B2 JPS6245701 B2 JP S6245701B2
Authority
JP
Japan
Prior art keywords
light
thin film
film
semiconductor
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54134992A
Other languages
Japanese (ja)
Other versions
JPS5658256A (en
Inventor
Atsushi Shibata
Toyoki Takemoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13499279A priority Critical patent/JPS5658256A/en
Publication of JPS5658256A publication Critical patent/JPS5658256A/en
Publication of JPS6245701B2 publication Critical patent/JPS6245701B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Adjustable Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置とくにトリミング用薄膜抵
抗素子を含む半導体集積回路の電気的特性を測定
しながらレーザー光で前記薄膜抵抗素子の1部分
を溶断し、精密制御するフアンクシヨントリミン
グする半導体装置に関し、レーザー光照射による
前記半導体集積回路の電気的影響を防ぐことを目
的とする。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a funk which precisely controls a semiconductor device, particularly a semiconductor integrated circuit including a thin film resistive element for trimming, by fusing a portion of the thin film resistive element with a laser beam while measuring the electrical characteristics of the semiconductor integrated circuit. An object of the present invention is to prevent electrical effects on the semiconductor integrated circuit due to laser beam irradiation regarding a semiconductor device to be subjected to side trimming.

アナログ信号とデイジタル信号のインターフエ
イスとしてのアナログデイジタル変換器(A/D
変換器)やデイジタルアナログ変換器(D/A変
換器)は、近年のLSI技術の進歩に共なつて、そ
の全機能をモノリシツクIC化すると共に、高精
度、高速化へと進んでいる。特に、高精度化につ
いては形成された薄膜抵抗素子の製造上のバラツ
キを補正するため、該抵抗素子は1本ずつトリミ
ングされる。すなわち、高精度なA/D変換器で
は極めて高精度に多くの抵抗値を調整する必要が
あるため、抵抗の一部をレーザー光で溶断して抵
抗値の微妙な調整が必要となる。そして、トリミ
ングに当つては、半導体集積回路にバイアス電圧
を印加して回路を動作状態にしておき、その出力
の電圧もしくは電流の値を観測しながら微細加工
可能なレーザー光を照射して行う。すなわち、い
わゆるこの抵抗値制御はフアンクシヨントリミン
グされることになる。
Analog-to-digital converter (A/D) as an interface between analog and digital signals
In line with recent advances in LSI technology, all functions of digital-to-analog converters and digital-to-analog converters (D/A converters) have been integrated into monolithic ICs, and they are becoming more accurate and faster. In particular, in order to improve precision, the thin film resistive elements are trimmed one by one in order to correct manufacturing variations in the formed thin film resistive elements. That is, in a high-precision A/D converter, it is necessary to adjust many resistance values with extremely high precision, so it is necessary to melt part of the resistance with a laser beam to delicately adjust the resistance value. Trimming is performed by applying a bias voltage to the semiconductor integrated circuit to put the circuit in an operating state, and by irradiating the semiconductor integrated circuit with a laser beam capable of microfabrication while observing the output voltage or current value. In other words, this so-called resistance value control is function-trimmed.

従来、薄膜抵抗素子と他の機能回路ブロツクと
を別の半導体基板上にそれぞれ形成したハイブリ
ツド形では、前記薄膜抵抗素子が形成される半導
体基板に、加工用レーザー光を照射しても半導体
基板が別であるため、能動素子へ与える影響はな
かつた。しかるに、A/D変換器等も近年の高精
度化、高速化、信頼性の要求から薄膜抵抗素子を
他の機能回路ブロツクと共に同一半導体基板に集
積するモノリシツク化が行われつつある。こうな
ると、加工用レーザー光を同一半導体基板上に照
射することは、そこに集積されている抵抗以外の
能動素子を含む機能回路に著しい電気的影響を与
えることが判明した。
Conventionally, in a hybrid type in which a thin film resistive element and other functional circuit blocks are formed on separate semiconductor substrates, even if the semiconductor substrate on which the thin film resistive element is formed is irradiated with laser light for processing, the semiconductor substrate is Since they were separate, there was no effect on the active elements. However, due to recent demands for higher precision, higher speed, and reliability in A/D converters and the like, monolithic structures are being implemented in which thin film resistive elements are integrated with other functional circuit blocks on the same semiconductor substrate. In this case, it has been found that irradiating the same semiconductor substrate with processing laser light has a significant electrical effect on functional circuits that are integrated therein, including active elements other than resistors.

特にモノリシツク化A/D変換器では、高速ロ
ジツク回路と電流切換回路を含む一体化構造を形
成するためには、エピタキシヤル層を従来の10数
μmから数μmへと薄く形成し高速デバイスへの
適応性を図つている現状である。したがつて、こ
れ以後に形成される他の集積回路素子のpn接合
の深さも浅く1μm前後の拡散になる。一方、微
細加工用としてのレーザー光の直径は、薄膜抵抗
素子形状と精度の関係から20μm以下が望まし
い。そのため、レーザー光には、波長が1.06μm
のYAGが用いられる。シリコンのバンドギヤツ
プエネルギーは、1.1evであるがその分布から波
長1.06μmのレーザー光は、バンドギヤツプを励
起するに充分である。また、波長1.06μmのレー
ザー光のシリコン表面からの吸収深さは0.9μm
前後であるから、前述した如く浅い接合は充分に
励起される。
In particular, in monolithic A/D converters, in order to form an integrated structure that includes high-speed logic circuits and current switching circuits, the epitaxial layer must be thinned from the conventional 10-odd micrometers to several micrometers, making it possible to create high-speed devices. The current situation is that we are trying to be adaptable. Therefore, the depth of the pn junction of other integrated circuit elements to be formed after this is also shallow, with diffusion of about 1 μm. On the other hand, the diameter of the laser beam for microfabrication is desirably 20 μm or less in view of the relationship between the shape of the thin film resistor element and precision. Therefore, laser light has a wavelength of 1.06 μm.
YAG is used. The bandgap energy of silicon is 1.1ev, but based on its distribution, laser light with a wavelength of 1.06μm is sufficient to excite the bandgap. In addition, the absorption depth of laser light with a wavelength of 1.06 μm from the silicon surface is 0.9 μm.
Since it is before and after, the shallow junction is sufficiently excited as described above.

そのため、バイアス電圧が印加された半導体基
板上に、薄膜抵抗素子をトリミングするに必要な
エネルギー(吸収効率から1〜3J/cm2)をもつ波
長1.06μmのレーザー光を照射すると、薄膜抵抗
素子をトリミングした後、酸化硅素被膜を通過し
てその下部のシリコンに吸収される。その結果、
電子と正孔のキヤリア発生を生じる。発生したキ
ヤリアは、その殆んどが再結合するが、レーザー
光のにじみによつて、照射した点より離れたとこ
ろにあるトランジスタ等の浅い接合を励起する。
レーザー光のにじみは、収束レンズ系によるが直
径数100μmに及ぶと推定されるから、接合励起
を防ぐには、薄膜抵抗素子周囲に数100μmの緩
衝スペースを設ける必要があり、高密度化にとつ
てきわめて不利となる。また、レーザー光の反射
による励起もあるし、トリミング時にはICチツ
プは一定の照明下に置いてTVカメラでモニター
されるので、レーザー光以外の光によつて浅い接
合はリーク電流を発生する。
Therefore, if a laser beam with a wavelength of 1.06 μm and the energy necessary to trim the thin film resistor (1 to 3 J/cm 2 based on absorption efficiency) is irradiated onto the semiconductor substrate to which a bias voltage is applied, the thin film resistor will be trimmed. After trimming, it passes through the silicon oxide film and is absorbed into the underlying silicon. the result,
Generates carrier generation of electrons and holes. Most of the carriers generated are recombined, but the bleeding of the laser light excites shallow junctions in transistors and other devices located away from the irradiated point.
Laser light bleed is estimated to have a diameter of several 100 μm, depending on the converging lens system, so to prevent junction excitation, it is necessary to provide a buffer space of several 100 μm around the thin film resistor, which is difficult to achieve with high density. This is extremely disadvantageous. In addition, there is excitation due to the reflection of laser light, and during trimming the IC chip is placed under constant illumination and monitored with a TV camera, so shallow junctions generate leakage current due to light other than laser light.

また、半導体基板はバイアスが印加され回路が
動作状態であるため、レーザー光の印加時間(た
とえば約100〜200nsec)バイアス状態を瞬間的
に乱す。この乱れは、パルス性雑音電圧として半
導体基板内に発生する。このパルス性雑音電圧
は、トランジスタのリーク電流を発生させたり、
時には電源端子と共通接地端子間に数100mAに
及ぶ異常電流を流す。この異常電流が流れる現象
を通常ラツチ・アツプと称するが、これを止める
には電源を切るかもしくは低下させなければなら
ずトリミングが不能となることがある。しかし、
このラツチ・アツプを放置すれば、トランジスタ
の接合を破壊しアルミ配線の熔断を起す。ラツ
チ・アツプ現象の原因は、レーザー光照射による
パルス性雑音電圧の発生によるが、それによつて
2次原因が誘発される。これは、半導体集積回路
の各デバイスの配置にもよるが、構造的にpnpト
ランジスタとNPNトランジスタができて正帰還
ループを電源端子間に形成する場合が多い。PNP
トランジスタとNPNトランジスタによる正帰還
ループは、等価的にサイリスタとなり、レーザー
光照射によるラツチ・アツプ現象は、サイリスタ
のゲート部を光でトリガする光サイリスタによつ
て起されることになる。
Further, since a bias is applied to the semiconductor substrate and the circuit is in an operating state, the bias state is momentarily disturbed during the application time of the laser light (for example, about 100 to 200 nsec). This disturbance occurs within the semiconductor substrate as a pulsed noise voltage. This pulsed noise voltage can cause transistor leakage current,
Sometimes an abnormal current of several 100mA flows between the power supply terminal and the common ground terminal. This phenomenon in which abnormal current flows is usually called latch-up, but to stop it, the power must be turned off or lowered, and trimming may become impossible. but,
If this latch-up is left unchecked, it will destroy the transistor junction and cause the aluminum wiring to melt. The cause of the latch-up phenomenon is the generation of pulse noise voltage due to laser light irradiation, which induces secondary causes. Although this depends on the arrangement of each device in the semiconductor integrated circuit, it is often structurally composed of PNP transistors and NPN transistors to form a positive feedback loop between power supply terminals. PNP
A positive feedback loop formed by a transistor and an NPN transistor equivalently becomes a thyristor, and the latch-up phenomenon caused by laser light irradiation is caused by an optical thyristor that triggers the gate of the thyristor with light.

ラツチアツプを防止するには、レーザー光の波
長を変えるか、エネルギーを低下させることが考
えられるが、前者は微細加工ができず高集積化が
不可能となり、後者は抵抗素子のトリミングがで
きない。
To prevent latch-up, it is possible to change the wavelength of the laser beam or lower the energy, but the former makes microfabrication impossible and high integration impossible, and the latter makes it impossible to trim the resistive element.

さらに第1図a,bに従つて従来の問題を検討
する。第1図aにおいて、1は該薄膜抵抗、2は
これと接触してなるたとえばAl等の金属膜であ
る。3,4はそれぞれ抵抗体に接続した他の回路
ブロツクである。この図で1はたとえばA/D変
換器のラダー抵抗網の抵抗素子であつたり、重み
づけ抵抗であつたりする。5はトリミングの際の
光又はレーザ光の光スポツトAを示しており、現
在1J(ジユール)/cm2程度の出力を有するレーザ
トリミング装置においては10μm程度が最小寸法
である。
Furthermore, conventional problems will be considered according to FIGS. 1a and 1b. In FIG. 1a, 1 is the thin film resistor, and 2 is a metal film such as Al, which is in contact with the thin film resistor. 3 and 4 are other circuit blocks connected to the resistor, respectively. In this figure, 1 is, for example, a resistance element of a ladder resistance network of an A/D converter, or a weighting resistance. Reference numeral 5 indicates a light spot A of light or laser light during trimming, and in a laser trimming device that currently has an output of about 1 J (joule)/cm 2 , the minimum dimension is about 10 μm.

BはAなるスポツトの周囲の光のにじみを示し
ており、Qスイツチの性能、レンズの種類などに
より影響を受け、スポツトAよりかなり広がつて
る。
B shows the blurring of light around spot A, which is affected by the performance of the Q switch, the type of lens, etc., and is much more spread out than spot A.

第1図aにおいて薄膜抵抗素子1の間は半導体
基板上で通常数10μmはなれているが、これはこ
のようなスポツトのにじみがかなり大きく、これ
により不必要な部分の薄膜がトリミングされるの
を防ぐためである。
In Figure 1a, the distance between the thin film resistive elements 1 on the semiconductor substrate is usually several tens of micrometers, but this is due to the fact that the bleeding of such spots is quite large, and this prevents the thin film from being trimmed in unnecessary areas. This is to prevent it.

さらに集積回路の断面の第1図bをもつて再度
説明する。第1図bで6はバイポーラトランジス
タ基板を示しており、P型シリコン基板により構
成されている。7はn型のエピタキシヤル層で、
8はp+(高濃度のp型部)で形成された分離拡
散部、9はベース部、10はエミツタ部、11は
コレクター部12はCVDSiO2膜を示す。トリミ
ングの際光(hν)は薄膜抵抗部1の間が、スポ
ツトAあるいはそのにじみBと共に照射されるた
め、照射された光量子は半導体基板内で電子と正
孔のペアを発生させ、電子、正孔はそれぞれ内部
で、すぐに再結合されるものもあるが、1部はド
リフト電界によりあるいは拡散により流れ、それ
により電位勾配を発生させる。特に薄膜抵抗間の
部分は基板に対して薄膜抵抗がある部分と、距離
的に短かく、CO2レザーのごとく10.6μmの波長
ではその差は顕著ではないが、YAGレーザ(波
長1.06μm)、アルゴンレーザー(0.5〜0.6μm)
等では光の侵入深さが短いため、基板に対する影
響は薄膜抵抗がある場合に対してきわめて大き
い。
Further, the explanation will be given again with reference to FIG. 1b, which is a cross section of the integrated circuit. In FIG. 1b, 6 indicates a bipolar transistor substrate, which is made of a P-type silicon substrate. 7 is an n-type epitaxial layer;
Reference numeral 8 denotes a separation diffusion part formed of p + (high concentration p-type part), 9 a base part, 10 an emitter part, 11 a collector part 12 is a CVDSiO 2 film. During trimming, the light (hν) is irradiated between the thin film resistor parts 1 together with the spot A or its blur B, so the irradiated photons generate pairs of electrons and holes in the semiconductor substrate, and the electrons and holes are Inside each hole, some are quickly recombined, while some flow due to drifting fields or by diffusion, thereby creating a potential gradient. In particular, the distance between the thin film resistors is shorter than the part where there is a thin film resistor to the substrate, and the difference is not noticeable at a wavelength of 10.6 μm such as with a CO 2 laser, but with a YAG laser (wavelength of 1.06 μm), Argon laser (0.5-0.6μm)
etc., the penetration depth of light is short, so the effect on the substrate is extremely large compared to the case where there is a thin film resistor.

今概略の光起電力について概算を試みる。今レ
ーザ源をYAGとしてそのビークパワーは約80KW
ある。パルス巾を150nsとする。1度の照射によ
り放出されるエネルギーは 80KW×150ns=1.2×10-2J となり、約12mJが放出されたことになる。今光
エネルギーの内、乱反射や集光系などの損失や光
から電気への変換効率などをほぼ0.4%と仮定
し、電気的にコンデンサー(1000PFとする)に
蓄積された電荷と比較すると、 1.2×10-2(J)×0.004=1/2×1000×10-12×V2 ここでVはコンデンサーに蓄えられた電圧。Vは
約300Vとなる。
Now let's try to roughly estimate the photovoltaic force. Now the laser source is YAG and its peak power is about 80KW
be. The pulse width is 150ns. The energy released by one irradiation was 80KW x 150ns = 1.2 x 10 -2 J, which means that about 12mJ was released. Now, assuming that the loss of light energy due to diffuse reflection, condensing system, etc. and the conversion efficiency from light to electricity are approximately 0.4%, and comparing it with the electrical charge accumulated in the capacitor (1000PF), it is 1.2%. ×10 -2 (J) × 0.004 = 1/2 × 1000 × 10 -12 ×V 2Here , V is the voltage stored in the capacitor. V will be approximately 300V.

このようにレーザ照射をすることは瞬間的には
電荷量として、1000FFのコンデンサーに300Vの
電位を蓄積したことと同じになる。通常信頼性試
験等で、半導体集積回路端子に1000PFで数100V
の電荷を印加することにより、保護対策がとられ
ていないものでは破壊につながることが観察され
ている。この場合その端子に付属された回路ブロ
ツクのAl配線の溶断などが観察される。
Laser irradiation in this manner instantaneously amounts to the same amount of charge as accumulating a potential of 300V in a 1000FF capacitor. Normally, in reliability tests, etc., a semiconductor integrated circuit terminal receives several 100V at 1000PF.
It has been observed that applying a charge of In this case, melting of the Al wiring of the circuit block attached to the terminal is observed.

本発明はこのような問題の検討に鑑みてなされ
たもので、本発明は光又はレーザ光により半導体
基板の機能ブロツクの電気的特性を観察しなが
ら、この半導体基板上に形成された抵抗部の溶断
により抵抗値の精密な制御をおこなう機能トリミ
ング(フアクシヨン・トリミング)において、機
能トリミングの際光又はレーザ光により生じる熱
的又は電気的影響を防ぐことを目的とするもので
ある。
The present invention was made in view of the above-mentioned problems.The present invention is based on the observation of the electrical characteristics of the functional blocks of the semiconductor substrate using light or laser light, and the measurement of the resistance portion formed on the semiconductor substrate. The purpose is to prevent thermal or electrical effects caused by light or laser light during functional trimming in functional trimming, which precisely controls the resistance value by fusing.

本発明にもとづく一実施例の半導体装置の構成
を第2図に従つて説明する。第2図aは第1図a
に対応した図面で、21はPolySi、ニツケルクロ
ム、シリコンクロム等よりなる薄膜抵抗部、22
はAl、Mo等の金属被膜、23,24はそれぞれ
抵抗体に接続した回路ブロツクである。25はレ
ーザビームのスポツト破線はそのにじみを示して
いる。ここで26は本発明にもとづくAl、Mo等
の金属被膜でレーザビームの反射部の役目をして
いる。
The structure of a semiconductor device according to an embodiment of the present invention will be explained with reference to FIG. Figure 2 a is Figure 1 a
21 is a thin film resistor made of polySi, nickel chrome, silicon chrome, etc.
23 and 24 are circuit blocks each connected to a resistor. 25 is a laser beam spot, and the broken line indicates its blur. Here, 26 is a metal coating made of Al, Mo, etc. according to the present invention, and serves as a laser beam reflecting part.

第2図bは第2図の半導体装置の所定部断面部
として示したもので、27はp形基体、28はn
形エピタキシヤル層を示しており、29はp+
分離領域、30はバイポーラトランジスタのベー
ス部、31はエミツタ部、32はコレクター部を
示している。33は反射板26と同一工程で形成
されるベース、エミツタ、コレクタ電極、34は
CVDSiO2膜である。尚、26は第2図aに示し
た金属の反射膜である。
FIG. 2b shows a cross section of a predetermined part of the semiconductor device in FIG. 2, where 27 is a p-type substrate, 28 is an n
29 shows a p + isolation region, 30 a base portion of a bipolar transistor, 31 an emitter portion, and 32 a collector portion. 33 is a base, emitter, and collector electrode formed in the same process as the reflecting plate 26, and 34 is a
It is a CVDSiO2 film. Note that 26 is a metal reflective film shown in FIG. 2a.

さて、25に示すごとく、トリミング用のレー
ザビームが、照射された場合、本発明では抵抗部
21に隣接して反射膜26を置くことにより、抵
抗部21以外に照射されたビームスポツト25あ
るいはそのにじみ光は金属反射膜26により反射
されてしまう。通常cu、Al等の金属反射膜26
は真空蒸着法で形成したものは、99%以上の反射
率があり、レーザビームのほとんど反射されるこ
とがわかる。
Now, as shown in 25, when a laser beam for trimming is irradiated, in the present invention, by placing a reflective film 26 adjacent to the resistor part 21, the beam spot 25 or its The blurred light is reflected by the metal reflective film 26. Usually metal reflective film 26 such as cu, Al etc.
It can be seen that those formed by vacuum evaporation have a reflectance of over 99%, meaning that most of the laser beam is reflected.

また本発明の大きな特長は、この金属反射膜2
6を付設する工程がなんらの手間を新たに要しな
いことである。すなわち、半導体集積回路の製造
工程には、素子間の接続には通常金属被膜を用い
ており、これは全面に金属被膜を付着ししかる後
に所定の部分を開孔することによつているが、本
発明の反射膜はこの工程の内、抵抗部間の金属被
膜をそのまま残すことにより成立するという何ら
新工程を加えることなしに達成しうる大きな特長
がある。
Further, a major feature of the present invention is that this metal reflective film 2
6 does not require any new effort. That is, in the manufacturing process of semiconductor integrated circuits, a metal film is usually used for connections between elements, and this is done by depositing a metal film on the entire surface and then opening holes in predetermined areas. The reflective film of the present invention has the great advantage that it is achieved by leaving the metal coating between the resistor parts intact during this process, which can be achieved without adding any new process.

本発明にもとづく半導体集積回路を試作形成し
特性測定を行なつた結果を次に示す。第2図aに
おいて25に示したYAGレーザのスポツトを10
μmφにして照射し、半導体集積回路の他の点
(図示せず)で電気的な出力信号をサンブリン
グ・オシロで観測した所、従来の構造では数
100Vのピーク電圧が観察された。しかるに本発
明にもとづく反射膜を挿入したものは、ピーク電
圧は100V以下になつていた。また本発明ではラ
ツチ・アツプを起こしやすい集積回路において
も、かかる反射膜設置により、ラツチ・アツプを
防ぐことが可能となつた。
The results of fabricating a prototype semiconductor integrated circuit according to the present invention and measuring its characteristics are shown below. The YAG laser spot shown at 25 in Figure 2a is 10
When the electrical output signal was observed using a sampling oscilloscope at other points on the semiconductor integrated circuit (not shown), it was found that the conventional structure
A peak voltage of 100V was observed. However, in the case where the reflective film according to the present invention was inserted, the peak voltage was 100V or less. Further, according to the present invention, even in integrated circuits that are prone to latch-up, latch-up can be prevented by providing such a reflective film.

また製造方法はなんら問題がなく、抵抗体21
と反射膜26の距離も2.5μmから10μmと変え
ることも可能である。
In addition, there was no problem with the manufacturing method, and the resistor 21
It is also possible to change the distance between the reflective film 26 and the reflective film 26 from 2.5 μm to 10 μm.

次に本発明の他の実施例の半導体装置を第3図
とともに説明する。この実施例はレーザー光が半
導体基板に透過吸収されないように、薄膜抵抗素
子直下とその周辺部に金属被膜を形成する。第3
図に沿つて説明する。101はp形半導体基板を
示す。102はn形半導体層でエピタキシヤル層
等からなり、基板1と逆バイアスされトランジス
タのコレクタ層を示す。103はp形半導体ベー
ス層、104はn形半導体エミツタ層を示す。1
05はトランジスタ構造を形成する段階で形成さ
れる酸化被膜を示す。108は酸化被膜105上
に形成された薄膜抵抗でその直下とその周辺部
に、レーザー光を反射する金属例えばAl、Au、
Cu、W、Moなどを蒸着してパターンを出した反
射層106が形成されている。素子108は反射
層106と薄膜抵抗素子108との絶縁を取るた
め絶縁層107をCVD法などで形成した後に形
成する。109,110,111,112,11
3は電極配線用アルミニウムを示し、特に11
1,112,113はトランジスタのコレクタ、
ベース、エミツタの各電極に対応する。
Next, a semiconductor device according to another embodiment of the present invention will be explained with reference to FIG. In this embodiment, a metal coating is formed directly under the thin film resistor element and in its periphery so that the laser beam is not transmitted or absorbed by the semiconductor substrate. Third
This will be explained along the diagram. 101 indicates a p-type semiconductor substrate. Reference numeral 102 denotes an n-type semiconductor layer, which is composed of an epitaxial layer, etc., and is reverse biased with respect to the substrate 1, and is a collector layer of a transistor. 103 is a p-type semiconductor base layer, and 104 is an n-type semiconductor emitter layer. 1
05 indicates an oxide film formed at the stage of forming a transistor structure. Reference numeral 108 denotes a thin film resistor formed on the oxide film 105, and a metal that reflects laser light, such as Al, Au, etc., is placed directly below and around it.
A patterned reflective layer 106 is formed by depositing Cu, W, Mo, or the like. The element 108 is formed after the insulating layer 107 is formed by a CVD method or the like to provide insulation between the reflective layer 106 and the thin film resistive element 108. 109, 110, 111, 112, 11
3 indicates aluminum for electrode wiring, especially 11
1, 112, 113 are transistor collectors,
Compatible with base and emitter electrodes.

以上説明した如く、レーザー反射層106を付
けた薄膜抵抗素子108は、同一半導体基板10
1に他のトランジスタ102と共に従来の製造工
程を何ら変更することなく集積可能である。
As explained above, the thin film resistance element 108 with the laser reflective layer 106 is formed on the same semiconductor substrate 10.
1 along with other transistors 102 without changing the conventional manufacturing process.

この第3図の構造によれば、バイアス電圧を印
加した半導体集積回路上に、薄膜抵抗素子トリミ
ング用にレーザー光を照射しても、その直下と周
辺部に施けた反射層によつて、レーザー光は半導
体基板に吸収されることがない。そのため励起に
よるキヤリア発生を防止し、集積回路のラツチ・
アツプを防止できる。ラツチ・アツプの防止は、
とくに半導体集積回路のトリミングによる精度を
レーザー光の照射と同時に観測でき、精度の高い
A/D、D/A変換器を得ることができる。
According to the structure shown in Fig. 3, even if a laser beam is irradiated for trimming a thin film resistor element onto a semiconductor integrated circuit to which a bias voltage is applied, the laser beam is prevented by the reflective layer provided directly below and around the laser beam. Light is not absorbed by the semiconductor substrate. This prevents the generation of carriers due to excitation and prevents the latch and
It can prevent bumps. To prevent latch-up,
In particular, the accuracy of trimming a semiconductor integrated circuit can be observed simultaneously with laser light irradiation, and highly accurate A/D and D/A converters can be obtained.

さらに本発明の他の実施例を第4図とともに説
明する。この実施例は、光およびレーザー光によ
る浅い接合の励起を防ぐため、トリミングする薄
膜抵抗素子以外の能動素子を含む機能回路部を光
より遮蔽するものである。201はp形半導体基
板、202はn形半導体層で、201と逆バイア
スして使われる。202内に形成されている拡散
層203,204は、トランジスタのベース及び
エミツタ層を示す。205は各素子の分離拡散層
を示す。206はトランジスタ構造202,20
3,204を形成する段階で形成される酸化被膜
を示す。207,208,209,210,21
1は各素子間を接続する配線用金属膜、212は
薄膜抵抗素子、213は少なくとも外部配線用パ
ツド部と薄膜抵抗素子を開孔している絶縁性被
膜、214は絶縁性被膜上に形成され、光もしく
はレーザー光を反射する金属被膜で、Al、Au、
Cu、W、Moなどを蒸着して形成する。直径20μ
m程度に収束されたレーザー光は、被膜214で
反射され絶縁性被膜213上に直接当ることがな
い。なお、絶縁性被膜213と金属被膜214の
2層構造の代りに、絶縁性被膜213に樹脂膜を
用いて、金属被膜214を用いない構造としても
よい。
Further, another embodiment of the present invention will be described with reference to FIG. In this embodiment, a functional circuit section including active elements other than the thin film resistive element to be trimmed is shielded from light in order to prevent excitation of shallow junctions by light and laser light. 201 is a p-type semiconductor substrate, and 202 is an n-type semiconductor layer, which is used with a reverse bias to 201. Diffusion layers 203 and 204 formed within 202 represent the base and emitter layers of the transistor. Reference numeral 205 indicates an isolation diffusion layer of each element. 206 is a transistor structure 202, 20
The oxide film formed at the stage of forming No. 3,204 is shown. 207, 208, 209, 210, 21
Reference numeral 1 denotes a metal film for wiring that connects each element, 212 a thin film resistance element, 213 an insulating film in which holes are formed at least for external wiring pads and the thin film resistance element, and 214 a metal film formed on the insulating film. , a metal coating that reflects light or laser light, such as Al, Au,
It is formed by vapor depositing Cu, W, Mo, etc. Diameter 20μ
The laser beam focused to about m is reflected by the coating 214 and does not directly hit the insulating coating 213. Note that instead of the two-layer structure of the insulating film 213 and the metal film 214, a resin film may be used as the insulating film 213 and the metal film 214 may not be used.

第4図のごとくレーザー光を反射もしくは遮蔽
する被膜を付けた薄膜抵抗素子を含む半導体集積
回路は、従来のトランジスタ、拡散抵抗(電極配
線207と210とで接続される拡散層203)
の製造工程を何ら変更することなく集積可能であ
る。以上の如く、薄膜抵抗素子部とボンデイン
グ・パツド部を除く部分に、光もしくはレーザー
光の反射もしくは遮蔽する被膜を形成すること
で、浅い接合部の光エネルギーによる励起を防
ぎ、リーク電流の発生をなくすようにしたこと
で、高精度のトリミングが可能である。特に、高
速性を要求されるA/D変換器のモノリシツク構
造に於て、トランジスタの高周波特性を向上して
速いスイツチング速度を得るため、n形エピタキ
シヤル層202は、数μm程度と薄い。そのため
形成される接合203,204は、シリコン表面
から0.7〜1.1μm程度と浅い接合になり、レーザ
ー光以外の通常の光例えば顕微鏡の光の照射など
でトランジスタのリーク電流が増加する。従つ
て、数nAで精度を制御するために行なわれるト
リミング時に、このリーク電流を無くすことは、
高速で高精度のA/D変換器のモノリシツクIC
化を可能にするものである。
As shown in FIG. 4, a semiconductor integrated circuit including a thin film resistor element with a coating that reflects or shields laser light includes a conventional transistor, a diffused resistor (a diffused layer 203 connected by electrode wirings 207 and 210)
can be integrated without any changes to the manufacturing process. As described above, by forming a film that reflects or shields light or laser light on the parts other than the thin-film resistor element and bonding pad parts, the shallow junctions are prevented from being excited by light energy and the generation of leakage current is prevented. By eliminating this, highly accurate trimming is possible. In particular, in the monolithic structure of an A/D converter that requires high speed performance, the n-type epitaxial layer 202 is as thin as several μm in order to improve the high frequency characteristics of the transistor and obtain a high switching speed. Therefore, the junctions 203 and 204 formed are shallow, about 0.7 to 1.1 μm from the silicon surface, and leakage current of the transistor increases when irradiated with ordinary light other than laser light, such as light from a microscope. Therefore, eliminating this leakage current during trimming, which is performed to control accuracy at a few nanoamps, is
High-speed, high-precision A/D converter monolithic IC
This makes it possible to

第5図は本発明のさらに他の実施例を示す。3
01は、p形半導体基板、302はn形エピタキ
シヤル層半導体層で、301と逆バイアスされ
る。302内に形成されている拡散層303,3
04はトランジスタのベース及びエミツタ層を示
す。305は各素子の分離拡散層を示す。306
はトランジスタ構造302,303,304を形
成する段階で形成される酸化被膜を示す。30
7,308,309,310,311は各素子間
を接続する配線用金属膜を示す。312は薄膜抵
抗素子を示す。313は少なくとも外部配線用パ
ツド部と薄膜抵抗素子部分を開孔している絶縁性
被膜を示す。314は絶縁性被膜上に形成され、
光もしくはレーザー光を反射する金属被膜で、
Al、Au、Cu、W、Moなどを蒸着して形成す
る。315は薄膜抵抗素子312の直下で酸化被
膜306上に形成された金属被膜で、Al、Au、
Cu、W、Moなどを蒸着して形成する。316は
絶縁性被膜を示し、薄膜抵抗素子312と金属被
膜315との電気的接触を防ぐものである。
FIG. 5 shows yet another embodiment of the invention. 3
01 is a p-type semiconductor substrate, and 302 is an n-type epitaxial layer semiconductor layer, which is biased in the opposite direction to 301. Diffusion layer 303,3 formed in 302
04 indicates the base and emitter layers of the transistor. Reference numeral 305 indicates an isolation diffusion layer of each element. 306
shows an oxide film formed in the step of forming transistor structures 302, 303, and 304. 30
Reference numerals 7, 308, 309, 310, and 311 indicate wiring metal films that connect each element. 312 indicates a thin film resistance element. Reference numeral 313 indicates an insulating film in which holes are formed at least in the external wiring pad portion and the thin film resistance element portion. 314 is formed on an insulating film,
A metal coating that reflects light or laser light.
Formed by vapor deposition of Al, Au, Cu, W, Mo, etc. 315 is a metal film formed on the oxide film 306 directly under the thin film resistance element 312, and is made of Al, Au,
It is formed by vapor depositing Cu, W, Mo, etc. Reference numeral 316 indicates an insulating film, which prevents electrical contact between the thin film resistive element 312 and the metal film 315.

第5図の構造によれば同辺のトランジスタ部分
ならびに抵抗素子下へのレーザー光への侵入をな
くし、ほぼ完全にレーザー光の悪影響を防止する
ことができる。
According to the structure shown in FIG. 5, it is possible to prevent the laser beam from entering the transistor portion and under the resistor element on the same side, and almost completely prevent the adverse effects of the laser beam.

以上のように、本発明によればレーザー光等の
トリミング用の光の影響をなくすることができ、
高精度で高密度な半導体装置が実現でき、とくに
フアンクシヨントリミングに好適である。
As described above, according to the present invention, it is possible to eliminate the influence of trimming light such as laser light,
A high-precision, high-density semiconductor device can be realized, and it is particularly suitable for function trimming.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図aは従来の薄膜抵抗素子の形成された半
導体集積回路基板の概略平面図、同bは同aの部
分断面図、第2図aは本発明の一実施例にかかる
半導体集積回路基板の概略平面図、第2図bは同
aの基板の部分断面図、第3,4,5図はそれぞ
れ本発明の実施例にかかる半導体集積回路基板の
要部断面図である。 21……薄膜抵抗部、25……レーザービーム
スポツト、26……金属被膜、27……p形基
体、28……n形エピタキシヤル層、101,2
01,301……p形半導体基板、102,20
2,302……n形エピタキシヤル層、108,
212,312……薄膜抵抗、106……反射
層、213,313,316……絶縁性被膜、2
14,315……金属被膜。
FIG. 1a is a schematic plan view of a semiconductor integrated circuit board on which a conventional thin film resistance element is formed, FIG. 1b is a partial sectional view of FIG. FIG. 2B is a partial cross-sectional view of the substrate shown in FIG. 21... Thin film resistor section, 25... Laser beam spot, 26... Metal coating, 27... P-type substrate, 28... N-type epitaxial layer, 101, 2
01,301...p-type semiconductor substrate, 102,20
2,302...n-type epitaxial layer, 108,
212,312... Thin film resistor, 106... Reflective layer, 213,313,316... Insulating coating, 2
14,315...metal coating.

Claims (1)

【特許請求の範囲】 1 半導体基板内に半導体集積回路素子が形成さ
れ、光照射にてトリミング加工の施される抵抗素
子を前記基板上に有し、前記抵抗素子の外側の前
記半導体基板上に前記光の透過を阻止する被膜を
形成してなることを特徴とする半導体装置。 2 抵抗素子が複数個形成され、前記抵抗素子間
に被膜が形成されてなることを特徴とする特許請
求の範囲第1項に記載の半導体装置。 3 光がレーザー光よりなり被膜が光反射体とな
る金属膜よりなることを特徴とする特許請求の範
囲第1項又は第2項に記載の半導体装置。 4 半導体基板内に半導体集積回路素子が形成さ
れ、光照射にてトリミング加工の施される抵抗素
子を前記基板上に有し、前記抵抗素子下に絶縁膜
を介して前記光の透過阻止用の被膜を形成してな
ることを特徴とする半導体装置。 5 光がレーザー光よりなり、被膜が光反射体と
なる金属膜よりなることを特徴とする特許請求の
範囲第4項に記載の半導体装置。
[Scope of Claims] 1. A semiconductor integrated circuit element is formed within a semiconductor substrate, a resistor element that is trimmed by light irradiation is provided on the substrate, and a resistor element is provided on the semiconductor substrate outside the resistor element. A semiconductor device characterized by forming a film that blocks transmission of the light. 2. The semiconductor device according to claim 1, wherein a plurality of resistive elements are formed, and a film is formed between the resistive elements. 3. The semiconductor device according to claim 1 or 2, wherein the light is a laser beam and the coating is a metal film serving as a light reflector. 4 A semiconductor integrated circuit element is formed in a semiconductor substrate, a resistive element that is trimmed by light irradiation is provided on the substrate, and an insulating film is provided under the resistive element to block the transmission of the light. A semiconductor device characterized by forming a film. 5. The semiconductor device according to claim 4, wherein the light is a laser beam and the coating is a metal film serving as a light reflector.
JP13499279A 1979-10-18 1979-10-18 Semiconductor device Granted JPS5658256A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13499279A JPS5658256A (en) 1979-10-18 1979-10-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13499279A JPS5658256A (en) 1979-10-18 1979-10-18 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS5658256A JPS5658256A (en) 1981-05-21
JPS6245701B2 true JPS6245701B2 (en) 1987-09-28

Family

ID=15141399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13499279A Granted JPS5658256A (en) 1979-10-18 1979-10-18 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS5658256A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126474A (en) * 1988-11-04 1990-05-15 Nec Corp Digital data recording and reproducing device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4776199B2 (en) 2004-09-30 2011-09-21 株式会社リコー Manufacturing method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126474A (en) * 1988-11-04 1990-05-15 Nec Corp Digital data recording and reproducing device

Also Published As

Publication number Publication date
JPS5658256A (en) 1981-05-21

Similar Documents

Publication Publication Date Title
US6458620B1 (en) Semiconductor device and method for producing the same
US3641661A (en) Method of fabricating integrated circuit arrays
US5455187A (en) Method of making a semiconductor device with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
Harper et al. Properties of Si diodes prepared by alloying Al into n-type Si with heat pulses from a Nd: YAG laser
US3913213A (en) Integrated circuit transistor switch
US3615929A (en) Method of forming epitaxial region of predetermined thickness and article of manufacture
JPH06291079A (en) Semiconductor device and manufacture thereof
US6159754A (en) Method of making a circuit edit interconnect structure through the backside of an integrated circuit die
US4692190A (en) Trimming of metal interconnection layer by selective migration of metal atoms by energy beams
US3719863A (en) Light sensitive thyristor
US5466948A (en) Monolithic silicon opto-coupler using enhanced silicon based LEDS
JPS6245701B2 (en)
EP0002087B1 (en) Monolithic semiconductor device comprising two complementary transistors and method of making same
US6936904B2 (en) Photo sensing integrated circuit device and related circuit adjustment
US3307984A (en) Method of forming diode with high resistance substrate
US4672415A (en) Power thyristor on a substrate
Kuhn et al. Experimental study of laser formed connections for LSI wafer personalization
US3913216A (en) Method for fabricating a precision aligned semiconductor array
Yamaguchi et al. Laser cutting of aluminium stripes for debugging integrated circuits
JPS6269672A (en) Photosensitive semiconductor integrated circuit
JPH10284752A (en) Optical sensor
Ehrlich et al. Fabrication of through-wafer via conductors in Si by laser photochemical processing
JPH04242980A (en) Light-receiving element
JPS5871655A (en) Semiconductor device
JPS6254478A (en) Optoelectric transducer