JPS6243879B2 - - Google Patents

Info

Publication number
JPS6243879B2
JPS6243879B2 JP1389380A JP1389380A JPS6243879B2 JP S6243879 B2 JPS6243879 B2 JP S6243879B2 JP 1389380 A JP1389380 A JP 1389380A JP 1389380 A JP1389380 A JP 1389380A JP S6243879 B2 JPS6243879 B2 JP S6243879B2
Authority
JP
Japan
Prior art keywords
information
input
key
register
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1389380A
Other languages
Japanese (ja)
Other versions
JPS56111688A (en
Inventor
Ryuichi Makitsuka
Jun Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1389380A priority Critical patent/JPS56111688A/en
Priority to US06/227,986 priority patent/US4392205A/en
Priority to DE19813102418 priority patent/DE3102418A1/en
Publication of JPS56111688A publication Critical patent/JPS56111688A/en
Publication of JPS6243879B2 publication Critical patent/JPS6243879B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Record Information Processing For Printing (AREA)

Description

【発明の詳細な説明】 本発明は印字装置による印字作用の終了に伴な
つて前記印字したデータに対して所定量変化され
た印字データが自動的に設定されて連続した印字
作用のもとで順次所定量づつ変化した印字データ
を記録する電子ナンバリング装置にある。
DETAILED DESCRIPTION OF THE INVENTION The present invention is characterized in that, as the printing operation by the printing device ends, printing data that has been changed by a predetermined amount with respect to the printed data is automatically set, and under continuous printing operation. It is an electronic numbering device that records print data that sequentially changes by a predetermined amount.

従来連続ナンバーを記録するナンバリング装置
としては、機械式のものがあるが、機構的に複雑
と成りまた限られた連番しか記録できず、任意に
変更することができなかつた。
Conventional numbering devices for recording consecutive numbers include mechanical ones, but they are mechanically complex and can only record a limited number of consecutive numbers, making it impossible to change them arbitrarily.

本発明は、電子制御により小型化され、更に任
意の連番記録を可能にした電子ナンバリング装置
を提供するものである。
The present invention provides an electronic numbering device that is miniaturized by electronic control and that also enables recording of arbitrary serial numbers.

以下本発明に係る電子ナンバリング装置につい
ての機構を先ず第1図乃至第3図を参照して説明
する。
The mechanism of the electronic numbering device according to the present invention will be explained below with reference to FIGS. 1 to 3.

第1図は本発明電子ナンバリング装置の外観構
成を示しまた第2図は同装置の筐体側の構成を示
し更に第3図は同装置の印字部の構成を示すもの
である。
FIG. 1 shows the external structure of the electronic numbering device of the present invention, FIG. 2 shows the structure of the housing side of the device, and FIG. 3 shows the structure of the printing section of the device.

第1図において、電子ナンバリング装置1は筒
状の支持筐体4と摺動筐体2とから成つている。
前記摺動筐体2は上部に取手3が形成され、中央
部側面にキーボード5とセグメント表示素子等か
らなる表示装置6が設けられていると共に更に下
部には第3図に示す様な印字装置が設けられてい
る。
In FIG. 1, an electronic numbering device 1 consists of a cylindrical support housing 4 and a sliding housing 2. As shown in FIG.
The sliding housing 2 has a handle 3 formed on the upper part, a keyboard 5 and a display device 6 consisting of a segment display element, etc. on the side surface of the central part, and a printing device as shown in FIG. 3 on the lower part. is provided.

上記支持筐体4は上記キーボード5と表示装置
6が露出するようにその対応する面に切欠部4A
が形成され、更に底部に印字位置を示すための指
示具7が形成されている。
The support housing 4 has a cutout 4A on its corresponding surface so that the keyboard 5 and display device 6 are exposed.
is formed, and an indicator 7 for indicating the printing position is further formed at the bottom.

この摺動筐体2は支持筐体4の中に挿入され、
支持筐体4に対して上下動自在と成つている。従
つて、摺動筐体2を下方に押下げると、下部に設
けた印字装置によつて記録紙8の指示具7の指示
位置に所望の情報が印字される。
This sliding housing 2 is inserted into a supporting housing 4,
It is configured to be able to move up and down with respect to the support housing 4. Therefore, when the sliding housing 2 is pushed down, desired information is printed on the recording paper 8 at the position indicated by the indicating tool 7 by the printing device provided at the bottom.

上記した支持筐体4の構成について第2図を参
照して今少し詳細に説明すると、第2図において
一点鎖線で示すのは上記支持筐体4である。該支
持筐体4の両側面には長溝10,10が形成さ
れ、この長溝10,10には上記摺動筐体2の両
側面に形成したスライダ突起11,11が係合さ
れており、摺動筐体2が上下動するこの長溝1
0,10に沿つて移動される。
The structure of the support casing 4 described above will be explained in a little more detail with reference to FIG. 2. In FIG. 2, the support casing 4 is indicated by a dashed line. Long grooves 10, 10 are formed on both sides of the support housing 4, and slider protrusions 11, 11 formed on both sides of the sliding housing 2 are engaged with the long grooves 10, 10. This long groove 1 allows the movable housing 2 to move up and down.
0,10.

また前記摺動筐体2の両側面には突起13,1
3が形成されており、該突起13,13には一端
を支持筐体4に固定したスプリング12の他端が
取付けられている。
Further, protrusions 13 and 1 are provided on both sides of the sliding housing 2.
3 is formed, and the other end of a spring 12 whose one end is fixed to the support housing 4 is attached to the projections 13, 13.

このため、摺動筐体2を下方に押下げて離す
と、このスプリング12によつて元位置に復帰さ
れる。
Therefore, when the sliding housing 2 is pushed down and released, the spring 12 returns it to its original position.

次に上記した摺動筐体2の下部に設けられた印
字装置の機構について説明する。
Next, the mechanism of the printing device provided at the bottom of the above-mentioned sliding housing 2 will be explained.

第3図において一点鎖線で示すのは上記した摺
動筐体2であり、この筐体2の底部に開孔18が
形成されていてこの開孔18より印字装置の活字
輪20の一部が露出するように構成されている。
In FIG. 3, the one-dot chain line indicates the above-mentioned sliding housing 2, and an opening 18 is formed in the bottom of this housing 2, through which a part of the type ring 20 of the printing device is exposed. configured to be exposed.

前記活字輪20は複数桁(図の例では8桁)分
有しており、それぞれの活字輪20,20…は独
立して設けられていると共に連結機構(図示せ
ず)を介してシヤフト21に支持されている。前
記した連結機構はシヤフト21の時計方向の回転
に対して活字輪20,20…と係合して各活字輪
20を時計方向に回転させる。そして、活字輪2
0の所望活字位置が印字位置に到来すると該活字
輪20に対応して設けられた活字選択レバー30
の下方に移動しその活字輪20の回転を停止させ
るために連結機構を解除する。また、解除された
活字輪20以外の活字輪20,…は所望活字が印
字位置に到来するまでさらに回転される。なお、
前記のような連結機構は公知であり詳細について
は省略する。
The type wheel 20 has a plurality of digits (eight digits in the example shown), and each type wheel 20, 20, . . . is provided independently and connected to the shaft 21 via a connecting mechanism (not shown). is supported by The aforementioned coupling mechanism engages with the type wheels 20, 20, . . . in response to the clockwise rotation of the shaft 21, and rotates each type wheel 20 clockwise. And type wheel 2
When the desired character position of 0 reaches the printing position, the character selection lever 30 provided corresponding to the character wheel 20 is activated.
20 and releases the coupling mechanism to stop the rotation of the type wheel 20. Further, the type wheels 20, . . . other than the released type wheel 20 are further rotated until the desired type arrives at the printing position. In addition,
The above-mentioned connection mechanism is well known and the details thereof will be omitted.

一方、前記シヤフト21が反時計方向に回転さ
れると該シヤフト21に係合されて活字輪20,
20…は反時計方向に回転されて元位置へ復帰
(リセツト)される。
On the other hand, when the shaft 21 is rotated counterclockwise, it is engaged with the shaft 21 and the type ring 20,
20... are rotated counterclockwise and returned (reset) to their original positions.

上記した活字選択レバー30は各活字輪20,
20…に対応して夫々設けられており、これらレ
バー30の他端は各活字輪20,20…に対応し
て設けられた活字選択のためのソイノイドからな
るソイノイドブロツク29の各プランジヤーに連
結されている。そして前記レバー30のもう一方
は上述したように連結機構に連係されている。
The type selection lever 30 described above is connected to each type wheel 20,
20..., and the other end of these levers 30 is connected to each plunger of a soinoid block 29 for character selection provided corresponding to each type wheel 20, 20... has been done. The other end of the lever 30 is linked to the coupling mechanism as described above.

他方上記シヤフト21には活字選択のために該
シヤフト21を時計方向に回転させる回転力を受
けるための従動プーリ26が取付けられており、
このプーリ26はパルスモータ32の回転軸に取
付けられた駆動プーリ31とタイミングベルト3
4を介して連結されている。
On the other hand, a driven pulley 26 is attached to the shaft 21 to receive a rotational force for rotating the shaft 21 clockwise for character selection.
This pulley 26 is connected to a drive pulley 31 attached to the rotating shaft of a pulse motor 32 and a timing belt 3.
They are connected via 4.

更にシヤフト21には活字リセツト即ち反時計
方向に回転させるために一端を筐体4に固定した
スプリング23の他端を巻付けたプーリ22が取
付けられており、このスプリング23の引張り力
により上記選択レバー30が解除されてリセツト
のタイミングになると各活字輪20,20…を反
時計方向に回転させて初期位置に復帰させる。
Furthermore, a pulley 22 is attached to the shaft 21, and the other end of a spring 23 is wound around the other end of a spring 23, one end of which is fixed to the housing 4, in order to reset the type, that is, rotate it counterclockwise. When the lever 30 is released and the reset timing is reached, each type wheel 20, 20, . . . is rotated counterclockwise to return to its initial position.

27はシヤフト21に固定された活字選択のた
めのタイミング円板であり検出素子ブロツク28
によつて活字位置信号が導出される。25は回転
自在に支持されたシヤフト24に取付けられたイ
ンクローラである。35はマイクロスイツチであ
り、摺動筐体2が押下された時つまり印字された
時に閉成されるスイツチとなつている。
27 is a timing disk for character selection fixed to the shaft 21, and a detection element block 28
A type position signal is derived by . 25 is an ink roller attached to a rotatably supported shaft 24. 35 is a micro switch, which is closed when the sliding housing 2 is pressed down, that is, when printing is performed.

上記第3図で示した印字装置部分は一般に使用
されているインパクトプリンタと同様のものであ
り、印字装置部分としては上記構成のものに限ら
れることなく他の種類のインパクトプリンタを用
い得ることは明らかである。また、上記例におい
てはパルスモータ32によつて活字輪を回転させ
るものを示したが、摺動筐体2の押下力によつて
活字輪を回転させるように構成することもでき
る。
The printing device part shown in FIG. 3 above is similar to a commonly used impact printer, and the printing device part is not limited to the structure described above, and other types of impact printers can be used. it is obvious. Further, in the above example, the type wheel is rotated by the pulse motor 32, but the type wheel may be rotated by the pressing force of the sliding housing 2.

次に上述した摺動筐体2に装備されている制御
回路構成について第5図乃至第6図に基づいて説
明するが、その前に摺動筐体2に備えられている
キーボード5の配列構成を第4図を参照して説明
する。
Next, the configuration of the control circuit equipped in the sliding housing 2 described above will be explained based on FIGS. 5 and 6, but first, the arrangement configuration of the keyboard 5 equipped in the sliding housing 2 will be explained with reference to FIG.

第4図のキーボード配列構成において、□0キー
〜□9キーは数値入力キーである。□・キーは小数点
キー,□=キーは設定操作の完了キーである。
In the keyboard layout configuration shown in FIG. 4, □0 key to □9 key are numerical input keys. The □・key is the decimal point key, and the □= key is the completion key for the setting operation.

SKPキーはナンバリングの際にカウントアツプ
数(スキツプ数)を設定するキーであり、このキ
ーを操作した後に数値キーよりカウントアツプ数
を入力して□=キーが操作されると設定される。例
えば□1キーによつて“1”が入力されるとナンバ
リングは印字操作ごとに1づつカウントアツプさ
れて1,2,3,4…と順次印字される。又、例
えば□2キーによつて“2”が入力されると2,
4,6,8…と順次印字される。更に□0キーによ
つて“0”が入力されるとカウントアツプするこ
となく同一データが順次印字される。
The SKP key is a key for setting the count-up number (skip number) during numbering, and after operating this key, inputting the count-up number using the numerical keys and operating the □= key sets it. For example, when "1" is input using the □1 key, the numbering is incremented by 1 each time a printing operation is performed, and 1, 2, 3, 4, etc. are printed in sequence. Also, for example, if "2" is input using the □2 key, 2,
4, 6, 8, etc. are printed sequentially. Furthermore, when "0" is input by the □0 key, the same data is printed one after another without counting up.

又、所望する数値から連続番号を印字したい場
合には上記数値キーで所望数値を入力した後に□=
キーを操作することによつて前記数値がプリセツ
トされ、該数値より印字を開始することができる
ものとなつている。
Also, if you want to print consecutive numbers starting from a desired value, enter the desired value using the numeric keys above, then press □=
The numerical value is preset by operating a key, and printing can be started from that numerical value.

□−キーは所定数値の固定情報を含む場合に使用
するハイフンキーであり、例えば54―001,54―
002と印字する場合に、数値キーの□5.□4と操作
した後に□−キーを操作することによつて前記□−キ
ーまでの「54―」を固定情報として保持させ、□−
キーより後をナンバリング動作で可変させる可変
情報として保持させる作用をなす。
The □− key is a hyphen key used when containing fixed information of a predetermined numerical value. For example, 54−001, 54−
To print 002, press the numeric key □5. By operating the □- key after operating □4, "54-" up to the □- key is retained as fixed information, and □-
It functions to hold the information after the key as variable information that can be changed by numbering operations.

なお、ここではハイフンキーを固定情報と可変
情報を区切る区切り情報とするが、その他に□・キ
ーや〓キーを同様に用いることもできるわけであ
る。更にこのキーボードに四則演算用のフアクシ
ヨンキーを装備させて該装置で小型電子計算機と
しての機能を具備させる場合にはマイナスキー
(□−キー)を前記ハイフンキーとしても兼用させ
ることもできる。
Here, the hyphen key is used as delimiter information to separate fixed information and variable information, but the □ and □ keys can also be used in the same way. Furthermore, when this keyboard is equipped with a function key for four arithmetic operations, and the device is provided with a function as a small electronic computer, the minus key (□-key) can also be used as the hyphen key.

次に第5図に示す本装置の制御回路構成のブロ
ツク図を説明する。
Next, a block diagram of the control circuit configuration of the present device shown in FIG. 5 will be explained.

40は上記第4図に示したキーボードのキー信
号を供給している入力回路であり操作されたキー
に対応する符号化されたキーコード信号を各回路
に供給するものである。つまり、キーボードの各
種制御キー(フアンクシヨンキー)が操作された
時には入力キー信号に対応したキーコード化信号
をコントロール信号発生回路50に供給しまたキ
ーボードからの数値キーに対応する信号及びハイ
フンキーからの信号が入力された時にはその情報
を入力バツフア回路I51に供給する。
Reference numeral 40 is an input circuit that supplies key signals of the keyboard shown in FIG. 4, and supplies encoded key code signals corresponding to operated keys to each circuit. That is, when various control keys (function keys) on the keyboard are operated, a key coded signal corresponding to the input key signal is supplied to the control signal generation circuit 50, and a signal corresponding to the numeric key from the keyboard and a hyphen key are supplied to the control signal generation circuit 50. When the signal is input, the information is supplied to the input buffer circuit I51.

前記したコントロール信号発生回路50は第6
図に示すフローチヤートの様な動作を実行するた
めのプログラムを記憶するリードオンリメモリ
ROMを内蔵して各種のコントロール信号を出力
するものである。そして、該コントロール信号発
生回路50には上記したキーコード化信号以外
に、第3図でも示した印字の検知を行うマイクロ
スイツチ35からのスイツチ信号、後述する比較
回路60に基づく一致検出信号、装置の状態を記
憶するフリツプフロツプからの信号が入力されて
おり、これら入力信号に基づいて各種のコントロ
ール信号(〓印で示す信号)を出力する。なお、
コントロール信号の〓印の中の記号は第6図のフ
ローチヤートに従つて出力されるコントロール信
号である。
The control signal generating circuit 50 described above is the sixth control signal generating circuit 50.
Read-only memory that stores programs for executing operations such as the flowchart shown in the figure.
It has a built-in ROM and outputs various control signals. In addition to the above-mentioned key coded signal, the control signal generation circuit 50 also receives a switch signal from the micro switch 35 for detecting printing as shown in FIG. Signals from a flip-flop that stores the state of the flip-flop are input, and various control signals (signals indicated by the cross mark) are output based on these input signals. In addition,
The symbol inside the control signal is a control signal output according to the flowchart of FIG.

52は第4図のSKPキーによつて設定されるナ
ンバリングのカウントアツプ数(スキツプ数)を
記憶するレジスタXであり、SKPキー操作の際に
出力される制御信号I→Xによつて開かれるアン
ドゲート70を介してその設定値が入力バツフア
回路I51を通して供給される。
52 is a register X that stores the count-up number (skip number) of numbering set by the SKP key in FIG. 4, and is opened by the control signal I→X output when the SKP key is operated. The set value is supplied via an AND gate 70 to an input buffer circuit I51.

そして、前記レジスタX52の出力はアンドゲ
ート75を介して全加算回路54の一方の入力端
子に印加されている。
The output of the register X52 is applied to one input terminal of the full adder circuit 54 via an AND gate 75.

53はカウントアツプした数つまり現ナンバリ
ング値を記憶するレジスタYであつて、初期は
“0”の状態にリセツトされるようになつてい
る。このレジスタY53の出力はアンドゲート7
6を介して全加算回路54の他方の入力端子に印
加されると共にアンドゲート77を介して表示用
バツフア回路61と印字用バツフア回路62にも
印加されている。
Reference numeral 53 is a register Y for storing the counted up number, that is, the current numbering value, and is initially reset to the state of "0". The output of this register Y53 is AND gate 7
6 to the other input terminal of the full adder circuit 54, and is also applied to the display buffer circuit 61 and print buffer circuit 62 via an AND gate 77.

前記全加算回路54は制御信号X+Yによつて
アンドゲート75,76が開成されるとレジスタ
X52の内容とレジスタY53の内容とを加算処
理し、その加算結果をオアゲート78を介してレ
ジスタY53へ入力する。
When the AND gates 75 and 76 are opened by the control signal X+Y, the full adder circuit 54 adds the contents of the register X52 and the contents of the register Y53, and inputs the addition result to the register Y53 via the OR gate 78. do.

また、前記レジスタY53の出力が供給された
アンドゲート77はこの他端に制御信号Y→D.P
が供給されることによつて開成され、その時にレ
ジスタY53からの情報をオアゲート79を介し
て表示用バツフア回路61に転送しその情報を表
示装置63で表示させる。またレジスタY53か
らの情報はオアゲート80を介して印字用バツフ
ア回路62にも転送されその情報は印字装置の活
字選択回路64に供給され、プリント準備信号
に応答してその情報に対応した活字が選択され
る。
Further, the AND gate 77 to which the output of the register Y53 is supplied has a control signal Y→DP at its other end.
At that time, the information from the register Y53 is transferred to the display buffer circuit 61 via the OR gate 79, and the information is displayed on the display device 63. The information from the register Y53 is also transferred to the printing buffer circuit 62 via the OR gate 80, and the information is supplied to the type selection circuit 64 of the printing device, where the type corresponding to the information is selected in response to the print preparation signal. be done.

55及び56は入力バツフア回路I51に導入
された数値情報中にハイフン情報(ハイフンコー
ド)が含まれているか否かを検知するためのハイ
フン検知ゲートとフリツプフロツプであり、前記
入力バツフア回路I51から導出された数値情報
中にハイフンコードがあるとそのハイフンコード
検出時からゲート55が開いてそのゲート55の
出力でフリツプフロツプ56をセツトさせるもの
である。そして、前記フリツプフロツプ56のセ
ツト出力はアンドゲート74の一方の入力となつ
ておりまたリセツト出力はアンドゲート73の一
方の入力となつている。
55 and 56 are hyphen detection gates and flip-flops for detecting whether or not hyphen information (hyphen code) is included in the numerical information introduced into the input buffer circuit I51; If there is a hyphen code in the numerical information, the gate 55 is opened upon detection of the hyphen code, and the flip-flop 56 is set by the output of the gate 55. The set output of flip-flop 56 serves as one input of AND gate 74, and the reset output serves as one input of AND gate 73.

57は前記入力バツフア回路I51にハイフン
コードが含まれていた場合に上述したハイフンま
での固定情報を記憶するバツフア回路Bであり、
入力バツフア回路I51から導出された情報のう
ち、ハイフン検出以後にフリツプフロツプ56に
よつて開成されるアンドゲート74を介して固定
情報だけが導入される。
57 is a buffer circuit B that stores fixed information up to the hyphen mentioned above when the input buffer circuit I51 includes a hyphen code;
Of the information derived from input buffer circuit I51, only fixed information is introduced via AND gate 74, which is opened by flip-flop 56 after the detection of a hyphen.

即ち、数値キー操作と□=キー操作によつて上記
したレジスタY53に所望数値をプリセツトでき
るようになつており、前記□=キーが操作された時
に出力される制御信号I→Yによつて開かれるア
ンドゲート71をもつて入力バツフア回路I51
に導入されたプリセツト値を前記アンドゲート7
1,アンドゲート73,オアゲート78を介して
レジスタY53に導入する。
That is, a desired numerical value can be preset in the register Y53 by operating the numerical keys and the □= key, and the register Y53 is opened by the control signal I→Y output when the □= key is operated. Input buffer circuit I51 with AND gate 71
The preset value introduced in the AND gate 7
1, is introduced into the register Y53 via the AND gate 73 and the OR gate 78.

この場合、前記入力バツフア回路I51からハ
イフンコードが導出されない間はフリツプフロツ
プ56がリセツト状態にあるので上記アンドゲー
ト73が開いてその導出情報はレジスタY53に
導入されることになる。もし、ハイフンコードが
導出された時にはフリツプフロツプ56がセツト
状態となるのでアンドゲート74が開き、以後の
導出情報はバツフア回路B57に導入される。
In this case, since the flip-flop 56 is in the reset state while the hyphen code is not derived from the input buffer circuit I51, the AND gate 73 is opened and the derived information is introduced into the register Y53. If a hyphen code is derived, the flip-flop 56 is set, so the AND gate 74 is opened and the subsequent derived information is introduced into the buffer circuit B57.

例えば入力バツフア回路I51に「54―001」
という情報を導入して□=キーを操作すると、アン
ドゲート71が開き、最初に入力バツフア回路I
51から数値“1”が導出されるが、この時には
フリツプフロツプ56がリセツト状態にあるので
レジスタY53に導入される。
For example, "54-001" is input to the input buffer circuit I51.
When the information is introduced and the □= key is operated, the AND gate 71 opens and the input buffer circuit I is first opened.
A numerical value "1" is derived from Y51, but since flip-flop 56 is in the reset state at this time, it is introduced into register Y53.

続いて入力バツフア回路I51から数値
“0”,“0”が次々に導出されるが前記と同様レ
ジスタY53に導入される。そして、ハイフンコ
ード“−”が入力バツフア回路I51より導出さ
れると、フリツプフロツプ56がセツト状態にな
るのでバツフア回路B57に導入される。続いて
数値“4”と“5”が次々に導出されるが、フリ
ツプフロツプ56がセツト状態にあるのでバツフ
ア回路B57へ導入される。結局、可変情報がレ
ジスタY53に、固定情報がバツフア回路B57
に入力される。
Subsequently, numerical values "0" and "0" are successively derived from the input buffer circuit I51 and introduced into the register Y53 in the same manner as described above. Then, when the hyphen code "-" is derived from the input buffer circuit I51, the flip-flop 56 is brought into the set state, so that it is introduced into the buffer circuit B57. Subsequently, the numerical values "4" and "5" are derived one after another, but since the flip-flop 56 is in the set state, they are introduced into the buffer circuit B57. In the end, variable information is stored in register Y53, and fixed information is stored in buffer circuit B57.
is input.

また入力バツフア回路I51に「12345」とい
う情報を導入して□=キーを操作した場合にはそれ
らはすべてレジスタY53にプリセツト値として
導入されることになる。つまりハイフンコードが
ないのですべて可変情報としてレジスタY53に
入力される。
Further, when the information "12345" is introduced into the input buffer circuit I51 and the □= key is operated, all of the information is introduced into the register Y53 as a preset value. In other words, since there is no hyphen code, all the information is input to the register Y53 as variable information.

前記レジスタY53は制御信号RYがリセツト
端子Rに入力されて前記信号RYでリセツトされ
るようになつている。
The register Y53 is configured such that a control signal RY is input to a reset terminal R and is reset by the signal RY.

また上記説明と前後するが、入力バツフア回路
I51に入力された情報は制御信号I→Dによつ
て開かれるアンドゲート72,オアゲート79を
介して表示用バツフア回路61へ転送され、入力
情報を表示装置63で表示するようになしてい
る。
Also, although it is similar to the above explanation, the information input to the input buffer circuit I51 is transferred to the display buffer circuit 61 via the AND gate 72 and OR gate 79, which are opened by the control signal I→D, and the input information is displayed. It is displayed on the device 63.

一方、上述したバツフア回路B57の出力(固
定情報)は制御信号B→D.Pによつて開かれるア
ンドゲート81からオアゲート79を介して表示
用バツフア回路61へまたオアゲート80を介し
て印字用バツフア回路62へ夫々転送される。そ
してその固定情報は表示装置63で表示されると
共に印字装置の活字選択回路64でその情報に対
応した活字が選択されるようになつている。
On the other hand, the output (fixed information) of the buffer circuit B57 described above is sent from the AND gate 81 opened by the control signal B→DP to the display buffer circuit 61 via the OR gate 79 and to the print buffer circuit 62 via the OR gate 80. will be transferred to each. The fixed information is displayed on the display device 63, and the type selection circuit 64 of the printing device selects the type corresponding to the information.

58は入力バツフア回路I51に導入された情
報のうち、可変情報に対する桁数を記憶するカウ
ンタC1であり、入力バツフア回路I51から情
報が転送される場合にその桁ごとに出力されるタ
イミング信号t1を、フリツプフロツプ56がリセ
ツト状態にある時に開成されるアンドゲート82
を介して導入し、該タイミング信号t1をカウント
することによつて可変情報の桁数を得ている。そ
して、前記カウンタC158には制御信号RCがリ
セツト信号として入力され、入力バツフア回路I
51に固定情報と可変情報を含む場合以外、つま
り□−キー(ハイフンキー)が操作されない時には
該カウンタC158の動作を禁止させるものであ
る。
A counter C1 58 stores the number of digits for variable information among the information introduced into the input buffer circuit I51, and a timing signal t is output for each digit when information is transferred from the input buffer circuit I51. 1 to AND gate 82 which is opened when flip-flop 56 is in the reset state.
The number of digits of variable information is obtained by counting the timing signal t1 . The control signal RC is input to the counter C 1 58 as a reset signal, and the input buffer circuit I
The operation of the counter C 1 58 is prohibited unless fixed information and variable information are included in the counter 51, that is, when the □- key (hyphen key) is not operated.

59は可変情報に対する桁数を記憶する今一つ
のカウンタC2であり、レジスタX52の内容と
レジスタY53の内容を加算する際(制御信号X
+Yの出力時)に、それらレジスタX52,Y5
3から情報が導出される時の桁ごとに出力される
タイミング信号t2をアンドゲート83から導入
し、該タイミング信号t2をカウントすることによ
つて可変情報の桁数を得ている。該カウンタC2
59は制御信号X+Yが出力される時にこれに先
行してリセツトされるようになつており、従つて
前記制御信号X+Yが出力されるごとに可変情報
の桁数を計数するものとなつている。
59 is another counter C2 that stores the number of digits for variable information, and when adding the contents of register X52 and the contents of register Y53 (control signal
+Y output), those registers X52, Y5
The number of digits of variable information is obtained by introducing a timing signal t 2 that is output for each digit when information is derived from 3 from AND gate 83 and counting the timing signal t 2 . The counter C 2
59 is reset prior to the output of the control signal X+Y, and therefore counts the number of digits of variable information each time the control signal X+Y is output.

換言すると、カウンタC158は入力初期の可
変情報に対する桁数を記憶するものであり、また
カウンタC259はナンバリング動作で順次更新
されるレジスタY53の可変情報に対する桁数を
記憶するものとなつている。
In other words, the counter C 1 58 stores the number of digits for the initial input variable information, and the counter C 2 59 stores the number of digits for the variable information in the register Y 53 that is sequentially updated in the numbering operation. ing.

60は前記カウンタC158の内容とカウンタ
C259の内容とを比較する比較回路であり、両
カウンタC1とC2が一致した時に一致検出信号を
アンドゲート84の一方の入力端に印加する。そ
して、前記アンドゲート84の他方の入力端には
全加算回路54からの桁上げ信号(キヤリー信
号)が導入されている。前記全加算回路54は桁
ごと(4ビツト処理)に処理するものとなつてい
る。そして、前記アンドゲート84の出力(オー
バフロー検知信号)はコントロール信号発生回路
50へ導入されている。
60 is the contents of the counter C 1 58 and the counter
This is a comparison circuit that compares the contents of C 2 59 and applies a coincidence detection signal to one input terminal of AND gate 84 when both counters C 1 and C 2 coincide. A carry signal from the full adder circuit 54 is introduced into the other input terminal of the AND gate 84. The full adder circuit 54 is designed to process each digit (4-bit processing). The output (overflow detection signal) of the AND gate 84 is introduced into the control signal generation circuit 50.

結局、上記カウンタC158,C259、比較回
路60、アンドゲート84の回路部分は入力時の
可変情報の桁数に(カウンタC158の情報)対
して印字動作で順次更新されるナンバリング情報
(レジスタY53の情報)の桁数が大になる状態
を検出する回路を構成しており、例えば初期に入
力バツフア回路I51に「54―001」と導入され
た場合に可変情報の桁数として“001”の3桁が
指定されたことになり、一方印字動作で順次更新
されるナンバリング情報が「999」の印字を終了
して次にカウントアツプする時(全加算回路54
でレジスタY53の内容“999”にレジスタX5
2の内容例えば“1”が加算する)に前記指定桁
“3”を越える状態となるが、このような状態を
検出するものである。
In the end, the circuit portions of the counters C 1 58, C 2 59, comparison circuit 60, and AND gate 84 perform numbering that is sequentially updated during the printing operation in response to the number of digits of the variable information at the time of input (information of the counter C 1 58). It constitutes a circuit that detects a state in which the number of digits of information (information in register Y53) becomes large. For example, when "54-001" is initially introduced into the input buffer circuit I51, the number of digits of variable information is The three digits of "001" have been specified, and on the other hand, when the numbering information that is sequentially updated during the printing operation finishes printing "999" and counts up next time (the full addition circuit 54
The contents of register Y53 are set to “999” in register X5.
For example, the content of 2 (for example, "1" is added) exceeds the specified digit "3", and such a state is detected.

65はSKPキーが操作された時に出力される制
御信号SF1によつてセツトされるフリツプフロツ
プF1であり、前記キーの操作された状態にある
ことを記憶してこのセツト出力をコントロール信
号発生回路50へ導入している。
Reference numeral 65 denotes a flip-flop F1 which is set by the control signal SF1 output when the SKP key is operated, and stores the operated state of the key and sends this set output to the control signal generation circuit. It has been introduced to 50.

66は□−キー(ハイフンキー)が操作された時
に出力される制御信号SF2によつてセツトされる
フリツプフロツプF2であり、前記キーの操作さ
れた状態にあることを記憶してこのセツト出力を
コントロール信号発生回路50へ導入している。
Reference numeral 66 denotes a flip-flop F2 which is set by a control signal SF2 output when the □- key (hyphen key) is operated, and stores the operated state of the key and outputs this set. is introduced into the control signal generation circuit 50.

そして、上記フリツプフロツプF165,F2
6には制御信号RF1,RF2がリセツト信号として
入力されている。
And the above flip-flop F 1 65, F 2 6
Control signals RF 1 and RF 2 are input to 6 as reset signals.

次に第6図のフローチヤートに従つて本装置の
動作を説明する。
Next, the operation of this apparatus will be explained according to the flowchart shown in FIG.

先ず本装置に電源が投入されると、各回路素子
はリセツトされ、第6図の右上のステツプN1
N2,N3,N4,N5のループを循環してキー待ちの
状態となる。
First, when the power is turned on to this device, each circuit element is reset, and steps N 1 ,
It cycles through a loop of N 2 , N 3 , N 4 , and N 5 and enters a key wait state.

ここで印字動作ごとに“1”づつカウントアツ
プ動作を行わせる場合には、先ずレジスタX52
へスキツプ数(カウントアツプ数)を設定するた
めにSKPキーを操作する。
Here, if you want to perform a count-up operation by "1" for each printing operation, first register
Operate the SKP key to set the number of skips (count up number).

前記SKPキーの操作はステツプN2のジヤツジ
がそれを検知することによりステツプN8へ進行
してSKPキーが操作されたことを示す制御信号
SF1を出力し、フリツプフロツプF165をセツト
する。このステツプN8から再びステツプN1〜N5
のループを循環してキー待ちの状態となるが、前
記スキツプ数を導入するために数値キーが操作さ
れる。
The operation of the SKP key is detected by the controller at step N2 , and the process proceeds to step N8 , where a control signal indicating that the SKP key has been operated is sent.
Outputs SF 1 and sets flip-flop F 1 65. Steps N 1 to N 5 again from this step N 8
The program cycles through the loop and enters a key wait state, but a numeric key is operated in order to introduce the skip number.

上記数値キー(今、1づつカウントアツプさせ
るために□1キーが操作されて数値“1”が入力さ
れる。)はステツプN1のジヤツジがそれを検知し
てステツプN6へ進行し、入力された数値“1”
を入力バツフア回路I51へ導入する。
The above numeric key (currently, the □1 key is operated to input the numeric value "1" to count up by 1) is detected by the controller at step N1 and proceeds to step N6 , where it is input. The numerical value “1”
is introduced into the input buffer circuit I51.

続いてステツプN7へ進んで入力バツフア回路
I51の情報を表示装置62で表示させるべく制
御信号I→Dを出力する。この制御信号I→Dに
よつてアンドゲート72が開いて入力バツフア回
路I51の情報は該アンドゲート72,オアゲー
ト79を介して表示用バツフア回路61へ転送さ
れ、そして表示装置63にて数値“1”が表示さ
れる。
The process then proceeds to step N7 , where a control signal I→D is outputted to display the information of the input buffer circuit I51 on the display device 62. The AND gate 72 is opened by this control signal I→D, and the information in the input buffer circuit I51 is transferred to the display buffer circuit 61 via the AND gate 72 and the OR gate 79. ” is displayed.

前記ステツプN7から再びステツプN1〜N5のル
ープを循環してキー待ちの状態となるが、上記数
値キーに続いて□=キーが操作される。
From the step N7 , the loop of steps N1 to N5 is repeated again, and a key wait state is reached, but the □= key is operated following the numerical key.

前記□=キーはステツプN4のジヤツジがそれを
検知してステツプN18へ進行させる。今,SKPキ
ーが操作されてフリツプフロツプF165がセツ
ト状態にあるのでステツプN24へ進めて制御信号
RF1を出力させる。これにより前記フリツプフロ
ツプF165はリセツトされ、続いてステツプN25
へ進んで制御信号I→Xを出力し、アンドゲート
70を開いて入力バツフア回路I51の情報
“1”をレジスタX52へ転送させる。
The controller at step N4 detects the □= key and advances to step N18 . Now, since the SKP key has been operated and the flip-flop F165 is in the set state, proceed to step N24 and send the control signal.
Output RF 1 . This resets the flip-flop F 1 65, followed by step N 25
The process proceeds to output the control signal I→X, opens the AND gate 70, and transfers the information "1" of the input buffer circuit I51 to the register X52.

更にステツプN26へ進行して制御信号X+Yが
出力されるとアンドゲート75と76が開き、レ
ジスタX52の内容“1”とレジスタY53の内
容(今は初期状態になつているので“0”)が全
加算回路54へ入力されて加算処理される。この
加算結果“1”は再びオアゲート78を介してレ
ジスタY53に導入されると共に前記レジスタX
52にはスキツプ数(カウントアツプ数情報)
“1”が保持される。続いてステツプN27でカウン
タC158をリセツトさせてオーバフロー検知
(アンドゲート84の出力)を禁止する。
When the process further advances to step N26 and the control signal X+Y is output, AND gates 75 and 76 are opened, and the contents of register X52 are "1" and the contents of register Y53 are "0" since they are in the initial state. is input to the full adder circuit 54 and subjected to addition processing. This addition result "1" is again introduced into the register Y53 via the OR gate 78, and the register
52 is the number of skips (count-up number information)
“1” is held. Subsequently, in step N27 , the counter C1 58 is reset to prohibit overflow detection (output of the AND gate 84).

その後、前記ステツプN27からN15,N16,N17
進行する。このため制御信号Y→D.Pが出力され
てアンドゲート77が開き、前記レジスタY53
の情報“1”がアンドゲート77を介して表示用
バツフア回路61と印字用バツフア回路62へ転
送される。続いて制御信号B→D.Pが出力されて
アンドゲート81が開き、バツフア回路B57の
情報がアンドゲート81を介して表示用バツフア
回路61と印字用バツフア回路62へ転送され
る。
Thereafter, the process proceeds from step N27 to N15 , N16 , and N17 . Therefore, the control signal Y→DP is output, the AND gate 77 opens, and the register Y53
Information "1" is transferred to the display buffer circuit 61 and the print buffer circuit 62 via the AND gate 77. Subsequently, the control signal B→DP is output, the AND gate 81 is opened, and the information in the buffer circuit B57 is transferred to the display buffer circuit 61 and the print buffer circuit 62 via the AND gate 81.

この場合、前記バツフア回路B57は初期状態
であり、つまり各ビツトがオール“1”となつた
状態でこの各ビツトオール“1”のコードをゼロ
サプレスコードに割当てて表示用バツフア回路6
1を印字用バツフア回路62へ給送していること
から、このバツフア回路B57の情報は表示され
ずレジスタY53からの情報“1”のみ表示装置
63で表示される。また、印字用バツフア回路6
2も同様にレジスタY53からの情報“1”のみ
印字装置の活字選択回路63へ供給し、プリント
準備信号に応答してその情報に対応した活字選
択が行われ(ステツプN17)、印字のための準備が
成される。
In this case, the buffer circuit B57 is in an initial state, that is, in a state where each bit is all "1", the code of all "1" bits is assigned to the zero suppression code, and the display buffer circuit B57 is
1 is being fed to the print buffer circuit 62, the information from the buffer circuit B57 is not displayed, and only the information "1" from the register Y53 is displayed on the display device 63. In addition, the printing buffer circuit 6
2, similarly, only the information "1" from the register Y53 is supplied to the type selection circuit 63 of the printing device, and type selection corresponding to the information is performed in response to the print preparation signal (step N17), and the type selection circuit 63 for printing is performed. Preparations are made.

そして前記ステツプN17から再びステツプN1
N5のループを循環して印字準備状態を保持す
る。
Then, from step N17 , steps N1 to
It circulates through the loop of N5 and maintains the print preparation state.

今、この状態で印字動作を行わせると数値
“1”を印字しそしてステツプN5のジヤツジでそ
の印字を検知してステツプN12,N13へ進行させ
る。前記ステツプN12において制御信号X+Yを
出力してアンドゲート75,76を開き、レジス
タX52の内容“1”とレジスタY53の内容
“1”を全加算回路54にて加算してその解
“2”をレジスタY53に入力する。
Now, when a printing operation is performed in this state, the numerical value "1" is printed, and the printing is detected by the arrow at step N5 , and the process proceeds to steps N12 and N13 . In the step N12 , the control signal X+Y is output to open the AND gates 75 and 76, and the content "1" of the register X52 and the content "1" of the register Y53 are added by the full adder circuit 54, and the result is "2". is input into register Y53.

続いてステツプN13においてオーバフローのジ
ヤツジが行われるが、ここでは前記したN27のス
テツプでカウンタC158をリセツトすることに
よつて実質上、アンドゲート84からオーバフロ
ー検知出力が導出されないようになしているので
ステツプN15へ進行させる。
Subsequently, an overflow check is performed in step N13 , but here, by resetting the counter C1 58 in the above-mentioned step N27 , the overflow detection output is substantially prevented from being derived from the AND gate 84. Therefore, proceed to step N15 .

前記ステツプN15からN16,N17と進むが、ここ
での動作は上述の通りであつてレジスタY53の
内容“2”を表示用バツフア回路61と印字用バ
ツフア回路61へ送つて表示させると共に活字選
択を行わせて次の印字のための準備となる。な
お、バツフア回路B57の情報はゼロサプレスコ
ードが入つているのでその情報に対しては表示も
活字選択も行われない。
The process proceeds from step N15 to N16 and N17 , and the operation here is as described above, in which the content "2" of the register Y53 is sent to the display buffer circuit 61 and the print buffer circuit 61 for display. Type selection is performed to prepare for the next printing. Incidentally, since the information of the buffer circuit B57 contains a zero suppression code, neither display nor print selection is performed for that information.

従つて、順次活字動作を行うとステツプN5
N12,N13,N15〜N17を繰返し進行して「1,2,
3,4…」と印字が行われることになる。
Therefore, if the printing operation is performed sequentially, steps N 5 ,
Repeat N 12 , N 13 , N 15 to N 17 until ``1, 2,
3, 4...'' will be printed.

上記例の場合ではレジスタX52へスキツプ数
として“1”を設定した時であり、スキツプ数と
して“2”を設定するとステツプN12過程におい
てレジスタY53へレジスタX52の内容“2”
が順次加算されるので「2,4,6,8…」とい
つた印字が行われることになる。
In the case of the above example, when "1" is set as the number of skips to register X52, and when " 2 " is set as the number of skips, the content of register
are added sequentially, so that "2, 4, 6, 8..." is printed.

又、レジスタX52へスキツプ数として“0”
を設定した状態にすると、ステツプN12の過程に
おいてレジスタY53の内容にレジスタX52の
内容“0”を加算するだけでレジスタY53の内
容は変化せず、レジスタY53に予め設定された
内容がそのまま順次印字されることになる。
Also, “0” is set as the skip number to register X52.
When set, in the process of step N12 , the contents of register It will be printed.

次に前記した様なレジスタY53に予め所望の
内容を設定し、所望する数値から印字を行わせた
い場合について説明する。
Next, a case will be described in which desired contents are set in advance in the register Y53 as described above, and printing is to be performed from a desired numerical value.

上記したステツプN1〜N5のループを循環した
キー待ちの状態で数値キーを操作すると、ステツ
プN1のジヤツジがそれを検知してステツプN6
進行し、入力された数値を入力バツフア回路I5
1へ導入する。続いてステツプN7へ進んで入力
バツフア回路I51の情報を表示装置63で表示
させる。
If you operate a numeric key while waiting for a key that has cycled through the loop of steps N1 to N5 described above, the controller in step N1 will detect this and proceed to step N6 , where the entered numeric value will be sent to the input buffer circuit. I5
1. The process then proceeds to step N7 , where the information on the input buffer circuit I51 is displayed on the display device 63.

今、例えば数値キーを操作して数値“100”を
入力バツフア回路I51へ入力したとする。
For example, suppose that the numerical value "100" is input to the input buffer circuit I51 by operating the numerical keys.

その後、□=キーを操作するとステツプN4のジ
ヤツジがそれを検知してステツプN18へ進行させ
る。該ステツプN18ではフリツプフロツプF165
はリセツト状態にあるのでステツプN19へ進み、
該ステツプN19においてもフリツプフロツプF2
6はリセツト状態にあるのでステツプN20へ進行
する。前記フリツプフロツプF165,F266は
SKPキー或は□−キーが操作されても必ずステツプ
N24,N22でリセツトされるので前記のステツプ
N18,N19の状態においてはリセツト状態にある。
After that, when the □= key is operated, the controller at step N4 detects this and advances to step N18 . At step N 18 , flip-flop F 1 65
is in the reset state, so proceed to step N19 .
Also in step N19 , flip-flop F26
6 is in the reset state, so the process advances to step N20 . The flip-flops F 1 65 and F 2 66 are
Even if the SKP key or □- key is operated, the step will always be executed.
Since it is reset at N 24 and N 22 , the above steps can be performed.
In states N 18 and N 19 , it is in a reset state.

前記ステツプN20において制御信号I→Xが出
力されてアンドゲート71が開き、上記入力バツ
フア回路I51の内容“100”が導出される。こ
の時、ハイフンコードが導出されることがないの
でフリツプフロツプ56はリセツト状態を保持し
ており、そのためアンドゲート73が開いてい
る。従つて、入力バツフア回路I51の内容
“100”がアンドゲート71,73及びオアゲート
78を介してレジスタY53へ導入される。これ
によつてレジスタY53に所望の情報がプリセツ
トされることになる。
In step N20 , the control signal I→X is output, the AND gate 71 is opened, and the content "100" of the input buffer circuit I51 is derived. At this time, since no hyphen code is derived, the flip-flop 56 maintains its reset state, and therefore the AND gate 73 is open. Therefore, the content "100" of input buffer circuit I51 is introduced into register Y53 via AND gates 71, 73 and OR gate 78. As a result, desired information is preset in the register Y53.

その後、ステツプN21へ進んでカウンタC158
をリセツトさせてオーバフロー検知を実質的に禁
止させる。
After that, proceed to step N 21 and count the counter C 1 58.
is reset, effectively prohibiting overflow detection.

そして、ステツプN15,N16,N17と進行して上
記プリセツト値“100”を表示すると共にそのプ
リセツト値“100”に対応する活字選択が行われ
て印字のための準備状態となる。なお、バツフア
回路B57の情報はこの時も初期状態となつてゼ
ロサプレスコードが入つているのでその情報に対
しては表示も活字選択も行われない。
Then, the process proceeds to steps N15 , N16 , and N17 , and the preset value "100" is displayed, and the character corresponding to the preset value "100" is selected, thereby preparing for printing. Note that the information in the buffer circuit B57 is also in the initial state at this time and contains a zero suppression code, so that neither display nor font selection is performed for that information.

上記準備状態で印字動作を行わせると、数値
“100”を印字しそしてステツプN5のジヤツジで
その印字を検知してステツプN12,N13へ進行させ
る。
When a printing operation is performed in the above preparation state, the numerical value "100" is printed, and the printing is detected by the arrow in step N5 , and the process proceeds to steps N12 and N13 .

ここでは上述と同様の動作であり、レジスタY
53の内容“100”とレジスタX52の内容
“1”(スキツプ数を“1”とした場合)を加算し
てその解“101”をレジスタY53へ導入し、そ
の後オーバフローのジヤツジが行われるが、ここ
でも前記したN21のステツプでカウンタC158を
リセツトして実質上、アンドゲート84からオー
バフロー検知出力が導出されないようになしてい
るのでステツプN15へ進む。
Here, the operation is similar to that described above, and register Y
The content "100" of register X53 and the content "1" of register Here, too, the counter C 1 58 is reset in step N21 described above so that no overflow detection output is derived from the AND gate 84, so the process proceeds to step N15 .

ステツプN15〜N17では前述と同じであり、従つ
て順次印字動作を行うと「100,101,102…」と
印字が行われ、所望の数値(プリセツト値)から
印字を開始できる。
Steps N15 to N17 are the same as described above, and therefore, if the printing operation is performed sequentially, "100, 101, 102..." will be printed, and printing can be started from a desired value (preset value).

また、この場合にレジスタX52へのスキツプ
数として“0”を設定しておくと、上記プリセツ
ト値“100”をそのまま印字し、その後も同一情
報“100”を印字することになる。更に前記スキ
ツプ数(“0”)でプリセツト値だけを順次変える
とキー入力したプリセツト値を順次印字し、この
ためキー入力した数値だけをそのまま順次印字で
きることになる。
Further, in this case, if "0" is set as the number of skips to the register X52, the preset value "100" will be printed as is, and the same information "100" will be printed thereafter. Furthermore, if only the preset values are sequentially changed using the skip number ("0"), the preset values entered by the keys are printed sequentially, and therefore only the numerical values entered by the keys can be printed sequentially as they are.

次に上述と同様所望の数値をプリセツトするの
であるが、固定情報と可変情報を含む場合、例え
ば「54―001」という様に□−キー(ハイフンキ
ー)を操作する場合について説明する。ここでは
レジスタX52にスキツプ数“1”が設定されて
いる場合を仮定する。
Next, as described above, a desired numerical value is preset, but a case will be explained in which fixed information and variable information are included, for example, by operating the □-key (hyphen key) such as "54-001". Here, it is assumed that the skip number "1" is set in the register X52.

先ず、ステツプN1〜N5のループ循環し数値キ
ーを操作して“5”,“4”と順次操作するとステ
ツプN1,N6,N7を進行して上述したと同様に入
力バツフア回路I51へ入力される。
First, steps N1 to N5 are cycled in a loop, and when the numeric keys are operated to select "5" and "4" sequentially, steps N1 , N6 , and N7 are advanced, and the input buffer circuit is activated in the same manner as described above. It is input to I51.

その後、□−キー(ハイフンキー)を操作すると
ステツプN3のジヤツジがそれを検知してステツ
プN9,N10,N11と進行させる。
Thereafter, when the □- key (hyphen key) is operated, the arrow at step N3 detects this and advances to steps N9 , N10 , and N11 .

ここでは制御信号SF2を出力してフリツプフロ
ツプF266をセツトし、そしてハイフンコード
を入力バツフア回路I51へ導入した後、その入
力情報の表示を行わせて再びN1〜N5のループに
戻る。
Here, the control signal SF 2 is output to set the flip-flop F 2 66, and after introducing the hyphen code to the input buffer circuit I51, the input information is displayed and the process returns to the loop of N 1 to N 5 again. .

続いて数値キーを操作して“0”,“0”,“1”
を操作するとステツプN1,N6,N7を進行して上
述と同様に入力バツフア回路I51へ入力し、再
びステツプN1〜N5のループに戻る。
Next, use the numerical keys to select “0”, “0”, “1”
When the input signal is operated, steps N1 , N6 , and N7 are performed, and the input signal is input to the input buffer circuit I51 in the same manner as described above, and the process returns to the loop of steps N1 to N5 .

ここで□=キーを操作すると、ステツプN4のジ
ヤツジがそれを検知してステツプN18へ進行さ
せ、今フリツプフロツプF165はリセツト状態
にあるのでステツプN19へ進む。ここではフリツ
プフロツプF266がセツト状態にあるのでステ
ツプN22,N23へ進行させる。
When the □= key is operated here, the controller at step N4 detects this and advances to step N18 , and since the flip-flop F1 65 is now in the reset state, the program advances to step N19 . Since the flip-flop F 2 66 is in the set state here, the process proceeds to steps N 22 and N 23 .

前記ステツプN22においては制御信号RT2が出
力されてフリツプフロツプ66がリセツトされ
る。続いてステツプN23において、制御信号I→
Yが出力されてアンドゲート71が開成し、入力
バツフア回路I51から順次情報が転送される。
At step N22 , the control signal RT2 is output and the flip-flop 66 is reset. Subsequently, in step N23 , the control signal I→
Y is output, the AND gate 71 is opened, and information is sequentially transferred from the input buffer circuit I51.

この場合、上述した様に入力バツフア回路I5
1には「54―001」と導入されており、導出時に
は1,0,0,−,4,5といつた順序で転送さ
れる。
In this case, as described above, the input buffer circuit I5
1 is introduced as "54-001", and when derived, it is transferred in the order of 1, 0, 0, -, 4, 5.

このため、最初ゲート55がハイフンコードを
検出していないのでフリツプフロツプ56がリセ
ツト状態にあるのでアンドゲート73と82が開
いており、数値“1”,“0”,“0”はアンドゲー
ト71,73およびオアゲート78を介してレジ
スタY53へ導入される。またこの時に桁タイミ
ング信号t1がアンドゲート82を介してカウンタ
C158に導入されて、該カウンタC158は
“3”を計数する。
Therefore, since the gate 55 does not detect a hyphen code at first, the flip-flop 56 is in the reset state, and the AND gates 73 and 82 are open. 73 and an OR gate 78 to register Y53. Also at this time, the digit timing signal t1 is sent to the counter via the AND gate 82.
C 1 58, the counter C 1 58 counts "3".

その後、ハイフンコードが導出されるとゲート
55がそれを検知してフリツプフロツプ56をセ
ツトさせ、このセツト動作によつてアンドゲート
73と82が閉じると共にアンドゲート74が開
く。このため、ハイフンコードはアンドゲート7
1,74を介してバツフア回路B57に導入さ
れ、またその後の“4”,“5”もバツフア回路B
57に導入される。
Thereafter, when a hyphen code is derived, gate 55 detects it and sets flip-flop 56, and this setting operation closes AND gates 73 and 82 and opens AND gate 74. Therefore, the hyphen code is and gate 7
1, 74 to the buffer circuit B57, and the subsequent "4" and "5" are also introduced into the buffer circuit B57.
introduced in 57.

従つて、区切りを示すハイフンコードに基づい
て可変情報がレジスタY53にまた固定情報がバ
ツフア回路B57に保持されることになる。
Therefore, variable information is held in the register Y53 and fixed information is held in the buffer circuit B57 based on the hyphen code indicating a break.

前記ステツプN23からステツプN15,N16,N17
と進行し、上記レジスタY53の可変情報が表示
用バツフア回路61と印字用バツフア回路62へ
転送され、続いてバツフア回路B57の固定情報
が表示用バツフア回路61と印字用バツフア回路
62へ転送される。
The process proceeds from step N23 to steps N15 , N16 , and N17 , where the variable information in the register Y53 is transferred to the display buffer circuit 61 and the print buffer circuit 62, and then the fixed information in the buffer circuit B57 is transferred. The data is transferred to a display buffer circuit 61 and a print buffer circuit 62.

このため、表示装置63に固定情報と可変情報
が表示されつまり“54―001”というように表示
されると共に印字装置の活字選択回路64ではそ
の固定情報と可変情報の活字「54―001」を選択
し、印字の準備状態になる。
Therefore, the fixed information and the variable information are displayed on the display device 63, such as "54-001", and the type selection circuit 64 of the printing device displays the fixed information and the variable information as the type "54-001". Select and prepare for printing.

そして、前記ステツプN17から再びステツプN1
〜N5のループを循環して印字の準備状態を保持
し、ここで印字動作行うと“54―001”と印字さ
れると共にステツプN5のジヤツジでその印字を
検知してステツプN12,N13へ進行させる。
Then, from the step N17 , the process returns to step N1.
The printing preparation state is maintained by circulating through the loop from ~ N5 , and when printing is performed here, "54-001" is printed, and the printing is detected at step N5 , and the process proceeds to steps N12 and N. Proceed to 13 .

ステツプN12においては制御信号X+Yを出力
してアンドゲート75,76を開き、またアンド
ゲート83も開くことになる。そして、レジスタ
X52の内容“1”とレジスタY53の内容
“001”が順次1桁づつ導出されて加算され、レジ
スタY53に“002”と加算結果が導入される。
At step N12 , the control signal X+Y is output to open the AND gates 75 and 76, and the AND gate 83 is also opened. Then, the content "1" of the register X52 and the content "001" of the register Y53 are sequentially derived one digit at a time and added, and the addition result as "002" is introduced into the register Y53.

前記レジスタY53から可変情報が順次導出さ
れる時に、桁ごとに出力されるタイミング信号t2
がアンドゲート83を介してカウンタC259へ
導入され、この時カウンタC259は3桁分
(001)のタイミング信号を計数して“3”とな
る。
Timing signal t 2 output for each digit when variable information is sequentially derived from the register Y53.
is introduced into the counter C 2 59 via the AND gate 83, and at this time, the counter C 2 59 counts the timing signal for three digits (001) and becomes "3".

続いてステツプN13でオーバフローのジヤツジ
が行われる。この時、カウンタC158とカウン
タC259の計数値は同じであり、比較回路60
がその一致を検出して一致信号をアンドゲート8
4の一方の入力端へ給送するが、全加算回路54
が前記レジスタX52とレジスタY53の加算処
理時にキヤリー信号を出力することがないのでア
ンドゲート84は閉じてオーバフロー信号は出力
されない。
Subsequently, in step N13 , overflow is determined. At this time, the count values of the counter C 1 58 and the counter C 2 59 are the same, and the comparator circuit 60
detects the match and sends the match signal to AND gate 8
4, but the full adder circuit 54
does not output a carry signal during addition processing of the registers X52 and Y53, so the AND gate 84 is closed and no overflow signal is output.

従つて、前記ステツプN13からN15,N16,N17
進行して“54―002”の印字に対する準備状態と
なる。そして順次印字動作を行うと、ステツプ
N5,N12,N13,N15〜N17を繰し進行して「54―
001,54―002,54―003,…」と印字が行われる
ことになる。
Therefore, the process proceeds from step N13 to N15 , N16 , and N17 to become ready for printing "54-002". Then, when printing operations are performed sequentially, the steps
Repeat N 5 , N 12 , N 13 , N 15 to N 17 and select “54-
001, 54-002, 54-003,...'' will be printed.

所で、前記の様に順次印字動作が行われてレジ
スタY53の可変情報が“009となり、そしてス
テツプN12へ進行して来た時にレジスタY53の
1桁目の“9”が導出されまたレジスタX52の
1桁目の“1”が導出されて全加算回路54で加
算処理されるとキヤリー信号が出力されることに
なる。
By the way, as the printing operation is performed sequentially as described above, the variable information in the register Y53 becomes "009", and when the process proceeds to step N12 , the first digit "9" of the register Y53 is derived and the variable information in the register Y53 becomes "009". When the first digit "1" of X52 is derived and added by the full adder circuit 54, a carry signal is output.

しかしながら、この状態においてはカウンタ
C259には1桁分のタイミング信号t2だけ計数し
た“1”となつていてカウンタC158の計数値
“3”と一致していないので比較回路60から一
致信号が出ないのでアンドゲート84は閉じた状
態を保持している。また、カウンタC2が“009”
の3桁分のタイミング信号t2を計数して“3”と
なり、カウンタC158と一致することになるの
でこの時には全加算回路54からキヤリー信号が
出力されないのでアンドゲート84は閉じた状態
を保持してオーバフロー信号を出力することはな
い。
However, in this state, the counter
C 2 59 has a timing signal t 2 of one digit that is counted as “1”, which does not match the counted value “3” of counter C 1 58, so no matching signal is output from the comparator circuit 60, so the AND Gate 84 remains closed. Also, counter C 2 is “009”
The timing signal t 2 for three digits is counted and becomes "3", which matches the value of the counter C 1 58. At this time, the full adder circuit 54 does not output a carry signal, so the AND gate 84 remains closed. It is held and no overflow signal is output.

このことから、前記アンドゲート84からオー
バフロー信号が出力されるのはレジスタY53の
可変情報が“999”となり、そしてステツプN12
進行して来た時である。この時にはステツプN13
のジヤツジがオーバフローを検知してステツプ
N14へ進行させ、制御信号RYを出力してレジスタ
Y53の内容をリセツトさせる。そして再びステ
ツプN12へ戻り、N13,N15〜N17を進行して準備状
態に入る。
Therefore, the overflow signal is output from the AND gate 84 when the variable information in the register Y53 becomes "999" and the process proceeds to step N12 . At this time step N 13
Detects overflow and steps
The program advances to N14 , outputs the control signal RY, and resets the contents of the register Y53. Then, the process returns to step N12 and proceeds through steps N13 , N15 to N17 , and enters the preparation state.

これは区切りであるハイフン以下の可変情報が
所定桁数の連続番号を印字しており、前記オーバ
フローが発生すると前記所定桁以上の異なる体系
の印字が行われることになることからこの状態を
オペレータに報知させるためである。
This is because the variable information below the hyphen that is the separator is printed as a consecutive number of a predetermined number of digits, and if the above-mentioned overflow occurs, printing of a different system for the predetermined digits or more will be performed. This is to inform the public.

以上の様に本発明にあつては印字装置における
印字作用の終了に伴なつて前記印字したデータに
対して所定量変化された印字データが自動的に設
定されて連続した印字作用のもとで順次所定量づ
つ変化した印字データを記録するナンバリング装
置にあつて、数値入力キーおよび前記数値入力キ
ーで入力される情報の固定情報と可変情報とを区
切る区切りマークを入力するキーを備えた入力キ
ー手段と、前記入力キー手段からの入力信号に応
答して各種制御信号を出力する制御回路部と、前
記制御回路部の制御に基づき区切りマークによつ
て区別されているところの可変情報が入力される
第1の記憶器及び固定情報が入力される第2の記
憶器と、前記第1及び第2の記憶器からの可変情
報と固定情報が導入される印字装置と、前記第1
の記憶器の可変情報を印字装置による印字作用の
終了時に制御回路の制御に基づいて所定値だけ変
化させるための演算回路手段と、前記第1及び第
2の記憶器の内容を表示する表示装置とを備えた
電子回路によつて制御されるナンバリング装置と
したものであり、固定情報と共に可変情報を印字
するといつた複雑な操作も数値キーと区切りマー
クのキーを操作するだけの簡単なキー操作だけで
それらの各情報を設定して印字でき、従来の機械
式のナンバリング装置に比較して取扱い操作が極
めて簡単でしかも小型化できるといつた従来のこ
の種の装置において期待できない特徴を有する。
As described above, in the present invention, as the printing operation in the printing device ends, the printing data that has been changed by a predetermined amount from the printed data is automatically set, and under the continuous printing operation, the printing data is automatically set. An input key for a numbering device that records print data that sequentially changes by a predetermined amount, the input key having a numeric input key and a key for inputting a delimiter mark that separates fixed information and variable information of the information input using the numeric input key. means, a control circuit section for outputting various control signals in response to input signals from the input key means, and variable information that is distinguished by a delimiter mark based on the control of the control circuit section. a first memory and a second memory into which fixed information is input; a printing device into which variable information and fixed information from the first and second memory are input;
an arithmetic circuit means for changing the variable information in the memory by a predetermined value based on control of a control circuit when the printing operation by the printing device ends; and a display device for displaying the contents of the first and second memory. This is a numbering device controlled by an electronic circuit equipped with a numbering system, and complex operations such as printing variable information along with fixed information can be performed using simple key operations such as numerical keys and separator mark keys. It has features that cannot be expected in conventional devices of this type, such as being able to set and print each piece of information by just setting and printing the information, and being extremely easy to handle and downsized compared to conventional mechanical numbering devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明装置の外観構成を示す斜視図、
第2図は第1図における支持筐体の構成を示す
図、第3図は第1図における印字装置の構成を示
す図、第4図は同装置の入力キーの配列構成を示
す図、第5図は同装置の回路構成を示すブロツク
図、第6図は同装置の動作を示すフローチヤー
ト。 2:摺動筐体、4:支持筐体、5:キーボー
ド、6:表示装置、20:活字輪、29:ソレノ
イドブロツク、30:活字選択レバー、32:モ
ータ、40:入力回路、50:コントロール信号
発生回路、51:入力バツフア回路、52及び5
3:レジスタ、54:全加算回路、55:ハイフ
ン検知ゲート、56:フリツプフロツプ、57:
バツフア回路、58及び59:カウンタ、60:
比較回路、61:表示用バツフア回路、62:印
字用バツフア回路、63:表示装置、64:印字
装置の活字選択回路、65及び66:フリツプフ
ロツプ。
FIG. 1 is a perspective view showing the external configuration of the device of the present invention;
2 is a diagram showing the configuration of the support casing in FIG. 1, FIG. 3 is a diagram showing the configuration of the printing device in FIG. 1, FIG. 4 is a diagram showing the arrangement of input keys of the device, FIG. 5 is a block diagram showing the circuit configuration of the device, and FIG. 6 is a flowchart showing the operation of the device. 2: Sliding housing, 4: Support housing, 5: Keyboard, 6: Display device, 20: Type ring, 29: Solenoid block, 30: Type selection lever, 32: Motor, 40: Input circuit, 50: Control Signal generation circuit, 51: Input buffer circuit, 52 and 5
3: Register, 54: Full adder circuit, 55: Hyphen detection gate, 56: Flip-flop, 57:
Buffer circuit, 58 and 59: counter, 60:
Comparison circuit, 61: Buffer circuit for display, 62: Buffer circuit for printing, 63: Display device, 64: Character selection circuit of printing device, 65 and 66: Flip-flop.

Claims (1)

【特許請求の範囲】 1 印字装置による印字作用の終了に伴なつて前
記印字したデータに対して所定量変化された印字
データが自動的に設定されて連続した印字作用の
もとで順次所定量づつ変化した印字データを記録
するナンバリング装置にあつて、 数値入力キーおよび前記数値入力キーで入力さ
れる情報の固定情報と可変情報とを区切る区切り
マークを入力するキーを備えた入力キー手段と、
前記入力キー手段からの入力信号に応答して各種
制御信号を出力する制御回路部と、前記制御回路
部の制御に基づき区切りマークによつて区別され
ているところの可変情報が入力される第1の記憶
器及び固定情報が入力される第2の記憶器と、前
記第1及び第2の記憶器からの可変情報と固定情
報が導入される印字装置と、前記第1の記憶器の
可変情報を印字装置による印字作用の終了時に制
御回路の制御に基づいて所定値だけ変化させるた
めの演算回路手段と、前記第1及び第2の記憶器
の内容を表示する表示装置とを備えた電子ナンバ
リング装置。
[Claims] 1. Print data that has been changed by a predetermined amount with respect to the printed data as the printing operation by the printing device ends is automatically set, and is sequentially changed by a predetermined amount under continuous printing operations. In a numbering device for recording printed data that changes in steps, the input key means includes a numerical input key and a key for inputting a delimiter mark for separating fixed information and variable information of the information input with the numerical input key;
a control circuit section that outputs various control signals in response to input signals from the input key means; and a first section into which variable information, which is distinguished by a delimiter mark, is input based on the control of the control circuit section. a second memory into which the memory and fixed information are input; a printing device into which the variable information and fixed information from the first and second memory are input; and variable information in the first memory. an electronic numbering system, comprising: arithmetic circuit means for changing a predetermined value by a predetermined value under control of a control circuit at the end of a printing operation by a printing device; and a display device for displaying the contents of the first and second memory devices. Device.
JP1389380A 1980-01-24 1980-02-06 Electronic numbering device Granted JPS56111688A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1389380A JPS56111688A (en) 1980-02-06 1980-02-06 Electronic numbering device
US06/227,986 US4392205A (en) 1980-01-24 1981-01-23 Electronic data control in a numbering machine
DE19813102418 DE3102418A1 (en) 1980-01-24 1981-01-26 Numbering device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1389380A JPS56111688A (en) 1980-02-06 1980-02-06 Electronic numbering device

Publications (2)

Publication Number Publication Date
JPS56111688A JPS56111688A (en) 1981-09-03
JPS6243879B2 true JPS6243879B2 (en) 1987-09-17

Family

ID=11845855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1389380A Granted JPS56111688A (en) 1980-01-24 1980-02-06 Electronic numbering device

Country Status (1)

Country Link
JP (1) JPS56111688A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102240267B1 (en) * 2020-04-06 2021-04-16 주식회사 신화기업 Multi-functional cutting circular saw

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5825279A (en) * 1981-07-17 1983-02-15 Clarion Co Ltd Variable capacitance device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102240267B1 (en) * 2020-04-06 2021-04-16 주식회사 신화기업 Multi-functional cutting circular saw

Also Published As

Publication number Publication date
JPS56111688A (en) 1981-09-03

Similar Documents

Publication Publication Date Title
EP0011307B1 (en) Method and apparatus for character code generation
US4481508A (en) Input device with a reduced number of keys
US4438505A (en) Electronic dictionary and language interpreter with auto-search key for deriving a full-length word and its associated translation word based on a partial word entered
GB1404748A (en) Electronic push button combination lock
JPS5876932A (en) Keyboard scanning and interface method and circuit
US4375922A (en) Character printing system in electronic data processing apparatus such as electronic calculators
US3291910A (en) Encoder
US4044232A (en) Electronic copy selection controls for a document reproduction machine
US3430226A (en) Calculators
US4649489A (en) Method for date-setting electronically-controlled postage machines
JPS6243879B2 (en)
JPH0312327B2 (en)
US4392205A (en) Electronic data control in a numbering machine
JPS6311157B2 (en)
JPH0219953B2 (en)
JPS6311156B2 (en)
US3385960A (en) Electronic ratio calculator performing aligning and subtraction operations
US4654822A (en) Memo-print electronic apparatus
JPS6311155B2 (en)
EP0185937B1 (en) Tabulation setting for a printer
US4867088A (en) Device for selecting a diagnosing device or stitch forming device in electronic sewing machine
US3667668A (en) Card punch system and process
US3248696A (en) Information handling apparatus
JPS5831005B2 (en) Electronics
US3759442A (en) Card punch system and process